JP2009140495A - 確率的相互接続構造設計のためのシステムおよび方法 - Google Patents
確率的相互接続構造設計のためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2009140495A JP2009140495A JP2008307735A JP2008307735A JP2009140495A JP 2009140495 A JP2009140495 A JP 2009140495A JP 2008307735 A JP2008307735 A JP 2008307735A JP 2008307735 A JP2008307735 A JP 2008307735A JP 2009140495 A JP2009140495 A JP 2009140495A
- Authority
- JP
- Japan
- Prior art keywords
- interconnect structure
- net
- wiring
- tiles
- interconnect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】集積回路デザイン内のネットと接続のためのピンとを示すデータが保存される。複数の相互接続構造モデルを示すデータが保存される。保存されているデータに基づいて、各ネットについて、ネットの前記ピン同士を接続するのに各相互接続構造モデルが用いられる確率が見積もられ、集積回路デザイン内の複数のタイルの各々について、タイルに相互接続構造モデルの各々がこのタイルを通過する対応する確率が割り当てられる。集積回路デザイン内の前記複数のタイルの各々に割り当てられた確率に基づいて、配線混雑度、セル混雑度、電力分布が確率的に計算される。
【選択図】 図4
Description
Keith K. C. et al.、"Fast Buffer Planning and Congestion in Interconnect-driven Floorplanning"、IEEE Asia South Pacific Design Automation Conference、2003年、p.411-416
タイミング・データ(431):タイミング・データには、各ピンにおける信号の到着時刻および要求到着時刻のようなタイミング制約が含まれる。また、タイミング・データには、セルに固有の、入力ピンまたは内部ラッチ点から出力ピンまたは他の内部ラッチ点への遅延量が含まれる。ネットとピンとの間の接続についての情報を含んでいる接続情報をタイミング・データに含めることもできる。ネットを駆動するピンはソースと呼ばれ、また、ネットによって駆動されるピンはシンクと呼ばれる。1つのネットには、複数のソースおよびシンクがある。
ここで、Lは配線長であり、Nは挿入されるリピータの数であり、Dは配線遅延量およびリピータ遅延量の両方を含む相互接続構造遅延量である。Fは、Dを最小にするリピータの個数がNであるとして定義することができる。または、Fは、Nが多くの制約を満足させるリピータの最小の個数であるとして定義することができる。関数、すなわち参照表Fは、各相互接続構造モデルについて、例えば、各層における単位長さについての配線抵抗および容量のような技術パラメータを用いてSPICEシミュレーションを行なうことによって、また例えばリピータのSPICEモデルを行なうことによって得ることができる。
タイル初期化(437):タイル初期化プロセスによって、ユニットをタイルへと分割し、それらに関連するデータを初期化する。次のデータが各タイルTについて定められている:
・TX、TY:タイルTの幅および高さ
・A(T,0):タイルTにおける利用可能な配置面積
・A(T,i):層i(i=1、…、n)上のタイルTにおける利用可能な配線数(nは金属層の数)
・B(T):タイルTでの電力消費量
例えば、A(T,0)は、TX×TYであるタイルTの、タイルTの面積から既にこのタイルTに配置されているセルの面積を引いた面積である。同様に、A(T,i)は、「物理データ433」において記述されている阻害要素を引いた後のタイルT内の層i上の利用可能な配線である。B(T)は、配置済みのセルの電力消費量を含んでいる。より具体的には、各セルによってB(T)に加えられる電力消費量は、タイルT内のセル面積に比例する。「確率的相互接続構造モデルの割り当て426」において、各相互接続構造モデルが各タイルに割り当てられる度に、A(T,i)(i=0、…、n)およびB(T)が更新される。
Claims (5)
- 集積回路デザイン内のネットと接続のためのピンとを示すデータを保存し、
複数の相互接続構造モデルを示すデータを保存し、
前記保存されているデータに基づいて、各ネットについて、
前記ネットの前記ピン同士を接続するのに各相互接続構造モデルが用いられる確率を見積もり、
前記集積回路デザイン内の複数のタイルの各々について、前記タイルに、前記相互接続構造モデルの各々がこのタイルを通過する対応する確率を割り当て、
前記集積回路デザイン内の前記複数のタイルの各々に割り当てられた前記確率に基づいて、配線混雑度、セル混雑度、電力分布を確率的に計算する、
ことを具備する方法。 - 前記方法が、タイミング制約の厳しい順序で複数のネットについて実行される、請求項1の方法。
- 各ネットについて前記ネットの前記ピン同士を接続するのに各相互接続構造モデルが用いられる確率を見積もることが、前記ネットの前記ピンの少なくとも1つの対に関連するタイミング制約に違反する相互接続構造モデルを除去することを具備する、請求項1の方法。
- 各ネットについて、
初期境界内のタイルの組について前記相互接続構造モデルが見積もられ、
どの相互接続構造モデルも前記境界内で配線可能制約を満たさない場合、拡大された境界内のタイルの組について前記相互接続構造モデルが見積もられる、
請求項1の方法。 - 集積回路デザイン内のネットと接続のためのピンとを示すデータを保存し、
複数の相互接続構造モデルを示すデータを保存し、
前記保存されているデータに基づいて、各ネットについて、
前記ネットの前記ピン同士を接続するのに各相互接続構造モデルが用いられる確率を見積もり、
前記集積回路デザイン内の複数のタイルの各々について、前記タイルに、前記相互接続構造モデルの各々がこのタイルを通過する対応する確率を割り当て、
前記集積回路デザイン内の前記複数のタイルの各々に割り当てられた前記確率に基づいて、配線混雑度、セル混雑度、電力分布を確率的に計算する、
ことを含む方法をコンピュータに実行させるように構成されたプログラム命令を含んでいるコンピュータ読み取り可能媒体を具備するソフトウェア製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/949,583 | 2007-12-03 | ||
US11/949,583 US8370783B2 (en) | 2007-12-03 | 2007-12-03 | Systems and methods for probabilistic interconnect planning |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009140495A true JP2009140495A (ja) | 2009-06-25 |
JP4719265B2 JP4719265B2 (ja) | 2011-07-06 |
Family
ID=40677076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307735A Active JP4719265B2 (ja) | 2007-12-03 | 2008-12-02 | 確率的相互接続構造設計のためのシステムおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8370783B2 (ja) |
JP (1) | JP4719265B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164363A (ja) * | 2012-05-25 | 2012-08-30 | Fujitsu Ltd | 半導体回路設計支援プログラム |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101533419A (zh) * | 2008-03-11 | 2009-09-16 | 英业达股份有限公司 | 布线路径的显示方法及其电脑可读取的记录媒体 |
US7992120B1 (en) * | 2008-11-26 | 2011-08-02 | Lattice Semiconductor Corporation | Congestion estimation for programmable logic devices |
US8079007B2 (en) * | 2009-01-30 | 2011-12-13 | Active-Semi, Inc. | Programmable analog tile programming tool |
US8225260B2 (en) | 2009-01-30 | 2012-07-17 | Active-Semi, Inc. | Programmable analog tile placement tool |
US8341582B2 (en) * | 2009-01-30 | 2012-12-25 | Active-Semi, Inc. | Programmable analog tile configuration tool |
US8219956B2 (en) * | 2009-01-30 | 2012-07-10 | Active-Semi, Inc. | Analog tile selection, placement, configuration and programming tool |
US9003340B2 (en) * | 2009-01-30 | 2015-04-07 | Active-Semi, Inc. | Communicating configuration information across a programmable analog tile to another tile |
JP2011204000A (ja) * | 2010-03-25 | 2011-10-13 | Toshiba Corp | 基板の配線設計方法及びプログラム |
US8671368B1 (en) | 2010-12-29 | 2014-03-11 | Cadence Design Systems, Inc. | Method, system, and program product to implement detail routing for double pattern lithography |
US8560998B1 (en) | 2010-12-29 | 2013-10-15 | Cadence Design Systems, Inc. | Method, system, and program product to implement C-routing for double pattern lithography |
US8375348B1 (en) * | 2010-12-29 | 2013-02-12 | Cadence Design Systems, Inc. | Method, system, and program product to implement colored tiles for detail routing for double pattern lithography |
US8443324B2 (en) * | 2011-03-14 | 2013-05-14 | International Business Machines Corporation | Routing and timing using layer ranges |
US8584070B2 (en) | 2011-10-04 | 2013-11-12 | International Business Machines Corporation | Evaluating routing congestion based on average global edge congestion histograms |
US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9183343B1 (en) | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
US8612913B1 (en) * | 2012-12-21 | 2013-12-17 | Synopsys, Inc. | Automated approach to planning critical signals and busses |
US8769468B1 (en) | 2013-01-09 | 2014-07-01 | International Business Machines Corporation | Automatic generation of wire tag lists for a metal stack |
KR101996825B1 (ko) | 2013-01-18 | 2019-10-01 | 삼성전자 주식회사 | 3d 반도체 패키지 디자인 방법 및 컴퓨팅 시스템 |
US8782582B1 (en) | 2013-03-13 | 2014-07-15 | Atrenta, Inc. | Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis |
US8745567B1 (en) | 2013-03-14 | 2014-06-03 | Atrenta, Inc. | Efficient apparatus and method for analysis of RTL structures that cause physical congestion |
US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
US9384316B2 (en) | 2014-07-09 | 2016-07-05 | International Business Machines Corporation | Path-based congestion reduction in integrated circuit routing |
US9846759B2 (en) * | 2015-07-30 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Global connection routing method and system for performing the same |
US9558313B1 (en) * | 2015-09-08 | 2017-01-31 | King Fahd University Of Petroleum And Minerals | Method and system for providing a game theory based global routing |
US20180048317A1 (en) * | 2016-03-05 | 2018-02-15 | Chengdu Haicun Ip Technology Llc | Configurable Computing-Array Package |
US20190115921A1 (en) * | 2016-03-05 | 2019-04-18 | HangZhou HaiCun Information Technology Co., Ltd. | Configurable Computing-Array Package |
US11348000B1 (en) | 2016-09-28 | 2022-05-31 | Cadence Design Systems, Inc. | System, method, and computer-program product for routing in an electronic design using deep learning |
US11386322B1 (en) * | 2016-09-28 | 2022-07-12 | Cadence Design Systems, Inc. | System, method, and computer-program product for routing in an electronic design using deep learning |
US10360341B2 (en) * | 2017-08-31 | 2019-07-23 | Synopsys, Inc. | Integrated metal layer aware optimization of integrated circuit designs |
US10599882B1 (en) | 2018-02-02 | 2020-03-24 | Synopsys, Inc. | Using a layer performance metric (LPM) to perform placement, routing, and/or optimization of an integrated circuit (IC) design |
US11151298B1 (en) * | 2019-11-21 | 2021-10-19 | Xilinx, Inc. | Metal track routing with buffer bank insertion |
EP4066148A1 (en) | 2019-11-27 | 2022-10-05 | InstaDeep Ltd | Electrical circuit design |
US11233515B2 (en) * | 2020-05-29 | 2022-01-25 | Microsoft Technology Licensing, Llc | Scheduling of tasks for execution in parallel based on geometric reach |
US11694015B2 (en) | 2021-06-23 | 2023-07-04 | Nxp B.V. | Signal routing between memory and memory controller |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
JPH11126825A (ja) * | 1997-10-23 | 1999-05-11 | Fujitsu Ltd | 配線密度予測方法および配線密度予測プログラムを格納した記憶媒体並びにセル配置装置 |
US7013445B1 (en) * | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
US7076406B1 (en) * | 2001-05-04 | 2006-07-11 | Lsi Logic Corporation | Minimal bends connection models for wire density calculation |
US20060156266A1 (en) * | 2005-01-11 | 2006-07-13 | Alpert Charles J | Probabilistic congestion prediction with partial blockages |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6385760B2 (en) * | 1998-06-12 | 2002-05-07 | Monterey Design Systems, Inc. | System and method for concurrent placement of gates and associated wiring |
US6944552B2 (en) * | 2003-06-25 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | System and method for detecting power deficiencies in a computer component |
-
2007
- 2007-12-03 US US11/949,583 patent/US8370783B2/en active Active
-
2008
- 2008-12-02 JP JP2008307735A patent/JP4719265B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
JPH11126825A (ja) * | 1997-10-23 | 1999-05-11 | Fujitsu Ltd | 配線密度予測方法および配線密度予測プログラムを格納した記憶媒体並びにセル配置装置 |
US7076406B1 (en) * | 2001-05-04 | 2006-07-11 | Lsi Logic Corporation | Minimal bends connection models for wire density calculation |
US7013445B1 (en) * | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
US20060156266A1 (en) * | 2005-01-11 | 2006-07-13 | Alpert Charles J | Probabilistic congestion prediction with partial blockages |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164363A (ja) * | 2012-05-25 | 2012-08-30 | Fujitsu Ltd | 半導体回路設計支援プログラム |
Also Published As
Publication number | Publication date |
---|---|
US8370783B2 (en) | 2013-02-05 |
US20090144688A1 (en) | 2009-06-04 |
JP4719265B2 (ja) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
US10268797B2 (en) | Architectural physical synthesis | |
US8966415B2 (en) | Architectural physical synthesis | |
US7921392B2 (en) | Node spreading via artificial density enhancement to reduce routing congestion | |
US10318686B2 (en) | Methods for reducing delay on integrated circuits by identifying candidate placement locations in a leveled graph | |
US9003344B2 (en) | Generating pattern-based estimated RC data with analysis of route information | |
EP2278506A1 (en) | Method and apparatus for automated circuit design | |
US9589090B1 (en) | Method and apparatus for performing multiple stage physical synthesis | |
US8239797B1 (en) | Congestion aware block placement | |
US8365120B2 (en) | Resolving global coupling timing and slew violations for buffer-dominated designs | |
US6990651B2 (en) | Advanced design format library for integrated circuit design synthesis and floorplanning tools | |
Zhang et al. | RegularRoute: An efficient detailed router applying regular routing patterns | |
US9842187B1 (en) | Representation of complex timing characteristics of startpoint-endpoint pairs in a circuit design | |
US10860761B1 (en) | Systems and methods for enhanced clock tree power estimation at register transfer level | |
US8082532B1 (en) | Placing complex function blocks on a programmable integrated circuit | |
Zhong et al. | Application-specific network-on-chip synthesis: Cluster generation and network component insertion | |
US7168057B2 (en) | Targeted optimization of buffer-tree logic | |
US8032855B1 (en) | Method and apparatus for performing incremental placement on a structured application specific integrated circuit | |
US10325050B2 (en) | User-defined partitions for logical and physical circuit syntheses | |
US7853914B1 (en) | Fanout-optimization during physical synthesis for placed circuit designs | |
US7392499B1 (en) | Placement of input/output blocks of an electronic design in an integrated circuit | |
Sham et al. | Congestion prediction in early stages of physical design | |
Jahanian et al. | Performance and timing yield enhancement using Highway-on-Chip Planning | |
Yang et al. | Blockage-aware terminal propagation for placement wirelength minimization | |
JP2014089499A (ja) | 半導体集積回路のレイアウト設計方法、レイアウト設計プログラム及びレイアウト設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4719265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |