CN101533419A - 布线路径的显示方法及其电脑可读取的记录媒体 - Google Patents
布线路径的显示方法及其电脑可读取的记录媒体 Download PDFInfo
- Publication number
- CN101533419A CN101533419A CN200810083789A CN200810083789A CN101533419A CN 101533419 A CN101533419 A CN 101533419A CN 200810083789 A CN200810083789 A CN 200810083789A CN 200810083789 A CN200810083789 A CN 200810083789A CN 101533419 A CN101533419 A CN 101533419A
- Authority
- CN
- China
- Prior art keywords
- block group
- space
- processing block
- routing path
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种布线路径的显示方法及其电脑可读取的记录媒体。此方法首先将电路板划分为m乘n个区块,其中上述区块构成一个大小为m乘n的矩阵,而m、n为正整数。接着,根据电路板上第一元件与第二元件之间的相对位置来决定处理方向。在依据处理方向将所有区块区分为至少一个处理区块组后,依序地对每个处理区块组进行使用空间比例分析。最后,根据使用空间比例分析的结果,标示每个处理区块组中的区块,据以显示第一元件与第二元件之间的至少一条布线路径。如此一来可减少重新布线的机率,进而增加电路板的布线效率。
Description
技术领域
本发明是有关于一种布线方法,且特别是有关于一种显示电路板的可布线路径的方法,以及存储实现上述方法的程序的电脑可读取的记录媒体。
背景技术
在电路板(Circuit Board)的设计流程中,布线阶段无疑是最复杂、变化最大,同时也是最为关键的一环。其中,布线的完善与否以及是否能确保信号的完整性等议题,更会直接地影响使用该电路板之产品的效能及可靠度。除此之外,布线阶段所需要的时间也与设计流程进行的快慢息息相关。
影响布线成功与否的因素相当多,而无论是不同的产品或不同的电路设计,对于布线的要求也都不尽相同。因此即便是相当具有经验的工程师,在处理一个较为复杂的电路设计时,往往还是会因为无法成功的完成某些元件之间的布线动作,而必须重新布线。举例来说,随着电路板上元件数量的激增,布线密度也相对地提高。因此工程师在对一块设计十分复杂的电路板进行布线时,可能会面临空间不足而导致部分元件无法顺利连接,进而必须花费更多的时间来寻找布线路径。
然而在大多数的情况下,由于无法确定电路板上是否还存在可供布线的路径,工程师不得不将已经布好的线路全数删除,并再次地对电路板进行重新布线动作。不难想见,这样的处理方式不仅会浪费许多时间,同时也会对设计流程造成负面影响。
发明内容
有鉴于此,本发明提供一种布线路径的显示方法,自动显示在电路板上所有能用以布线的路径,据以避免不必要的重新布线动作,进而提升工作效率。
本发明提供一种电脑可读取的记录媒体,所存储的程序在执行后得以显示电路板上的布线路径,进而让工程师在进行布线动作时感到更为便利。
本发明提出一种布线路径的显示方法,适用于电路板。此方法首先将电路板划分为m乘n个区块。其中,所划分的区块构成一个大小为m乘n的矩阵,而m、n为正整数。接着,根据电路板上第一元件与第二元件之间的相对位置来决定处理方向。在依据处理方向将所有区块区分为至少一个处理区块组之后,依序地对每个处理区块组进行使用空间比例分析。最后,根据使用空间比例分析的结果来标示每个处理区块组中的区块,进而显示第一元件与第二元件之间的至少一个布线路径。
在本发明的一实施例中,其中根据第一元件与第二元件之间的相对位置来决定处理方向的步骤包括:若第一元件与第二元件之间的水平距离大于或等于垂直距离,则判断处理方向为水平方向。而在第一元件与第二元件之间的水平距离小于垂直距离时,判断处理方向为垂直方向。
在本发明的一实施例中,其中依据处理方向将区块区分为数个处理区块组的步骤包括在处理方向为水平方向时,将电路板中位于同一直排的所有区块划分为同一个处理区块组。并且在处理方向为垂直方向时,将电路板中位于同一横排的所有区块划分为同一个处理区块组。
在本发明的一实施例中,其中依序对每个处理区块组进行使用空间比例分析的步骤包括在处理方向为水平方向时,由最靠近第一元件或第二元件的处理区块组开始,沿着水平方向并朝另一个元件依序地对每个处理区块组进行使用空间比例分析。而在处理方向为垂直方向时,则由最靠近第一元件或第二元件的处理区块组开始,沿着垂直方向并朝另一个元件依序地对每个处理区块组进行使用空间比例分析。
在本发明的一实施例中,其中对处理区块组进行使用空间比例分析的步骤包括计算处理区块组中每个区块的空间使用比例。而计算空间使用比例的步骤包括以区块的已使用面积与区块面积的比值来做为空间使用比例。其中,已使用面积可以是导孔(via)面积、线路(trace)面积或接脚(pin)面积等等。
在本发明的一实施例中,在计算处理区块组中每个区块的空间使用比例的步骤之后,还包括比较每个空间使用比例与布线空间临界值。其中,还包括计算区块面积与布线所需最小面积的差值,并且以上述差值及区块面积的比值来做为布线空间临界值。
在本发明的一实施例中,其中根据使用空间比例分析的结果,标示处理区块组中的区块以显示上述布线路径的步骤包括在每个处理区块组中,标示空间使用比例小于或等于布线空间临界值的区块。
在本发明的一实施例中,在比较每个空间使用比例与布线空间临界值的步骤之后,还包括在每个处理区块组中,由小至大排序所有小于或等于布线空间临界值的空间使用比例。而根据使用空间比例分析的结果来显示布线路径的步骤包括在每个处理区块组中,依据上述空间使用比例的排序结果,以不同的颜色来标示对应的区块。
从另一观点来看,本发明提出一种电脑可读取的记录媒体,用以存储一程序。其中此程序可用来执行上述布线路径的显示方法。
本发明将电路板划分为数个区块,并且按照特定的顺序逐步分析每个区块是否还具有可供布线的空间。最后将所有具有布线空间的区块标示出来,进而显示两个元件之间所有可用以布线的路径。如此一来,在电路板具有成功布线的可能性的前提下,明确地提示工程师所有可以布线的路径,进而达到提升电路板布线效率的目的。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1是依照本发明的一实施例所绘示的布线路径的显示方法的流程图。
图2是依照本发明的一实施例所绘示的电路板的示意图。
图3是依照本发明的另一实施例所绘示的电路板的示意图。
图4是依照本发明的一实施例所绘示的对处理区块组进行使用空间比例分析,并根据分析结果显示布线路径的流程图。
图5是依照本发明的另一实施例所绘示的对处理区块组进行使用空间比例分析,并根据分析结果显示布线路径的流程图。
具体实施方式
随着电路板设计日趋复杂化,布线所需要的时间更成为影响产品设计流程的主要因素之一。若有一套机制能正确地显示电路板上所有可供布线的路径,再结合工程师的实务经验,势必能大幅提升电路板布线的效率。本发明便是基于上述观点进而发展出的一种布线路径的显示方法及其电脑可读取的记录媒体。为了使本发明的内容更为明了,以下特举实施例做为本发明确实能够据以实施的范例。
图1是依照本发明的一实施例所绘示的布线路径的显示方法的流程图。本实施例是用以说明显示电路板上第一元件与第二元件之间,所有可能的布线路径的详细步骤。请参阅图1,首先如步骤110所示,将电路板划分为m乘n个区块。其中,划分而成的上述区块将构成一个大小为m乘n的矩阵(m、n为正整数)。
接下来如步骤120所示,根据在电路板上欲布线的第一元件与第二元件之间的相对位置来决定处理方向。举例来说,本实施例首先取得以第一元件及第二元件做为顶点所构成的矩形,接着再以此矩形的长宽比例来决定处理方向。进一步来说,倘若第一元件与第二元件之间的水平距离大于或等于垂直距离,则处理方向为水平方向;反之,若第一元件与第二元件之间的水平距离小于垂直距离,则处理方向为垂直方向。为了方便说明,在以下的实施例中分别以元件A及元件B来表示在电路板上需要布线的第一元件与第二元件。请参阅图2,在此实施例中,电路板200被划分为49(7 x 7)个区块,假设电路板200上的元件A需要连接至元件B,由于元件A与元件B之间的水平距离x大于垂直距离y,因此处理方向为水平方向。然而如图3所示,在被划分为30(6 x 5)个区块的电路板300中,由于元件A与元件B之间的水平距离x小于垂直距离y,因此处理方向为垂直方向。
确定处理方向之后,在步骤130中,依据处理方向将电路板上的所有区块区分为至少一个处理区块组。以图2之电路板200为例,由于处理方向为水平方向,因此将电路板上位于同一直排的所有区块划分为同一个处理区块组(例如处理区块组210)。也就是说,电路板200上的所有区块将被区分成7个处理区块组。然而在图3所示的电路板300中,由于处理方向为垂直方向,因此在电路板300上位于同一横排的所有区块将被视为一个处理区块组(例如处理区块组310)。在经过步骤130后,电路板300上的所有区块将被区分为6个处理区块组。
接下来如步骤140所示,依序地对电路板上的每个处理区块组进行使用空间比例分析。以图2所示的电路板200为例,其处理方向为水平方向,因而在此实施例中是由最靠近元件A的处理区块组210开始,沿着水平方向并朝元件B依序地对电路板200上的每个处理区块组进行使用空间比例分析。然而如图3所示,若处理方向为垂直方向,则是由最靠近元件A的处理区块组310开始,沿着垂直方向并朝元件B来依序地对电路板300上的每个处理区块组进行使用空间比例分析。
最后在步骤150中,在对每个处理区块组进行使用空间比例分析后,根据使用空间比例分析的结果来标示各个处理区块组中的区块,据以显示第一元件与第二元件(例如元件A及元件B)之间所有可能的布线路径。
图4是依照本发明的一实施例所绘示的对处理区块组进行使用空间比例分析,并根据分析结果显示布线路径的流程图。请参阅图4,首先在步骤410中,首先对电路板上的每个处理区块组,计算处理区块组所包括的每个区块的空间使用比例。本实施例是以区块的已使用面积以及区块面积的比值来做为空间使用比例。其中,已使用面积可以是导孔(via)面积、线路(trace)面积,或接脚(pin)面积等等,在此并不限制其范围。
接着在步骤420中,将每个区块的空间使用比例与布线空间临界值进行比较。在进行比较之前,根据布线所需最小面积与区块面积来计算布线空间临界值。在本实施例中,首先计算出区块面积与布线所需最小面积之间的差值,接着再以上述差值以及区块面积的比值来做为布线空间临界值。倘若一个区块的空间使用比例大于布线空间临界值,便表示该区块已不具有多余的空间可供布线。因此如步骤430所示,仅标示出空间使用比例小于或等于布线空间临界值的区块。
待以图4所示的流程对电路板上的每个处理区块组进行处理之后,每个处理区块组中尚有可布线空间的区块将会被特别地标示出来,而这些被特别标示的区块便会形成数条由第一元件通往第二元件的路径。据此,工程师便能从中选择一条最适当的路径来做为第一元件以及第二元件之间的布线路径。
除了以上述方法来显示布线路径之外,在另一实施例中例如是以不同的颜色来标示在每个处理区块组中空间使用比例大小不同的区块。详细步骤如图5所示。由于图5的步骤510及520与图4的步骤410与420相同或相似,故在此不在赘述。请参阅步骤530,在计算一处理区块组所包括的各个区块的空间使用比例之后,将所有小于或等于布线空间临界值的空间使用比例,进行由小到大的排序动作。换句话说,由于空间使用比例大于布线空间临界值的区块表示不再具有可供布线的空间,因此,所有大于布线空间临界值的空间使用比例会被排除在排序动作之外。在本实施例中,例如是在计算每个区块的空间使用比例之后,便将其与布线空间临界值进行比较,并且以冒泡排序(bubble sort)法来进行排序动作。然而,各种排序演算法均可用来实施此一步骤,排序方法并不用以限定本发明的范围。
在将处理区块组中小于或等于布线空间临界值的所有空间使用比例排序之后,如步骤540所示,依据空间使用比例的排序结果,以不同的颜色来标示对应的区块。在一实施例中,是根据排序结果并以亮度依次减弱的颜色来标示对应的区块。也就是以亮度不同的同一颜色来进行标示。举例来说,在同一个处理区块组中,具有最小空间使用比例的区块将以亮度最高的色彩(例如亮度最高的绿色)来标示之,而随着空间使用比例的增加,用以标示区块的色彩亮度也跟着降低(例如依序使用亮度递减的绿色来标示)。如此一来,在电路板上的每个处理区块组均完成如图5所示的使用空间比例分析以及标示动作后,工程师可以直接看到在第一元件以及第二元件之间数条亮度不同的曲线或区域,而这些曲线或区域所对应的区块均具有足够的空间可供布线之用(其中,亮度越高的曲线或区域表示可供布线的空间越大)。据此,工程师便能根据需求轻松地从中选取最恰当的路径,进而完成电路板的布线动作。
值得一提的是,上述布线路径的显示方法可于任何具有处理器的电脑***上来执行。换言之,将上述实施例设计为一程序,并利用电脑可读取的存储媒体(例如存储器、光盘或硬盘)来存储此程序,在将程序载入至电脑***之后,便可在电脑***上执行上述实施例所述的布线路径的显示方法。
综上所述,本发明所述的布线路径的显示方法及其电脑可读取的记录媒体至少具有下列优点:
1.根据布线起讫点的相对位置,以对应的处理方向来逐步取得并显示电路板上所有可供布线的区域,据此提升电路板布线的便利性。
2.将电路板划分为数个区块,并且以分组的方式从中取得仍具有可布线空间的区块。如此一来能减少每次进行比较动作的区块数目,进而增加比较与判断的速度。
3.在电路板仍具有可布线空间的情况下,显示所有可能的布线路径以供选择。据此有效地避免不必要的重新布线动作,进而缩短布线所需要的时间,并提高布线成功的机率与效率。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (13)
1.一种布线路径的显示方法,适用于一电路板,该方法包括:
划分该电路板为m乘n个区块,其中该些区块构成大小为m乘n的一矩阵,而m、n为正整数;
根据该电路板上一第一元件与一第二元件之间的一相对位置,决定一处理方向;
依据该处理方向区分该些区块为至少一处理区块组;
依序对每一上述处理区块组进行一使用空间比例分析;以及
根据该使用空间比例分析的结果,标示每一上述处理区块组中的该些区块,以显示该第一元件与该第二元件之间的至少一布线路径。
2.如权利要求1所述的布线路径的显示方法,其特征在于,根据该第一元件与该第二元件之间的该相对位置来决定该处理方向的步骤包括:
若该第一元件与该第二元件之间的一水平距离大于或等于一垂直距离,则该处理方向为一水平方向;以及
若该水平距离小于该垂直距离,则该处理方向为一垂直方向。
3.如权利要求2所述的布线路径的显示方法,其特征在于,依据该处理方向区分该些区块为上述处理区块组的步骤包括:
若该处理方向为该水平方向,则将该电路板中位于同一直排的该些区块划分为同一个处理区块组;以及
若该处理方向为该垂直方向,则将该电路板中位于同一横排的该些区块划分为同一个处理区块组。
4.如权利要求2所述的布线路径的显示方法,其特征在于,依序对每一上述处理区块组进行该使用空间比例分析的步骤包括:
若该处理方向为该水平方向,则由最靠近该第一元件及该第二元件其中之一的该处理区块组开始,沿着该水平方向并朝该第一元件及该第二元件其中之另一来依序地对每一上述处理区块组进行该使用空间比例分析;以及
若该处理方向为该垂直方向,则由最靠近该第一元件及该第二元件其中之一的该处理区块组开始,沿着该垂直方向并朝该第一元件及该第二元件其中之另一来依序地对每一上述处理区块组进行该使用空间比例分析。
5.如权利要求1所述的布线路径的显示方法,其特征在于,对每一上述处理区块组进行该使用空间比例分析的步骤包括:
计算该处理区块组中,每一该些区块的一空间使用比例。
6.如权利要求5所述的布线路径的显示方法,其特征在于,计算该区块的该空间使用比例的步骤包括:
以该区块的一已使用面积与一区块面积的一比值来做为该空间使用比例。
7.如权利要求6所述的布线路径的显示方法,其特征在于,该已使用面积至少包括下列其中之一:一导孔面积、一线路面积及一接脚面积。
8.如权利要求5所述的布线路径的显示方法,其特征在于,在计算该处理区块组中每一该些区块的该空间使用比例的步骤之后还包括:
比较每一上述空间使用比例与一布线空间临界值。
9.如权利要求8所述的布线路径的显示方法,其特征在于,还包括:
计算一区块面积与一布线所需最小面积的一差值;以及
以该差值及该区块面积的一比值来做为该布线空间临界值。
10.如权利要求8所述的布线路径的显示方法,其特征在于,根据该使用空间比例分析的结果,标示该处理区块组中的该些区块,以显示上述布线路径的步骤包括:
在每一上述处理区块组中,标示该空间使用比例小于或等于该布线空间临界值的该些区块。
11.如权利要求8所述的布线路径的显示方法,其特征在于,在比较每一上述空间使用比例与该布线空间临界值的步骤之后还包括:
在每一上述处理区块组中,由小至大排序所有小于或等于该布线空间临界值的上述空间使用比例。
12.如权利要求11所述的布线路径的显示方法,其特征在于,根据该使用空间比例分析的结果,标示该处理区块组中的该些区块,以显示上述布线路径的步骤包括:
在每一上述处理区块组中,依据上述空间使用比例的排序结果,以不同的颜色来标示对应的该区块。
13.一种电脑可读取的记录媒体,用以存储一程序,该程序用以载入至一电脑***中,并使得该电脑***执行如权利要求1所述的方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810083789A CN101533419A (zh) | 2008-03-11 | 2008-03-11 | 布线路径的显示方法及其电脑可读取的记录媒体 |
US12/108,816 US20090235221A1 (en) | 2008-03-11 | 2008-04-24 | Routing channel displaying method and computer-accessible storage medium thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810083789A CN101533419A (zh) | 2008-03-11 | 2008-03-11 | 布线路径的显示方法及其电脑可读取的记录媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101533419A true CN101533419A (zh) | 2009-09-16 |
Family
ID=41064383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810083789A Pending CN101533419A (zh) | 2008-03-11 | 2008-03-11 | 布线路径的显示方法及其电脑可读取的记录媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090235221A1 (zh) |
CN (1) | CN101533419A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054068A (zh) * | 2009-10-30 | 2011-05-11 | 新思科技(上海)有限公司 | 芯片设计中的线网分配方法与装置 |
CN105701268A (zh) * | 2014-10-01 | 2016-06-22 | 三星电子株式会社 | 集成电路以及设计集成电路的布局的方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416722A (en) * | 1992-11-19 | 1995-05-16 | Vlsi Technology, Inc. | System and method for compacting integrated circuit layouts |
US5587923A (en) * | 1994-09-07 | 1996-12-24 | Lsi Logic Corporation | Method for estimating routability and congestion in a cell placement for integrated circuit chip |
US5987086A (en) * | 1996-11-01 | 1999-11-16 | Motorola Inc. | Automatic layout standard cell routing |
US6957411B1 (en) * | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
JP2003167935A (ja) * | 2001-12-03 | 2003-06-13 | Fujitsu Ltd | 配線経路決定装置、グループ決定装置、配線経路決定プログラム、およびグループ決定プログラム |
US6668365B2 (en) * | 2001-12-18 | 2003-12-23 | Cadence Design Systems, Inc. | Quadratic programming method for eliminating cell overlap and routing congestion in an IC layout |
US7089526B1 (en) * | 2003-01-14 | 2006-08-08 | Cadence Design Systems, Inc. | Maximum flow analysis for electronic circuit design |
JP2005039001A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | 半導体集積回路の圧縮方法 |
US7707536B2 (en) * | 2006-04-28 | 2010-04-27 | Springsoft Usa, Inc. | V-shaped multilevel full-chip gridless routing |
US8370783B2 (en) * | 2007-12-03 | 2013-02-05 | Kabushiki Kaisha Toshiba | Systems and methods for probabilistic interconnect planning |
US8146039B2 (en) * | 2008-12-19 | 2012-03-27 | Freescale Semiconductor, Inc. | Optimal distance based buffer tree for data path and clock |
-
2008
- 2008-03-11 CN CN200810083789A patent/CN101533419A/zh active Pending
- 2008-04-24 US US12/108,816 patent/US20090235221A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054068A (zh) * | 2009-10-30 | 2011-05-11 | 新思科技(上海)有限公司 | 芯片设计中的线网分配方法与装置 |
CN102054068B (zh) * | 2009-10-30 | 2014-06-18 | 新思科技(上海)有限公司 | 芯片设计中的线网分配方法与装置 |
CN105701268A (zh) * | 2014-10-01 | 2016-06-22 | 三星电子株式会社 | 集成电路以及设计集成电路的布局的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090235221A1 (en) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7147921B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
CN104899060B (zh) | 一种图片加载处理方法和装置 | |
CN108470021A (zh) | Pdf文档中表格的定位方法及装置 | |
CN100361142C (zh) | 基于色彩的彩色图像的区域分割方法以及装置 | |
TWI441092B (zh) | 具漫畫圖像分割功能的電子裝置及方法 | |
CN109146163A (zh) | 自动分拣***分拣距离的优化方法、设备及存储介质 | |
US20140074993A1 (en) | Method enabling the presentation of two or more contents interposed on the same digital stream | |
CN106980571A (zh) | 一种测试用例集的构建方法和设备 | |
CN102236600A (zh) | 获得代码覆盖率的方法及装置 | |
CN115495055A (zh) | 基于界面区域识别技术的rpa元素匹配方法及*** | |
CN103793349A (zh) | 一种数据处理方法及装置 | |
CN103593664B (zh) | 一种qr码畸变图像的预处理方法 | |
US9495653B2 (en) | Stack handling operation method, system, and computer program | |
CN109977762A (zh) | 一种文本定位方法及装置、文本识别方法及装置 | |
CN104635709B (zh) | 考虑费用和时间双目标的柔性综合调度方法 | |
CN101533419A (zh) | 布线路径的显示方法及其电脑可读取的记录媒体 | |
CN106022623A (zh) | 一种生产计划制定方法及*** | |
CN105868272A (zh) | 多媒体文件分类方法及装置 | |
CN106204538B (zh) | 一种图像分割方法及*** | |
CN106815598A (zh) | 一种360度全景图片的识别方法和装置 | |
CN104504429B (zh) | 二维码生成方法和装置 | |
CN107169604B (zh) | 物流配送方法和装置 | |
CN106528094A (zh) | 一种基于相似度的应用图标分类方法及*** | |
CN104392029B (zh) | 一种bom导出方法 | |
CN1979500A (zh) | 零件摆放自动检查***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090916 |