JP2009130318A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009130318A JP2009130318A JP2007306963A JP2007306963A JP2009130318A JP 2009130318 A JP2009130318 A JP 2009130318A JP 2007306963 A JP2007306963 A JP 2007306963A JP 2007306963 A JP2007306963 A JP 2007306963A JP 2009130318 A JP2009130318 A JP 2009130318A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- light shielding
- protective film
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】遮光部と画素部との間の段差を小さくし、光学特性を向上させた半導体装置を提供する。
【解決手段】半導体装置は受光素子が配置された画素部1と、画素部1を囲む遮光部2と、遮光部2を囲む周辺回路部3とを備えている。さらに、画素部1から遮光部2及び周辺回路部3にわたって設けられた層間膜11と、遮光部2及び周辺回路部3において層間膜11内に埋め込まれた第1の配線6と、画素部1から遮光部2及び周辺回路部3にわたって設けられ、遮光部2に開口が形成された保護膜7と、遮光部2のうち画素部1に面した領域において、保護膜7の開口内に形成された最上層配線である第2の配線8とが設けられている。第2の配線8が保護膜7上に形成されないので、第2の配線8上面と画素部1の層間膜11との段差は小さくなっている。
【選択図】図3
【解決手段】半導体装置は受光素子が配置された画素部1と、画素部1を囲む遮光部2と、遮光部2を囲む周辺回路部3とを備えている。さらに、画素部1から遮光部2及び周辺回路部3にわたって設けられた層間膜11と、遮光部2及び周辺回路部3において層間膜11内に埋め込まれた第1の配線6と、画素部1から遮光部2及び周辺回路部3にわたって設けられ、遮光部2に開口が形成された保護膜7と、遮光部2のうち画素部1に面した領域において、保護膜7の開口内に形成された最上層配線である第2の配線8とが設けられている。第2の配線8が保護膜7上に形成されないので、第2の配線8上面と画素部1の層間膜11との段差は小さくなっている。
【選択図】図3
Description
本発明は、受光素子を有する半導体装置の配線構造に関するものである。
受光素子を設けた半導体装置においては、通常受光素子の周辺に遮光部が、遮光部の周辺に周辺回路がそれぞれ設けられている(例えば特許文献1参照)。また、上層にレンズを設け、効率良く集光して受光部における入射光の経路を短縮するために配線層の厚さを薄くすることが記載されている(例えば特許文献2、3参照)。
また、遮光部では、遮光用配線として最上層のアルミ配線を用いることが多く、アルミ配線はコンタクト部で段差を発生する構成となるのが一般的である。
図12は、光センサを有する従来の半導体装置の一例を示すブロック図であり、図13は、従来の半導体装置を概略的に示す平面図であり、図14は、従来の半導体装置を概略的に示す断面図である。また、図15は、従来の半導体装置を示す断面図である。
図12、図13に示すように、画素がマトリクス状に配置されてなる表示部101の周囲に遮光部102が形成され、遮光部102の周囲に周辺回路部103が形成されている。図15に示すように、遮光部102と周辺回路部103の最上層配線はアルミ配線115となっており、遮光部102と周辺回路部103の高さは表示部101よりも800〜1000nm程度高くなっている。
特開2007−18458号公報(第1図)
特開2006−294991号公報
特開2007−13061号公報
しかし、前述の従来例では、遮光部のアルミ配線部の段差をなくす構造を形成することが困難である。例えば、特許文献2では、遮光部の横部にもアルミ配線層が存在する構造を取る場合など、遮光部のアルミ配線層の高さが周辺回路部のアルミ配線層と同じになる場合がある。また、遮光部と周辺回路部の配線層を別に構成する必要があるなど、製造工程が複雑になるという課題があった。
本発明は上記の不具合を解決するためのものであり、遮光部と画素部との間の段差を小さくし、光学特性を向上させた半導体装置を提供することを目的とする。
前記の目的を達成するため、本発明の半導体装置は、受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置であって、前記画素部から前記遮光部及び前記周辺回路部にわたって設けられた層間膜と、前記遮光部及び前記周辺回路部において前記層間膜内に埋め込まれた第1の配線と、前記画素部から前記遮光部及び前記周辺回路部にわたって設けられ、前記遮光部に開口が形成された保護膜と、前記遮光部のうち前記画素部に面した領域において、前記保護膜の開口内に形成された最上層配線である第2の配線とを備えている。
この構成により、少なくとも遮光部のうち画素部に面した領域では第2の配線が保護膜上に設けられないので、第2の配線の上面と画素部内の保護膜の上面との段差を従来よりも小さくすることができる。その結果、平坦化膜をより平坦に形成することができ、画素部内にレンズを均一に形成することが可能となる。また、画素部の厚みは変えないので、散乱や混色等による光学特性の劣化も生じない。
また、遮光部の全領域で第2の配線が保護膜の開口内に形成されている場合は、より均一にレンズを形成することができるので、光学特性の劣化をより確実に抑えることができる。
本発明の半導体装置の製造方法は、受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置の製造方法であって、前記遮光部と前記周辺回路部に、層間膜に埋め込まれた第1の配線を形成する工程(a)と、前記第1の配線及び前記層間膜の上に保護膜を形成する工程(b)と、少なくとも1つの前記第1の配線を露出させ、前記第1の配線よりも平面サイズが大きい開口を前記遮光部内の前記保護膜に形成する工程(c)と、少なくとも前記遮光部のうち前記画素部に面した領域において、前記第1の配線上であって、前記保護膜の開口内に第2の配線を形成する工程(d)とを備えている。
この方法によれば、画素部の保護膜上面と、遮光部のうち画素部に面した領域における第2の配線の上面との段差を小さくすることができるので、画素部内にレンズを均一に形成することが可能となり、光学特性の劣化を防ぐことができる。特に、本発明の方法は従来と比べて工程数を増やすことなく実施できる。
本発明の半導体装置によれば、画素部の保護膜と遮光部の最上層配線である第2の配線の上面との段差を従来よりも小さくすることができるので、平坦化膜の上面をより平坦にすることができ、画素部内にレンズをより均一に形成することができる。そのため、光学特性の劣化が防がれ、製造が容易な半導体装置を実現することができる。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置について説明する。
以下に、本発明の第1の実施形態に係る半導体装置について説明する。
図1は、第1の実施形態の半導体装置における画素部、遮光部、周辺回路の概略構成を示す平面図であり、図2は、図1のII−II線における本実施形態の半導体装置の断面を示す図であり、図3は、本実施形態の半導体装置の詳細構成を示す断面図であり、図4(a)〜(h)は、本実施形態の半導体装置における遮光部の製造工程を示す図である。
これらの図に示すように、本実施形態の半導体装置は、フォトダイオード等の受光素子を有する画素部1と、画素部1を囲む遮光部2と、遮光部2を囲む周辺回路部3とを備えている。入射光は画素部1で光電変換され、遮光部2を介して伝達された信号が演算回路を有する周辺回路部3で処理される。なお、信号の転送方式はCCD(Charge Coupled Device)型であってもよいが、CMOS(Complementary Metal Oxide Semiconductor)型であってもよい。ここでは、画素部とは、受光素子が配置された領域のうち、有効に受光素子として作用する受光素子が配置された領域を意味する。また、遮光部2は必ずしも画素部1を取り囲むように配置する必要はなく、画素部1の少なくとも1辺の外側領域に設けられていてもよい。また、周辺回路部3も必ずしも遮光部2(画素部1)を取り囲むように配置する必要はなく、画素部1の少なくとも1辺の外側領域に遮光部2を挟んで設けられていてもよい。
本実施形態の半導体装置の特徴は、図2及び図3に示すように、平坦化膜の形成前において、遮光部2の最上面(第2の配線8の上面)が画素部1の最上面(第1の保護膜7の上面)と周辺回路部3の最上面(第2の配線8の上面)との間の高さとなっていることにある。遮光部2の最上面高さを抑えるための構造について以下で説明する。
図5(a)、(b)は、本実施形態の半導体装置の遮光部を示す断面図及び平面図である。
図3及び図5(a)、(b)に示すように、遮光部2及び周辺回路部3には絶縁膜に埋め込まれたCuなどからなる厚さ約150nm〜400nmの第1の配線6が層間膜11上に設けられている。画素部1、遮光部2および周辺回路部3上には絶縁体からなる厚さ約200nm〜500nmの第1の保護膜7が設けられている。第1の保護膜7は例えばTEOS膜やシリコン窒化膜で構成されている。
遮光部2において、第1の保護膜7には幅および長さが第1の配線6よりも大きいコンタクト用の溝(開口部)が形成されており、第1の配線6の上面および側面の上部がTi/TiN積層膜などで構成された厚さ約130nmのバリア膜14で覆われている。そして、第1の配線6の上には、バリア膜14を挟んで厚さ約500nmのアルミニウム(Al)からなる第2の配線8が設けられている。第2の配線8の幅および長さは第1の配線6よりも大きく、且つコンタクト用の溝よりは小さくなっている。第2の配線8は最上層の配線であり、遮光膜として機能する。そのため、画素部1には設けられない。また、第2の配線8上およびコンタクト用の溝内にはシリコン窒化物からなる厚さ約200nmの第2の保護膜9が設けられている。そして、遮光部2におけるコンタクト用溝内の第2の配線8の側方領域や、周辺回路部3における第2の配線8間の領域にはアクリル系樹脂などからなる層間膜16が埋め込まれ、画素部1、遮光部2から周辺回路部3にわたってアクリル系樹脂などからなる平坦化膜17が設けられている。
この構成により、第2の配線8が層間絶縁膜である第1の保護膜7上に設けられることがないので、第2の配線8の上面(厳密には第2の保護膜9の上面)と画素部1の最上部である第1の保護膜7の上面との段差4は、従来の半導体装置より小さく、例えば300nm以下となっている。
一方、周辺回路部3では、従来の半導体装置と同様に、第1の配線6上および基板上に第1の保護膜7が設けられ、第1の保護膜7の上に第2の配線8が設けられている。第1の保護膜7は、第1の配線6の一部上で開口され、この開口部にはバリア膜14を挟んでコンタクトプラグが埋め込まれている。コンタクトプラグの径は第1の配線6及び第2の配線8の幅よりも小さくなっている。第2の配線8の上面及び側面は第2の保護膜9により覆われているが、パッド部10では第2の保護膜9が開口を有し、第2の配線8の上面の一部が露出している。これにより、パッド部10を介して外部回路との接続が実現される。本実施形態の半導体装置において、周辺回路部3の最上部(ここでは第2の配線8上の第2の保護膜9の上面)と画素部1の最上部(ここでは第1の保護膜7の上面)との段差5は、約800〜1000nmである。
半導体装置のうち、画素部1の高さは、集光効率を向上させるために低い方が好ましい。また、画素部1上にレンズを形成する際に、遮光部2や周辺回路部3の高さが高いと平坦化工程で平坦化しにくく、レンズの形成にムラが生じてしまう。本実施形態の半導体装置では、遮光部2の上面高さが画素部1の上面高さと周辺回路部3の上面高さとの間になっているため、レンズを均一な形状に形成することができ、光学特性の劣化が防がれている。特に、画素部1の上面と遮光部2の上面との段差4が300nm以下であればレンズの均一性が十分に向上するので好ましい。なお、半導体装置の上面を単に平坦にするだけであれば画素部1の平坦化膜を厚くすればよいが、この場合、散乱や混色などにより画素部1での光学特性が悪くなるため、好ましくない。これに対し、本実施形態の構成によれば、光学特性の劣化が非常に小さくなっている。なお、第2の配線8の厚みを薄くしても画素部1と遮光部2との段差を小さくすることができるが、第2の配線8を薄くしすぎると遮光性が悪くなる上、パッド部10でのワイヤボンディングがうまく形成できなくなる。
第2の配線8は上述のようにAlなどで構成されていることが好ましい。これは、Cuに比べてAlの方が遮光性が良いためである。遮光性が十分に高いことにより、黒レベルの基準を精度良くとることができる。
本実施形態の半導体装置では、上述のように第1の保護膜7に設けられるコンタクト用の溝の幅及び長さを第1の配線6と第2の配線8の幅及び長さよりも大きくしているので、第2の配線8が第1の保護膜7の上に形成されることがなく、第2の配線8の上面高さを従来の半導体装置に比べて低くすることができる。
次に、本実施形態の半導体装置の製造方法について説明する。ここでは遮光部2の上部配線の形成方法についてのみ説明する。
まず、図4(a)に示すように、層間膜11の上に溝を形成した後、この溝にめっき法などによりCuを埋め込んで第1の配線6を形成する。
次に、図4(b)に示すように、層間膜11及び第1の配線6の上に絶縁体からなる厚さ200〜600nm程度の第1の保護膜7をCVD法などにより形成する。
次いで、図4(c)に示すように、第1の配線6より大きなサイズで第1の保護膜7を開口する。この際に、層間膜11をオーバーエッチングするが、層間膜11の上面と第1の配線6の上面の高さの差が50nm以内となるようにする。
次に、図4(d)に示すように、TiおよびTiNを公知の方法により第1の保護膜7の上面、溝の露出面及び第1の配線6の露出面上に形成してバリア膜14を形成した後、バリア膜14上に蒸着やスパッタ等によりAlからなる第2の配線8を形成する。第2の配線8の厚みは理想的には第1の保護膜7と同じ厚さであることが好ましいが、薄くなるとワイヤボンディングが形成しにくくなるなどの問題があるため、実際には500nm程度となっている。
次に、図4(e)に示すように、第2の配線8をエッチングして、第2の配線8のサイズが第1の配線6より大きく、且つコンタクト用の溝よりも小さくなるようにパターン形成する。また、バリア膜14のうち第2の配線8と平面的に見て重なっていない部分は除去される。
次いで、図4(f)に示すように、CVD法などにより第1の保護膜7上から第2の配線8の上面及び側面にわたって厚さ約200nmのシリコン窒化物からなる第2の保護膜9を形成した後、スピンコート等によりアクリル系樹脂等からなる厚さ約500〜600nmの層間膜16を第2の保護膜9上に形成する。
続いて、図4(g)に示すように、層間膜16をエッチバックしてコンタクト用溝の隙間を埋め込む。
次に、図4(h)に示すように、第2の保護膜9および層間膜16の上にアクリル系樹脂等からなる厚さ約100nm〜200nmの平坦化膜17を形成する。本実施形態の方法によれば、画素部1と遮光部2との間の段差が低減されているので、平坦化膜17の形成後の段差も小さくなっており、画素部1では平坦化膜17上に均一な形状のレンズを形成することが可能となる。この方法によれば、配線形成工程を増やすなど、製造工程を複雑にすることなく、画素部1と遮光部2との段差を緩和でき、光センサとしての光学特性を向上させることができる。
なお、この配線構造を遮光部2だけでなく周辺回路部3の配線やパッド部10にも適用することができる。
なお、以上の説明では、第1の配線6と第2の配線8の両方を構成する構造を示しているが、後述の変形例のように、第1の配線6が存在しない領域でも第2の配線8の高さを低くする構造にすることができる。また、第1の配線6を複数に分割し、第2の配線8に電気的に接続させる構成とすることも可能である。
また、第2の配線8は遮光用の配線であるとともに、接地線、電源線を補強するための配線として使用することができる。
なお、遮光部において第1の配線6及び第2の配線8で覆われない領域がある場合、第1の配線6の下に配置された配線で被覆してもよい。この場合、複数層の配線間に層間絶縁膜を設ける必要はない。
−第1の実施形態の第1の変形例−
図6(a)、(b)は、本発明の第1の実施形態に係る半導体装置の第1の変形例を示す断面図及び平面図である。
図6(a)、(b)は、本発明の第1の実施形態に係る半導体装置の第1の変形例を示す断面図及び平面図である。
図6(a)、(b)に示すように、本変形例の半導体装置では、第1の配線6が存在しない領域でも第2の配線8の上面高さが従来の半導体装置よりも低くなっている。図中左側に示す第1の実施形態の配線構造と本変形例の配線構造とが混在していてもよい。
このように、第1の配線6が設けられていない領域に設けられた第2の配線8が、層間膜11に形成された、第2の配線8よりも幅及び長さが大きいコンタクト用の溝内に設けられていることで、第1の配線6が設けられない領域でも第2の配線8の上面高さを画素部1の上面高さに近づけることができる。
−第1の実施形態の第2の変形例−
図7は、第1の実施形態に係る半導体装置の第2の変形例を示す断面図である。
図7は、第1の実施形態に係る半導体装置の第2の変形例を示す断面図である。
本変形例の半導体装置は、層間膜11に設けられたコンタクト用溝内であって、第2の配線8の周囲の部分に第2の配線8と同一材料で構成されたサイドウォール8aが残されている構造を有している。なお、図7において、バリア膜14のうちサイドウォール8aに接する部分をバリア膜14aと表記している。
第1の配線6上の第1の保護膜7を厚くすることにより、第2の配線8を構成するAlが溝の側壁部分に残ってサイドウォールを構成する。画素部と遮光部との段差をできるだけ緩和するには、第1の保護膜7の上面高さと第2の配線8の上面高さを等しくすればよく、第1の保護膜7の厚さを厚くして第1の保護膜7の上面位置を第2の配線8の上面位置と同等に設定している。第1の保護膜7の厚みは例えば200nm〜500nmである。
このサイドウォール構造とすることにより、第2の配線8の上に平坦化膜17を形成する際にカバレッジを向上させることができ、平坦化膜17を形成しやすくなっている。
−第1の実施形態の第3の変形例−
図8は、第1の実施形態に係る半導体装置の第3の変形例を示す断面図である。
図8は、第1の実施形態に係る半導体装置の第3の変形例を示す断面図である。
本変形例の半導体装置において、遮光部内の第1の配線6及び第2の配線8のうち、画素部に近い部分(図中左側)は、図3に示す遮光部2と同様の配線構造を有し、周辺回路部3に近い部分(図中右側)は、図3に示す周辺回路部3と同様の配線構造を有している。
画素部の平坦化を行うには、遮光部のうち画素部に近い所定の領域内で配線高さを低くすればよいので、本実施形態の半導体装置では第2の配線8の上面が部分的に低くなっている。このため、本実施形態の半導体装置では、画素部において遮光部の一部との間の段差が低減されてレンズが均一に形成できる上、第2の配線8の周辺回路部側に溝が生じないので、レイアウトを縮小することができる。
(第2の実施形態)
図9(a)、(b)は、本発明の第2の実施形態に係る半導体装置を示す断面図及び平面図である。図9(b)では、理解しやすいように平坦化膜17及び第2の保護膜9は図示を省略している。
図9(a)、(b)は、本発明の第2の実施形態に係る半導体装置を示す断面図及び平面図である。図9(b)では、理解しやすいように平坦化膜17及び第2の保護膜9は図示を省略している。
本実施形態の半導体装置は、第1の実施形態に係る半導体装置の遮光部における第1の配線6が複数に分割され、共通の第2の配線8に接続された構成を有している。その他の構成は第1の実施形態の半導体装置と同様である。
第1の配線6は例えば銅で形成されており、銅のめっき工程後、CMP工程を行うが、大きな面積の配線が存在するとディッシング等により第1の配線6の膜厚が薄くなるという課題が生じる。そこで、第1の配線6をある程度の配線幅を有する複数の配線に分割することにより、この課題が解決され、目標の膜厚になるよう第1の配線6を安定して形成することができるようになる。図9(a)、(b)は、2つの第1の配線6に対して、1つの第2の配線8が電気的に接続された構成を示しているが、3つ以上の第1の配線6が1つの第2の配線8に接続される構成であってもよい。
本構成により、第1の配線6の上面高さを安定化させることができ、これに対応して第2の配線の高さも安定化できる。
(第3の実施形態)
図10は、本発明の第3の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。
図10は、本発明の第3の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。
本実施形態のパッド構造は、第1の実施形態の配線構造をパッド部に適用したものであり、第1の配線6上にバリア膜14を挟んで第2の配線8が設けられている。コンタクト用溝の幅及び長さは第1の配線6及び第2の配線8よりも大きくなっている。第2の配線8の上面においては平坦化膜17及び第2の保護膜9に開口が設けられており、外部回路等に接続するためのワイヤを接続できるようになっている。
本実施形態の半導体装置によれば、パッド部においても第2の配線8が第1の保護膜7上に設けられる必要がなくなるため、第2の配線8の上面位置を従来より低くすることができる。そのため、第2の配線8上に形成される平坦化膜17の段差を従来よりも小さくすることができる。これにより、例えばワイヤボンドを形成する際に、パッドエッジに接触しても第1の保護膜7及び第2の保護膜9の割れ等の発生が抑えられる。また、画素部に形成されるレンズの均一性をさらに向上させることも可能となる。
なお、パッド部以外の周辺回路部においてもこれと同様の配線構造を形成してもよい。
(第4の実施形態)
図11は、本発明の第4の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。
図11は、本発明の第4の実施形態に係る半導体装置における周辺回路部のパッド部の構造を示す断面図である。
第3の実施形態に対して、本実施形態の半導体装置は、周辺回路部において第2の配線8と平坦化膜17とが重複部分を持たず、平坦化膜17の開口部は、例えばコンタクト用の溝と同じかやや大きいサイズとなっている。
本実施形態のパッド構造によれば、パッド部の高さを低くできるとともに、第2の配線8の上に平坦化膜17が形成されないため、例えばワイヤボンドを形成する際にパッドエッジに接触した場合でも第2の保護膜9の割れ等が発生しない。
本発明の半導体装置は、ディジタルカメラ、ビデオカメラ等種々の撮像装置に利用される。
1 画素部
2 遮光部
3 周辺回路部
4 段差
5 段差
6 第1の配線
7 第1の保護膜
8 第2の配線
8a サイドウォール
9 第2の保護膜
10 パッド部
11 層間膜
14 バリア膜
14a バリア膜
16 層間膜
17 平坦化膜
2 遮光部
3 周辺回路部
4 段差
5 段差
6 第1の配線
7 第1の保護膜
8 第2の配線
8a サイドウォール
9 第2の保護膜
10 パッド部
11 層間膜
14 バリア膜
14a バリア膜
16 層間膜
17 平坦化膜
Claims (15)
- 受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置であって、
前記画素部から前記遮光部及び前記周辺回路部にわたって設けられた層間膜と、
前記遮光部及び前記周辺回路部において前記層間膜内に埋め込まれた第1の配線と、
前記画素部から前記遮光部及び前記周辺回路部にわたって設けられ、前記遮光部に開口が形成された保護膜と、
前記遮光部のうち前記画素部に面した領域において、前記保護膜の開口内に形成された最上層配線である第2の配線とを備えている半導体装置。 - 前記遮光部において前記保護膜に形成された少なくとも1つの開口は前記第1の配線より平面サイズが大きく、且つ前記第1の配線上の領域に形成されており、
前記第2の配線のうち少なくとも1つは前記第1の配線上に設けられていることを特徴とする請求項1に記載の半導体装置。 - 前記第2の配線は、前記周辺回路部にも設けられており、
前記周辺回路部において、前記第2の配線は前記保護膜上に形成されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記遮光部のうち前記画素部に面した領域における前記第2の配線の上面高さは、前記画素部における前記保護膜の上面高さと前記周辺回路部における前記第2の配線の上面高さとの間にあることを特徴とする請求項3に記載の半導体装置。
- 前記遮光部の全領域において、前記第2の配線は前記保護膜の開口内に設けられていることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置。
- 前記遮光部のうち前記周辺回路部に面した領域において、前記第2の配線は前記保護膜上に形成されていることを特徴とする請求項1〜4のうちいずれか1つに記載の半導体装置。
- 前記画素部における前記保護膜の上面と前記遮光部のうち前記画素部に面した領域における前記第2の配線の上面との高さの差は300nm以下であることを特徴とする請求項1〜5のうちいずれか1つに記載の半導体装置。
- 前記遮光部において、前記第2の配線の周囲であって前記保護膜の開口の内壁に形成され、前記第2の配線と同一材料で構成されたサイドウォールをさらに備えていることを特徴とする請求項1〜7のうちいずれか1つに記載の半導体装置。
- 前記保護膜には前記周辺回路部にも開口が形成されており、
前記周辺回路部において、前記第1の配線上に形成された前記第2の配線の少なくとも1つは外部回路に接続するためのパッド部として機能するとともに、前記保護膜の開口内に設けられていることを特徴とする請求項1〜8のうちいずれか1つに記載の半導体装置。 - 前記遮光部における前記保護膜の開口内には複数の前記第1の配線が設けられており、
前記保護膜の開口内に設けられた複数の前記第1の配線上には、1つの前記第2の配線が設けられていることを特徴とする請求項1〜9のうちいずれか1つに記載の半導体装置。 - 前記第2の配線はアルミニウムで構成されていることを特徴とする請求項1〜10のうちいずれか1つに記載の半導体装置。
- 受光素子が配置された画素部と、前記画素部の外側に配置された遮光部と、前記遮光部の外側に配置された周辺回路部とを備えた半導体装置の製造方法であって、
前記遮光部と前記周辺回路部に、層間膜に埋め込まれた第1の配線を形成する工程(a)と、
前記第1の配線及び前記層間膜の上に保護膜を形成する工程(b)と、
少なくとも1つの前記第1の配線を露出させ、前記第1の配線よりも平面サイズが大きい開口を前記遮光部内の前記保護膜に形成する工程(c)と、
少なくとも前記遮光部のうち前記画素部に面した領域において、前記第1の配線上であって、前記保護膜の開口内に最上層配線である第2の配線を形成する工程(d)とを備えている半導体装置の製造方法。 - 前記工程(d)では、前記遮光部の全領域において、前記第2の配線は前記保護膜の開口内に形成されることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記工程(d)では、前記遮光部のうち前記周辺回路部に面した領域において、第2の配線は前記第1の配線上から前記保護膜上にわたって形成されることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記工程(c)では、前記周辺回路部において、前記第1の配線よりも平面サイズが大きい開口を前記保護膜に形成し、
前記工程(d)では、前記周辺回路部において、前記第1の配線上であって前記保護膜の開口内に第2の配線を形成することを特徴とする請求項12〜14のうちいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306963A JP2009130318A (ja) | 2007-11-28 | 2007-11-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007306963A JP2009130318A (ja) | 2007-11-28 | 2007-11-28 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009130318A true JP2009130318A (ja) | 2009-06-11 |
Family
ID=40820888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007306963A Withdrawn JP2009130318A (ja) | 2007-11-28 | 2007-11-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009130318A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096716A (ja) * | 2009-10-27 | 2011-05-12 | Toshiba Corp | 固体撮像素子 |
JP2016171297A (ja) * | 2015-03-12 | 2016-09-23 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
-
2007
- 2007-11-28 JP JP2007306963A patent/JP2009130318A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096716A (ja) * | 2009-10-27 | 2011-05-12 | Toshiba Corp | 固体撮像素子 |
JP2016171297A (ja) * | 2015-03-12 | 2016-09-23 | ソニー株式会社 | 固体撮像装置および製造方法、並びに電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11991889B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
US8564033B2 (en) | Solid-state imaging device and method for manufacturing the same | |
US9184316B2 (en) | Solid-state imaging apparatus and method for manufacturing same | |
US20080251874A1 (en) | Solid-state image capturing Device, method for the same, and electronic information device | |
CN108701697A (zh) | 固态图像传感器、固态图像传感器的制造方法以及电子设备 | |
JP2009021415A (ja) | 固体撮像装置およびその製造方法 | |
JP2011216865A (ja) | 固体撮像装置 | |
KR102537626B1 (ko) | 촬상 장치 및 전자 기기 | |
CN101404289B (zh) | 图像传感器及其制造方法 | |
JP2013214616A (ja) | 固体撮像装置、固体撮像装置の製造方法及び電子機器 | |
JP2010135843A (ja) | 固体撮像装置およびその製造方法 | |
JP6083572B2 (ja) | 固体撮像装置及びその製造方法 | |
JP5948783B2 (ja) | 固体撮像装置、および電子機器 | |
JP6595788B2 (ja) | 固体撮像装置の製造方法及び固体撮像装置ならびにカメラ | |
US20140045294A1 (en) | Manufacturing method of semiconductor device | |
JP2009130318A (ja) | 半導体装置およびその製造方法 | |
JP2009218374A (ja) | 固体撮像装置 | |
KR100674968B1 (ko) | 크로스 토크를 억제하기 위한 광차단 패턴을 갖는 cmos이미지 센서 및 그 제조방법 | |
WO2021090545A1 (ja) | 撮像素子および撮像装置 | |
JP2008235516A (ja) | 固体撮像装置およびその製造方法 | |
JP2005277404A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP2017011038A (ja) | 固体撮像装置の製造方法 | |
JP2006294798A (ja) | 半導体装置およびその製造方法 | |
JP2010199153A (ja) | 固体撮像素子の製造方法及び固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100716 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110915 |