JP2009130119A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2009130119A JP2009130119A JP2007303300A JP2007303300A JP2009130119A JP 2009130119 A JP2009130119 A JP 2009130119A JP 2007303300 A JP2007303300 A JP 2007303300A JP 2007303300 A JP2007303300 A JP 2007303300A JP 2009130119 A JP2009130119 A JP 2009130119A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- node
- voltage
- supply system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 42
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 11
- 230000008878 coupling Effects 0.000 claims abstract description 5
- 238000010168 coupling process Methods 0.000 claims abstract description 5
- 238000005859 coupling reaction Methods 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000001902 propagating effect Effects 0.000 claims description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 abstract description 16
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 abstract description 16
- 238000005516 engineering process Methods 0.000 abstract description 8
- 230000000644 propagated effect Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 10
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000000116 mitigating effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】電源端子VDD1および接地端子VSS1を有する第1の電源系回路と、電源端子VDD2および接地端子VSS2を有する第2の電源系回路と、第1の電源系回路に属する出力回路11から第2の電源系回路に属する入力回路12へ信号を伝搬させる内部信号伝搬配線14と、VDD1・VDD2間のサージ電圧入力を検出し、制御信号を出力する電圧検出回路20と、制御信号により制御され、内部信号伝搬配線から伝搬されてくる信号の電圧を制限する電圧制限回路15とを具備する。電圧検出回路は、VDD1ノードと制御信号ノードN3との間に接続された第1の容量素子C1と、VDD2ノードと制御信号ノードとの間に接続された第2の容量素子C3と、制御信号出力ノードの負荷容量CLとによる容量結合により制御信号ノードの電位を決定する。
【選択図】 図1
Description
図1は、本発明の第1の実施形態に係るCMOS LSIの一部の回路を取り出して概略的に示している。このCMOS LSIは、接地線分離技術および複数電源を採用している。
図3は、本発明の第2の実施形態に係るCMOS LSIの一部の回路を取り出して概略的に示している。第2の実施形態では、ESD ストレスが印加された場合にこれを検出する電圧検出回路20を2つの電源系回路に共通に設けており、単一の電圧検出回路20の制御信号出力を、各電源系回路の入力側に設けられた電圧制限回路15で共用している。
図4は、本発明の第3の実施形態に係るCMOS LSIの一部の回路を取り出して概略的に示している。
Claims (5)
- 第1の電源端子および第1の接地端子を有する第1の電源系回路と、
第2の電源端子および第2の接地端子を有する第2の電源系回路と、
前記第1の電源系回路に属する回路から第2の電源系回路に属する回路へ信号を伝搬させる内部信号伝搬配線と、
前記第1の電源端子のサージ電圧入力および前記第2の電源端子のサージ電圧入力を検出し、検出結果に応じた制御信号を制御信号ノードから出力する電圧検出回路と、
前記内部信号伝搬配線に接続され、前記制御信号により制御され、前記内部信号伝搬配線の信号の電圧を制限する電圧制限回路とを具備し、
前記電圧検出回路は、前記第1の電源端子と前記制御信号ノードとの間に接続された第1の容量素子と、前記第2の電源端子と前記制御信号ノードとの間に接続された第2の容量素子と、前記制御信号ノードの出力側の負荷容量とによる容量結合に基づいて前記制御信号ノードの電位を決定することを特徴とする半導体集積回路。 - 前記電圧検出回路は、
前記第1の電源端子に接続されている第1のノードにゲートが接続され、前記第2の電源端子に接続されている前記第2のノードにソース・バックゲートが接続された第1導電型の第1のMOSトランジスタと、
前記第1のノードにソース・バックゲートが接続され、第2のノードにゲートが接続された第1導電型の第2のMOSトランジスタと、
前記制御信号ノードである第3のノードと前記第1の接地端子あるいは前記第2の接地端子の電圧が与えられる第4のノードとの間に接続され、ゲートが前記第2のノードに接続された第2導電型の第3のMOSトランジスタと、
前記第3のノードと前記第4のノードとの間で前記第3のMOSトランジスタに直列に接続され、ゲートが前記第1のノードに接続された第2導電型の第4のMOSトランジスタとをさらに具備し、
前記第1の容量素子は前記第1のMOSトランジスタのドレインと前記第3のノードとの間に接続されており、かつ第2の容量素子は前記第2のMOSトランジスタのドレインと前記第3のノードとの間に接続されていることを特徴とする請求項1記載の半導体集積回路。 - 前記電圧制限回路は、第2導電型の第5のMOSトランジスタにより構成され、前記第5のMOSトランジスタは、ドレインが前記内部信号伝搬配線に接続され、ゲートが前記第3のノードに接続されていることを特徴とする請求項2記載の半導体集積回路。
- 前記第1の電源端子、前記第1の接地端子、前記第2の電源端子および前記第2の接地端子のうちの任意の2つの端子間にESD 入力が印加された時にサージ電流を流し、前記第1の電源系回路に属する回路および前記第2の電源系回路に属する回路を保護するESD 保護回路網を具備することを特徴とする請求項1乃至3のいずれか1つに記載の半導体集積回路。
- 前記ESD 保護回路網は、
前記第1の電源端子と前記第1の接地端子との間に接続された第1のESD 保護回路と、
前記第2の電源端子と前記第2の接地端子との間に接続された第2のESD 保護回路と、
前記第1の接地端子と前記第2の接地端子との間に接続された双方向電流経路と
を具備することを特徴とする請求項4記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303300A JP2009130119A (ja) | 2007-11-22 | 2007-11-22 | 半導体集積回路 |
US12/275,320 US8139330B2 (en) | 2007-11-22 | 2008-11-21 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007303300A JP2009130119A (ja) | 2007-11-22 | 2007-11-22 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009130119A true JP2009130119A (ja) | 2009-06-11 |
Family
ID=40669501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007303300A Abandoned JP2009130119A (ja) | 2007-11-22 | 2007-11-22 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8139330B2 (ja) |
JP (1) | JP2009130119A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044850A (ko) * | 2016-09-26 | 2018-05-03 | 선전 구딕스 테크놀로지 컴퍼니, 리미티드 | 집적 회로에 적용되는 정전기 방전 보호 회로 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8115160B2 (en) * | 2008-03-14 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Protection circuit and photoelectric conversion device |
US8976497B2 (en) | 2012-05-22 | 2015-03-10 | Synopsys, Inc. | Preventing electrostatic discharge (ESD) failures across voltage domains |
US8958186B2 (en) * | 2012-10-02 | 2015-02-17 | Synopsys, Inc. | Mitigating cross-domain transmission of electrostatic discharge (ESD) events |
WO2014188514A1 (ja) * | 2013-05-21 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US20150194418A1 (en) * | 2014-01-09 | 2015-07-09 | Ati Technologies Ulc | Electrostatic discharge equalizer |
US9595823B2 (en) * | 2014-01-24 | 2017-03-14 | Intel Corporation | Low power circuit for transistor electrical overstress protection in high voltage applications |
US10026729B2 (en) * | 2014-03-12 | 2018-07-17 | Mediatek Inc. | Surge-protection circuit and surge-protection method |
WO2016110905A1 (ja) * | 2015-01-08 | 2016-07-14 | パナソニックIpマネジメント株式会社 | 半導体装置及びその設計方法 |
US9553508B1 (en) * | 2015-08-28 | 2017-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection circuit |
US10134725B2 (en) * | 2016-09-26 | 2018-11-20 | Shenzhen GOODIX Technology Co., Ltd. | Electrostatic discharge protection circuit applied in integrated circuit |
JP2018067654A (ja) * | 2016-10-20 | 2018-04-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びそれを備えた半導体装置 |
CN114930665A (zh) * | 2020-05-19 | 2022-08-19 | 华为技术有限公司 | 静电放电保护电路和具有静电放电保护电路的集成电路 |
JP2023042331A (ja) * | 2021-09-14 | 2023-03-27 | キオクシア株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774610A (ja) * | 1993-09-01 | 1995-03-17 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2006324385A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004119883A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置 |
JP3990352B2 (ja) * | 2003-12-22 | 2007-10-10 | 株式会社東芝 | 半導体集積回路装置 |
-
2007
- 2007-11-22 JP JP2007303300A patent/JP2009130119A/ja not_active Abandoned
-
2008
- 2008-11-21 US US12/275,320 patent/US8139330B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774610A (ja) * | 1993-09-01 | 1995-03-17 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2006324385A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044850A (ko) * | 2016-09-26 | 2018-05-03 | 선전 구딕스 테크놀로지 컴퍼니, 리미티드 | 집적 회로에 적용되는 정전기 방전 보호 회로 |
KR102001899B1 (ko) * | 2016-09-26 | 2019-10-21 | 선전 구딕스 테크놀로지 컴퍼니, 리미티드 | 집적 회로에 적용되는 정전기 방전 보호 회로 |
Also Published As
Publication number | Publication date |
---|---|
US20090135534A1 (en) | 2009-05-28 |
US8139330B2 (en) | 2012-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009130119A (ja) | 半導体集積回路 | |
JP4986459B2 (ja) | 半導体集積回路装置 | |
KR101870995B1 (ko) | 반도체 집적회로의 esd 보호 회로 | |
JP3990352B2 (ja) | 半導体集積回路装置 | |
JP5576674B2 (ja) | 半導体装置 | |
US7420789B2 (en) | ESD protection system for multi-power domain circuitry | |
US8558314B2 (en) | Semiconductor device | |
JP2008263068A (ja) | 静電気保護回路 | |
JP5165356B2 (ja) | 半導体集積回路装置 | |
US9614368B2 (en) | Area-efficient active-FET ESD protection circuit | |
JP2013030573A (ja) | 半導体装置 | |
JP2007214420A (ja) | 半導体集積回路 | |
KR20080076411A (ko) | 정전기 보호 회로 | |
JP3526853B2 (ja) | 半導体装置の静電気破壊防止回路 | |
JP2011155062A (ja) | 半導体装置 | |
US7564665B2 (en) | Pad ESD spreading technique | |
JP2013131771A (ja) | 半導体集積回路 | |
CN101394081A (zh) | 低电容的静电放电保护设计 | |
KR100631957B1 (ko) | 정전기 방전 보호 회로 | |
JP5819489B2 (ja) | 半導体装置 | |
JP2004179470A (ja) | 半導体入出力回路 | |
KR100631956B1 (ko) | 정전기 방전 보호 회로 | |
JP4923652B2 (ja) | 半導体装置 | |
JP2015095541A (ja) | サージ保護装置 | |
JP2006093598A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20121026 |