JP2009111450A - Ｆｓｋ変調回路 - Google Patents

Abstract

【課題】発振回路に設けられた可変容量コンデンサに送信信号の１，０変化に対応した電圧を与え、該可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、周波数変調幅の機械的調整を無くす。
【解決手段】送信信号を波形整形用のＬＰＦ４を経て、容量変化によって周波数変調を行う可変容量コンデンサ７をＬＣ並列共振回路６内に備える発振回路５に与えることでＦＳＫ変調を行うＦＳＫ変調回路２１において、ＣＰＵ２２の２つのＰＷＭポートＰＷＭ１，ＰＷＭ２を使用して、２値ＦＳＫ変調における１，０それぞれの送信信号に対応したＰＷＭ信号を出力し、それをＬＰＦ２３によってＤＣ平滑化することで、レベル調整された送信信号を作成する。したがって、送信信号自体のレベルを調整できるので、抵抗２４を固定抵抗とすることができ、機械的調整を無くすことができる。
【選択図】図１

Description

本発明は、ＦＳＫ（Frequency Shift Keying）変調回路に関し、特にその周波数偏移幅の調整に関するものである。

ワイヤレスで、呼出しなどのための簡単なデータを通信する機器や、特定小電力などの無線通信装置に用いられるＦＳＫ変調回路には、電波法で、占有周波数帯幅、隣接チャネル漏洩電力等が定められており、それを満たすためにＦＳＫの変調度が調整される。図１２は典型的な従来技術のＦＳＫ変調回路１の電気的構成を示すブロック図である。このＦＳＫ変調回路１では、ＣＰＵ２などの出力ポートＴＸからの送信信号はトランジスタ３で増幅され、ベースバンドフィルタ（ＬＰＦ）４において高調波成分やノイズを除去する波形整形が行われた後、発振回路５に与えられる。そして、その発振回路５におけるＬＣ並列共振回路６内の可変容量コンデンサ７の容量変化によって変調をかけ、結合コンデンサ８を経て、出力回路９の出力端１０からアンテナへ出力される。前記ＬＣ並列共振回路６は、前記可変容量コンデンサ７と並列に、コンデンサ１１およびインダクタ１２を備えて構成される。前記出力回路９は、トランジスタ１３に、共振用のコンデンサ１４，１５を備えて構成される。

このように発振回路５の容量変化により変調をかける方式では、前述のように占有周波数帯幅や隣接チャネル漏洩電力などの無線規格を満たすように、前記トランジスタ３に与える電圧値を可変抵抗１６で調整することで、前記可変容量コンデンサ７に与える電圧を変化させている。すなわち、
ｆ＝１／２π√ＬＣ
のＣを変えることで周波数偏移を所定の幅内に抑えている。

一方、特許文献１には、ＰＬＬによって作成された実際の送信ＦＳＫ波の周波数変移を検出して、その結果に応じてアンプのゲインを変化して、周波数変移を所定幅の範囲に抑えることが示されている。
特開平９−８３５８３号公報

前記図１２で示すような従来技術では、前記可変抵抗１６の機械的な調整が必要であり、画像認識で前記可変抵抗１６となる半固定抵抗器の位置を認識し、その半固定抵抗器に調整用のビットを差込んで回転させるという作業が行われている。したがって、時間がかかるとともに、或る程度の台数の調整を行うと、前記ビットの突出量等の調整装置自体の調整も必要になり、作業が非常に煩雑であるという問題がある。

また、特許文献１の従来技術では、１，０信号のレベルの差分に応じて、ＡＧＣを制御しているので、差分、すなわち周波数変移は一定になるものの、可変容量コンデンサの持つ非線形性をキャンセルすることができないという問題がある。

本発明の目的は、簡易な構成で精度の良いＦＳＫ変調を行うことができるＦＳＫ変調回路を提供することである。

本発明のＦＳＫ変調回路は、発振回路に設けられた可変容量コンデンサに送信信号の１，０変化に対応した電圧を与え、該可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、前記電圧に対応したパルス幅のＰＷＭ信号を発生するＰＷＭ回路と、前記パルスを前記パルス幅に対応したＤＣ電圧に平滑化するＬＰＦとを備えて構成されるＤＣ電圧発生手段を含むことを特徴とする。

上記の構成によれば、２値ＦＳＫ変調における送信信号の２値の周波数ｆ１とｆ２とにそれぞれ対応して可変容量コンデンサに印加すべきＤＣ電圧値を変化するにあたって、ＤＣ電圧発生手段を設け、それに設けられるＰＷＭ（Pulse Width Modulation）回路でＰＷＭ信号を発生し、そのＰＷＭ信号をＬＰＦ（Low Pass Filter）でＤＣ電圧に平滑化することで前記２値ＦＳＫ変調における１，０それぞれのレベルの電圧を作成する。

したがって、出荷時などの調整では、外部または内部（自機）で送信信号の周波数偏移幅をモニタし、その結果、規格で予め定められた周波数偏移幅内に収まるようなレベルの電圧となるように前記ＰＷＭ信号のパルス幅を調整することで、電気的な調整で、周波数偏移幅を調整することができる。これによって、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＰＷＭ回路とＬＰＦというような簡易な構成で、可変容量コンデンサの非線形特性をキャリブレーションして、２値ＦＳＫの１，０それぞれの周波数偏移幅を精度良く設定することができる。

また、本発明のＦＳＫ変調回路では、前記ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を予め格納しているテーブルと、前記可変容量コンデンサによる周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定する調整手段とをさらに備えることを特徴とする。

上記の構成によれば、たとえばＣＰＵのＲＯＭに予め各ＤＣ電圧値に対応した周期およびパルス幅のテーブルを書込んでおき、さらに前記ＰＷＭ回路にＰＷＭ信号の周期およびパルス幅を設定する調整手段を設け、その調整手段が、前記可変容量コンデンサによる周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定するだけで、前記周波数偏移幅が規格で予め定められた幅内に収まるように設定することができる。

したがって、前記周期およびパルス幅を決定するにあたって、複雑な演算を不要にすることができる。

さらにまた、本発明のＦＳＫ変調回路は、複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備えることを特徴とする。

上記の構成によれば、複数チャネルに対応するにあたって、たとえば予めそれぞれのチャネルに対応したテーブルをＥＥＰＲＯＭなどの外部記憶装置に保持しておき、チャネルの変更指示をＣＰＵが検知すると、該ＣＰＵのＲＯＭ内のテーブルに、対応するチャネルのテーブルを読出し、該テーブルを変更することでチャネル変更に対応する。

したがって、前記チャネル変更に容易に対応することができる。

また、本発明のＦＳＫ変調回路では、前記送信信号として１，０交番テスト信号を用い、それによって周波数変調されたＦＳＫ信号の周波数スペクトル波形から、前記調整手段は、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。

上記の構成によれば、工程での調整時に従来から使用される１，０交番テスト信号を用い、それによって周波数変調されたＦＳＫ信号の周波数スペクトル波形の確認により周波数偏移幅が予め定める値になるように、前記調整手段は前記ＰＷＭ回路のパルス周期および幅を調整する。

したがって、工程調整時に使用される従来の設備をそのまま利用しつつ、周波数偏移幅の調整を行うことができる。

さらにまた、本発明のＦＳＫ変調回路では、前記送信信号によって周波数変調されたＦＳＫ信号の隣接チャネル漏洩電力値から、前記調整手段は、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。

上記の構成によれば、従来から使用されるＰＮ９段信号などをテスト信号として用いて、隣接チャネル漏洩電力をチェックする工程で、同時に周波数偏移幅の調整を行うことができる。

また、本発明のＦＳＫ変調回路では、前記調整手段は、対となる受信機の受信結果から、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。

上記の構成によれば、工程での調整時に測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。

したがって、対となる受信機の周波数弁別器のバラツキも同時にキャリブレーションすることが可能となる。

さらにまた、本発明のＦＳＫ変調回路では、前記送信信号として１，０交番テスト信号を用い、前記調整手段は、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。

上記の構成によれば、前記送信信号として１，０交番テスト信号を用い、前記対となる受信機の周波数弁別器の電圧出力の絶対値を測定することで、前記周波数偏移幅の調整が必要な場合、そのおおよその値を知ることができる。

したがって、調整を１度から数度の少ない回数で終えることができる。

また、本発明のＦＳＫ変調回路では、前記対となる受信機からの調整値のフィードバックに応答して、前記調整手段は、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする。

上記の構成によれば、前記対となる受信機からの通信が可能な場合、その通信によって、受信機側から調整方向や調整値をフィードバックすることで、前記ＰＷＭ回路のパルス周期および幅を調整する。なお、調整の為に特に通信をしてもよいし、普段の通信フォーマットに、前記調整方向や調整値のデータを付加してもよい。

したがって、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。

本発明のＦＳＫ変調回路は、以上のように、発振回路に設けられた可変容量コンデンサに送信信号の１，０変化に対応した電圧を与え、該可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、ＤＣ電圧発生手段を設け、それに設けられるＰＷＭ回路でＰＷＭ信号を発生し、そのＰＷＭ信号をＬＰＦでＤＣ電圧に平滑化することで前記２値ＦＳＫ変調における１，０それぞれのレベルの電圧を作成する。

それゆえ、出荷時などの調整では、外部または内部（自機）で送信信号の周波数偏移幅をモニタし、その結果、規格で予め定められた周波数偏移幅内に収まるようなレベルの電圧となるように前記ＰＷＭ信号のパルス幅を調整することで、電気的な調整で、周波数偏移幅を調整することができる。これによって、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＰＷＭ回路とＬＰＦというような簡易な構成で、可変容量コンデンサの非線形特性をキャリブレーションして、２値ＦＳＫの１，０それぞれの周波数偏移幅を精度良く設定することができる。

また、本発明のＦＳＫ変調回路は、以上のように、たとえばＣＰＵのＲＯＭに予め各ＤＣ電圧値に対応した周期およびパルス幅のテーブルを書込んでおき、さらに前記ＰＷＭ回路にＰＷＭ信号の周期およびパルス幅を設定する調整手段を設け、その調整手段が、前記可変容量コンデンサによる周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定する。

それゆえ、前記周期およびパルス幅を決定するにあたって、複雑な演算を不要にすることができる。

さらにまた、本発明のＦＳＫ変調回路は、以上のように、複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備え、チャネルの変更指示があると、使用するテーブルを変更する。

それゆえ、前記チャネル変更に容易に対応することができる。

また、本発明のＦＳＫ変調回路は、以上のように、前記送信信号として工程での調整時に従来から使用される１，０交番テスト信号を用い、それによって周波数変調されたＦＳＫ信号の周波数スペクトル波形の確認により周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。

それゆえ、工程調整時に使用される従来の設備をそのまま利用しつつ、周波数偏移幅の調整を行うことができる。

さらにまた、本発明のＦＳＫ変調回路は、以上のように、前記送信信号によって周波数変調されたＦＳＫ信号の隣接チャネル漏洩電力値から、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。

それゆえ、従来から使用されるＰＮ９段信号などをテスト信号として用いて、隣接チャネル漏洩電力をチェックする工程で、同時に周波数偏移幅の調整を行うことができる。

また、本発明のＦＳＫ変調回路は、以上のように、工程での調整時に測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整する。

それゆえ、対となる受信機の周波数弁別器のバラツキも同時にキャリブレーションすることが可能となる。

さらにまた、本発明のＦＳＫ変調回路は、以上のように、前記送信信号として１，０交番テスト信号を用い、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整する。

それゆえ、前記対となる受信機の周波数弁別器の電圧出力の絶対値を測定することで、前記周波数偏移幅の調整が必要な場合、そのおおよその値を知ることができ、調整を１度から数度の少ない回数で終えることができる。

また、本発明のＦＳＫ変調回路は、以上のように、前記対となる受信機からの通信が可能な場合、その通信によって、受信機側から調整方向や調整値をフィードバックすることで、前記ＰＷＭ回路のパルス周期および幅を調整する。

それゆえ、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。

［実施の形態１］
図１は、本発明の実施の第１の形態に係るＦＳＫ変調回路２１の電気的構成を示すブロック図である。このＦＳＫ変調回路２１において、前述のＦＳＫ変調回路１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、このＦＳＫ変調回路２１では、ＣＰＵ２２の２つのＰＷＭポートＰＷＭ１，ＰＷＭ２を使用して、２値ＦＳＫ変調における１，０それぞれの送信信号に対応したＰＷＭ信号を出力し、それをＬＰＦ２３によってＤＣ平滑化することで、レベル調整された送信信号を作成することである。

詳しくは、前記２値ＦＳＫ変調における１，０の信号の内、１の信号、すなわち高周波数ｆ２に対応したハイレベルの信号をＰＷＭポートＰＷＭ１からのハイデューティの信号を平滑化することで作成し、０の信号、すなわち低周波数ｆ１に対応したローレベルの信号をＰＷＭポートＰＷＭ２からのローデューティの信号を平滑化することで作成する。そして、前記１，０信号の期間だけ、各ＰＷＭポートＰＷＭ１、ＰＷＭ２からＰＷＭ信号を出力することで、切換えのスイッチなどを用いることなく、ＬＰＦ２３の入力側でそれらを混合するだけでよい。或いは、前記ＰＷＭポートＰＷＭ１、ＰＷＭ２からＰＷＭ信号を連続出力し、前記切換えのスイッチで切換えるようにしてもよい。

したがって、ＰＷＭ回路であるＣＰＵ２２に、ＬＰＦ２３は、ＤＣ電圧発生手段を構成し、このＦＳＫ変調回路２１におけるＣＰＵ２２からのＰＷＭ信号の周期は、送信信号の周期より充分短く、ＬＰＦ２３の時定数も前記送信信号に影響を与えない小さな値とされる。また、前記トランジスタ３に可変抵抗１６は省略される。

図２は、前記ＦＳＫ変調回路２１の出荷調整時における調整方法を説明するための図である。前記出力端１０にはアンテナ２５が接続される。ＦＳＫ変調回路２１は、ＣＰＵ２２に内蔵されているＲＯＭ２６に格納されているパルス周期およびパルス幅で前記ＰＷＭポートＰＷＭ１，ＰＷＭ２からＰＷＭ信号を出力する。それをＬＰＦ２３でＤＣに平滑化した出力を送信信号として、前記可変容量コンデンサ７の容量を変化させることで周波数変調されてＦＳＫ信号が作成され、アンテナ２５から送信される。

スペクトルアナライザなどから成る図示しない計測器では、そのＦＳＫ信号を受信し、周波数偏移幅が規格から外れている場合には、作業者は、その規格内の値になるように、前記ＰＷＭ信号のパルス周期および幅の調整値を求め、パーソナルコンピュータ２７から前記ＣＰＵ２２内のＲＯＭ２６に記憶されている値を書替える。同様の作業を繰返し、前記周波数偏移幅が規格内となると、前記ＲＯＭ２６の値を、外部に設けられた不揮発性のＥＥＰＲＯＭ２８に格納し、調整作業を終了する。ＣＰＵ２２は、電源投入されると、前記ＥＥＰＲＯＭ２８の内容をＲＯＭ２６にコピーし、前記トランジスタ３の電源電圧を調整する。したがって、ＣＰＵ２２およびパーソナルコンピュータ２７は調整手段を構成する。

このように構成することで、機械的な調整のような作業の煩雑さが無くなるとともに、経年劣化などに対する信頼性の向上が可能となる。また、ＣＰＵ２２に搭載されているＰＷＭポートＰＷＭ１，ＰＷＭ２とＬＰＦ２３というような簡易な構成で、精度の良いＦＳＫ変調を行うことができる。

さらにまた、このＦＳＫ変調回路２１では、上述のように２値ＦＳＫの１，０信号それぞれの周波数偏移幅を精度良く設定することができるので、可変容量コンデンサ７の非線形特性をキャリブレーションすることができる。詳しくは、前記可変容量コンデンサ７は、図３で示すように、ＤＣ印加電圧の変化に対する容量の変化に非線形特性を有し、中心周波数ｆ０の電圧をＶ０、そのときの容量をＣ０とし、前記０の信号（周波数ｆ１）を得るための低い電圧がＶＬ、そのときの容量がＣＬであるとき、それらの差分ΔＶだけ前記電圧Ｖ０より高く、前記１の信号（周波数ｆ２）を得るための電圧ＶＨのときの容量をＣＨとすると、容量Ｃ０に対する容量ＣＬ，ＣＨの差分ΔＣＬ，ΔＣＨが等しくならない。このため、前記１，０信号によって、周波数偏移は、本来、図４のようになるべきところ、図５のように不均等になってしまう。

これを、ＲＯＭ３６に前記１の信号（周波数ｆ２）および０の信号（周波数ｆ１）の所定の周波数偏移量に対応したＰＷＭ信号の周期およびパルス幅を格納しておくことで、図４のような均等な周波数偏移を得ることができる。こうして、可変容量コンデンサ７の非線形特性の影響が無視できない場合でも、線形特性に近い高価なガリウムヒ素系の可変容量コンデンサを用いることなく、２つのＰＷＭ信号を用いて、そのような非線形特性をキャリブレーションすることが可能となる。前記ＲＯＭ２６への周期およびパルス幅の設定は、前述の図２と同様にして、ＥＥＰＲＯＭ２８に書込んでおくことで行うことができる。

［実施の形態２］
図６は、本発明の実施の第２の形態に係るＦＳＫ変調回路におけるＲＯＭの格納内容を示すである。本実施の形態には、前述の図１で示すＦＳＫ変調回路２１の構成を用いることができ、注目すべきは、本実施の形態では、前記ＥＥＰＲＯＭ２８の格納内容が、この図６で示すようになっていることである。すなわち、前記ＥＥＰＲＯＭ２８には、前記１，０信号のそれぞれに、ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を示すテーブルが、使用される複数のチャネル毎に予め格納されており、実使用時には、ディップスイッチなどによるチャネルの変更指示をＣＰＵ３２が検知すると、ＥＥＰＲＯＭ３８から使用するチャネルに対応したテーブルを選択し、その内容をＲＯＭ３６にコピーする。

したがって、前記周期およびパルス幅を決定するにあたって、複雑な演算を行うことなく、前記周波数偏移幅を規格で予め定められた幅内に収まるように設定することができる。また、前記チャネル変更に容易に対応することができる。さらにまた、図７で示すように、複数のチャネル間の周波数偏移幅を同化することもできる。

［実施の形態３］
図８は、本発明の実施の第３の形態に係るＦＳＫ変調回路の調整方法を説明するためのフローチャートである。本実施の形態には、前述の図１で示すＦＳＫ変調回路２１を用いる。注目すべきは、本実施の形態では、前記送信信号として工程での調整時に従来から使用される１，０交番テスト信号を用い、それによって周波数変調されたＦＳＫ信号の図９で示すような周波数スペクトル波形の確認により、周波数偏移幅が予め定める値になるように、前記パーソナルコンピュータ２７が前記ＣＰＵ２１のＰＷＭポートＰＷＭ１，ＰＷＭ２からのＰＷＭ信号のパルス周期および幅を調整することである。

すなわち、前記ＦＳＫ変調回路２１に１，０交番信号を送信させ、その発振周波数をスペクトルアナライザなどで測定する。そして、周波数偏移幅に、たとえば前述の図５に示すようなアンバランスがあると、観測されるスペクトルは、前記図９の破線に示すようになる。このような場合、受信機における受信感度劣化の原因になるので、図９の実線に示すようなスペクトルに調整する必要が生じる。そこで、工程において、ステップＳ１でテスト信号を印加し、ステップＳ２でその送信スペクトルを測定する。具体的には、発振中心周波数をω、送信データの伝送速度をｐとすると、第１の両側波帯であるω±ｐのレベルを測定する。そしてステップＳ３で、両側波帯のレベルが同じであった場合は調整を終了し、そうでない場合はさらにステップＳ４で、ω＋ｐの側波帯の方のレベルが高い場合は、ステップＳ５で、１の信号（周波数ｆ２）を発振する為の可変容量コンデンサへの印加電圧を下げ、そうでない場合はステップＳ６で、０の信号（周波数ｆ１）を発振する為の可変容量コンデンサへの印加電圧を上げる。これをω±ｐのレベルが等しくなるまで繰返す。このような処理を、複数のチャネルの総てについて、順に行う。

このように構成することで、工程調整時に使用される従来の設備をそのまま利用しつつ、非線形特性の影響を排除して、周波数偏移幅の調整を行うことができる。

一方、工程における調整時に送信データとして従来から使用されるＰＮ９段信号などをテスト信号として用い、隣接チャネル漏洩電力を測定すると、前述のω＋ｐが周波数の高い側の隣接チャネルに相当し、ω−ｐが周波数の低い側の隣接チャネルに相当する。この場合、隣接チャネル漏洩電力をチェックする工程で、同時に周波数偏移幅の調整を行うことができる。

［実施の形態４］
図１０は、本発明の実施の第４の形態に係るＦＳＫ変調回路の調整方法を説明するためのＦＳＫ受信機のブロック図である。本実施の形態にも、前述の図１で示すＦＳＫ変調回路２１を用いることができる。注目すべきは、本実施の形態では、工程での調整時に前述のスペクトルアナライザのような測定器を用いるのではなく、対となる受信機を用い、その受信信号のズレから調整方向および量を検出し、前記パーソナルコンピュータ２７が前記ＣＰＵ２１のＰＷＭポートＰＷＭ１，ＰＷＭ２からのＰＷＭ信号のパルス周期および幅を調整することである。

具体的には、ＦＳＫの受信機は、簡単には、図１０で示すように、アンテナ４１からの受信信号と局部発振回路４２からの信号とを混合器４３で混合し、得られた差分の信号を周波数弁別器４４で弁別することで、前記１，０の信号の周波数ｆ２，ｆ１の違いを、電圧の違いとして出力する。そこで、その周波数弁別器４４の電圧出力を測定し、送信側に１，０が均等な前記１，０交番信号を印加した結果、電圧が、高い側に偏っている場合、周波数が高い側に偏っているということであるので、１の信号（周波数ｆ２）を発振する為の可変容量コンデンサへの印加電圧を下げ、低い側に偏っている場合、周波数が低い側に偏っているということであるので、０の信号（周波数ｆ１）を発振する為の可変容量コンデンサへの印加電圧を上げる。

このように構成することで、対となる受信機の周波数弁別器４４のバラツキも同時にキャリブレーションすることが可能となる。

また、送信信号として前記１，０交番テスト信号を用いると、対となる受信機では、予め定められた受信信号値からのズレより調整絶対値を検出することができ、前記パーソナルコンピュータ２７は、その調整絶対値から、前記ＰＷＭ信号のパルス周期および幅を調整する。具体的には、前記１，０交番テスト信号を用い、前記周波数弁別器４４の電圧出力の絶対値を測定すると、調整が必要な場合は、その調整方向および調整値のおおよその値を知ることができる。これは、測定された電圧の絶対値を、図１１に示す周波数弁別器４４の特性カーブに照らし合わせることで周波数に読替えすることができ、基準値よりどのくらい周波数がズレているのかを知ることが可能であるからである。また、その周波数ズレ幅は、送信側の発振回路５の電圧感度（ＭＨｚ／ＶやｋＨｚ／Ｖ）に当てはめて、再度電圧値ではどのくらいに相当するのかというように変換可能であるからである。

このようにして、どの方向にどのくらいズレているのかを知ることができ、たとえば図６に示すようなテーブルに当てはめて、前記調整値を知ることができる。これによって、調整を１度から数度の少ない回数で終えることができる。

さらにまた、前記対となる受信機からの通信が可能な場合、その通信によって調整値をフィードバックし、調整手段として、ＣＰＵ２２が調整を行うようにして、前記ＰＷＭポートＰＷＭ１，ＰＷＭ２からのＰＷＭ信号のパルス周期および幅を調整することで、簡易な構成で、計測器も必要とせず、またフィールドでリアルタイムでのキャリブレーションも可能となる。その場合、調整の為に特に通信をしてもよいし、普段の通信フォーマットに、前記調整方向や調整値のデータを付加してもよい。

本発明の実施の第１の形態に係るＦＳＫ変調回路の電気的構成を示すブロック図である。 前記ＦＳＫ変調回路の出荷調整時における調整方法を説明するための図である。 可変容量コンデンサのＤＣ印加電圧の変化に対する容量変化の非線形特性を示すグラフである。 ２値ＦＳＫによる周波数偏移の適正な場合を説明するためのグラフである。 ２値ＦＳＫによる周波数偏移の不適正な場合を説明するためのグラフである。 本発明の実施の第２の形態に係るＦＳＫ変調回路におけるＲＯＭの格納内容を示す図である。 前記可変容量コンデンサの非線形特性による複数チャネル間の周波数偏移幅を示すグラフである。 本発明の実施の第３の形態に係るＦＳＫ変調回路の調整方法を説明するためのフローチャートである。 周波数偏移幅にアンバランスがある場合のＦＳＫ信号の周波数スペクトル波形を示す図である。 ＦＳＫ受信機の簡略化した構成例を示すブロック図である。 ＦＳＫ受信機の周波数弁別器の特性カーブを示すグラフである。 典型的な従来技術のＦＳＫ変調回路の電気的構成を示すブロック図である。

符号の説明

４ ベースバンドフィルタ（ＬＰＦ）
５ 発振回路
６ ＬＣ並列共振回路
７ 可変容量コンデンサ
９ 出力回路
２１ ＦＳＫ変調回路
２２ ＣＰＵ
２３ ＬＰＦ
２５，４１ アンテナ
２６，３６ ＲＯＭ
２７ パーソナルコンピュータ
２８ ＥＥＰＲＯＭ
４２ 局部発振回路
４３ 混合器
４４ 周波数弁別器

Claims (8)

1. 発振回路に設けられた可変容量コンデンサに送信信号の１，０変化に対応した電圧を与え、該可変容量コンデンサの容量変化によって周波数変調を行うようにしたＦＳＫ変調回路において、
   前記電圧に対応したパルス幅のＰＷＭ信号を発生するＰＷＭ回路と、前記パルスを前記パルス幅に対応したＤＣ電圧に平滑化するＬＰＦとを備えて構成されるＤＣ電圧発生手段を含むことを特徴とするＦＳＫ変調回路。
2. 前記ＰＷＭ信号をＬＰＦ処理して得られるＤＣ電圧値と、その電圧値を実現する前記ＰＷＭ信号の周期およびパルス幅との関係を予め格納しているテーブルと、
   前記可変容量コンデンサによる周波数偏移幅が予め定める値になるＤＣ電圧値に対応した周期およびパルス幅を前記テーブルから読出し、前記ＰＷＭ回路に設定する調整手段とをさらに備えることを特徴とする請求項１記載のＦＳＫ変調回路。
3. 複数チャネルに対応するにあたって、それぞれのチャネルに対応した前記テーブルを備えることを特徴とする請求項２記載のＦＳＫ変調回路。
4. 前記送信信号として１，０交番テスト信号を用い、それによって周波数変調されたＦＳＫ信号の周波数スペクトル波形から、前記調整手段は、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項２記載のＦＳＫ変調回路。
5. 前記送信信号によって周波数変調されたＦＳＫ信号の隣接チャネル漏洩電力値から、前記調整手段は、前記周波数偏移幅が予め定める値になるように前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項２記載のＦＳＫ変調回路。
6. 前記調整手段は、対となる受信機の受信結果から、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項２記載のＦＳＫ変調回路。
7. 前記送信信号として１，０交番テスト信号を用い、前記調整手段は、対となる受信機に予め定められた受信信号値からのズレより調整絶対値を検出し、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項６記載のＦＳＫ変調回路。
8. 前記対となる受信機からの調整値のフィードバックに応答して、前記調整手段は、前記ＰＷＭ回路のパルス周期および幅を調整することを特徴とする請求項６または７記載のＦＳＫ変調回路。

Images