JP4682335B2 - 自己較正ミキサ - Google Patents
自己較正ミキサ Download PDFInfo
- Publication number
- JP4682335B2 JP4682335B2 JP2009502303A JP2009502303A JP4682335B2 JP 4682335 B2 JP4682335 B2 JP 4682335B2 JP 2009502303 A JP2009502303 A JP 2009502303A JP 2009502303 A JP2009502303 A JP 2009502303A JP 4682335 B2 JP4682335 B2 JP 4682335B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- signal
- mixer
- component
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
Description
入力信号と発振信号とを受け取って出力信号を出力するとともに、調整可能な負荷値を有する負荷を備えるミキサと、
上記負荷を調整するための調整器であって、調整された上記負荷が異なる時間的瞬間に異なる負荷値を有する、調整器と、
負荷値ごとに出力信号の成分を検出するための検出器と、
検出結果を選択するとともに、選択された検出結果に応じて上記負荷を設定するように上記調整器に指示し、設定された上記負荷が設定負荷値を有する、セレクタと、
を備える。
上記ミキサを備える受信器と、
送信器と、
送信スイッチを介して上記送信器から送信信号を受け取るとともに、送信信号に応じて入力信号を受信スイッチを介して上記ミキサに対して与えるための入力信号発生器と、
を更に備えることによって規定される。
ブロック101:刺激接続
ブロック102:IIP2較正をミキサ分岐部に接続
ブロック103:初期カウント値をロード
ブロック104:クロック開始
ブロック105:超過
ブロック106:最初、yes又はno
ブロック107:較正エラー
ブロック108:ミキサ分岐部変更
ブロック109:掃引停止
ブロック110:較正値を読み取ってそれを補正
ブロック111:較正値記憶
ブロック201:刺激接続
ブロック202:IM2周波数及びクロックを低精度モードにセットアップ
ブロック203:ブロック性能を低精度モードにセットアップ
ブロック204:IIP2較正をミキサ分岐部に接続
ブロック205:初期値=0
ブロック206:初期値ロード
ブロック207:クロック開始
ブロック208:超過
ブロック209:最初
ブロック210:較正エラー
ブロック211:ミキサ分岐部変更
ブロック212:掃引停止
ブロック213:較正値を読み取ってそれを補正
ブロック214:低モード
ブロック215:較正値を記憶
ブロック216:初期値=較正値−10又は較正値がゼロよりも小さかった場合にはゼロ
ブロック217:IM2周波数及びクロックを高精度モードにセットアップ
ブロック218:ブロック性能を高精度モードにセットアップ
Claims (11)
- 入力信号と発振信号とを受け取って出力信号を出力するとともに、調整可能な負荷値を有する負荷を備えるミキサと、
前記負荷を調整するための調整器であって、調整された前記負荷が、異なる時間的瞬間に異なる負荷値を有する、調整器と、
負荷値ごとに出力信号の成分を検出するための検出器と、
検出結果を選択するとともに、選択された検出結果に応じて前記負荷を設定するように前記調整器に指示し、設定された前記負荷が設定負荷値を有する、セレクタと、
を備えるとともに、
前記検出器は、前記成分をフィルタリングするためのフィルタ回路を備えるとともに、勾配検出回路を備え、負荷値ごとの成分の検出は、負荷値ごとの成分の勾配検出を含み、前記セレクタは、選択された検出結果を規定する極勾配値を見出すために勾配値を互いに比較するための比較回路を備える、
ことを特徴とするミキサ回路。 - 前記成分は、二次相互変調積を含むことを特徴とする請求項1に記載のミキサ回路。
- 前記入力信号は、振幅変調ジャマー信号又はツートン信号を含むことを特徴とする請求項1に記載のミキサ回路。
- 前記調整器及び前記セレクタを備え、較正モードでは前記調整器を掃引し、非較正モードでは前記調整器をロックするためのコントローラを更に備えることを特徴とする請求項1に記載のミキサ回路。
- 前記調整器を備え、高感度モード及び非高感度モードのそれぞれにおいて小さいステップ及び大きいステップをそれぞれ有する調整信号を前記負荷に対して与えるためのコントローラを更に備えることを特徴とする請求項1に記載のミキサ回路。
- クロック信号を受け取るためのクロック入力と調整信号を前記負荷に対して与えるための出力とを有する前記調整器を備えるとともに、高速モード及び低速モードのそれぞれにおいて高速クロック信号及びより低速なクロック信号をそれぞれ生成するためにクロック信号を生成するクロック信号発生器を備えるコントローラを更に備えることを特徴とする請求項1に記載のミキサ回路。
- 請求項1に記載のミキサ回路を備える装置。
- 前記ミキサを備える受信器と、
送信器と、
送信スイッチを介して前記送信器から送信信号を受け取るとともに、送信信号に応じて入力信号を受信スイッチを介して前記ミキサに対して与えるための入力信号発生器と、
を更に備えることを特徴とする請求項7に記載の装置。 - 入力信号及び発振信号を受け取って出力信号を出力するためのミキサの負荷を調整するステップであって、前記負荷が調整可能な負荷値を有し、調整された前記負荷が、異なる時間的瞬間に異なる負荷値を有する、ステップと、
負荷値ごとに出力信号の成分を検出するための検出器から、検出結果を選択するとともに、選択された検出結果に応じて前記負荷を設定し、設定された前記負荷が設定負荷値を有するステップと、
を備えるとともに、
前記検出器は、前記出力信号の成分をフィルタリングするとともに、前記負荷値ごとに前記成分の勾配を検出し、
前記選択された検出結果に応じて前記負荷を設定する際には、前記選択された検出結果を規定する極勾配値を見出すために勾配値を互いに比較する、
ことを特徴とする方法。 - 請求項9に記載の方法のステップを実行するためのコンピュータプログラムプロダクト。
- 請求項10に記載のコンピュータプログラムプロダクトを含む媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06300306 | 2006-03-30 | ||
PCT/IB2007/051068 WO2007113733A2 (en) | 2006-03-30 | 2007-03-27 | Self-calibrating mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009531930A JP2009531930A (ja) | 2009-09-03 |
JP4682335B2 true JP4682335B2 (ja) | 2011-05-11 |
Family
ID=38421426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009502303A Expired - Fee Related JP4682335B2 (ja) | 2006-03-30 | 2007-03-27 | 自己較正ミキサ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8160533B2 (ja) |
EP (1) | EP2005575B1 (ja) |
JP (1) | JP4682335B2 (ja) |
CN (1) | CN101416381B (ja) |
WO (1) | WO2007113733A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8045944B2 (en) * | 2007-09-14 | 2011-10-25 | Qualcomm Incorporated | Offset correction for passive mixers |
US8060043B2 (en) * | 2008-10-09 | 2011-11-15 | Freescale Semiconductor | Adaptive IIP2 calibration |
ES2406705T3 (es) * | 2008-12-12 | 2013-06-07 | St-Ericsson Sa | Método y sistema de calibración de un punto de interceptación de intermodulación de segundo orden de un transceptor de radio |
US8204467B2 (en) | 2009-02-10 | 2012-06-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer mismatch tuning using self-tests to suppress IM2 |
US8634793B2 (en) * | 2010-05-10 | 2014-01-21 | Csr Technology Inc. | IP2 calibration measurement and signal generation |
US9344789B2 (en) * | 2013-06-07 | 2016-05-17 | Robert Bosch Gmbh | Digital microphone interface supporting multiple microphones |
CN114374404B (zh) * | 2020-10-14 | 2024-01-02 | 瑞昱半导体股份有限公司 | 无线收发器的校正方法及校正电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
WO2005112251A1 (en) * | 2004-05-13 | 2005-11-24 | Koninklijke Philips Electronics N.V. | Balanced mixer with calibration of load impedances |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5304955A (en) * | 1992-11-19 | 1994-04-19 | Motorola, Inc. | Voltage controlled oscillator operating with digital controlled loads in a phase lock loop |
JP3565281B2 (ja) * | 1993-10-08 | 2004-09-15 | ソニー株式会社 | 受信機 |
TW408525B (en) * | 1998-10-09 | 2000-10-11 | Ind Tech Res Inst | A transceiver device which could switch rapidly the receiving/transmitting mode |
US6960962B2 (en) * | 2001-01-12 | 2005-11-01 | Qualcomm Inc. | Local oscillator leakage control in direct conversion processes |
US7657241B2 (en) * | 2002-02-01 | 2010-02-02 | Qualcomm, Incorporated | Distortion reduction calibration |
US7127716B2 (en) * | 2002-02-13 | 2006-10-24 | Hewlett-Packard Development Company, L.P. | Method of load balancing a distributed workflow management system |
US20050124311A1 (en) * | 2003-12-03 | 2005-06-09 | Farsheed Mahmoudi | Low-voltage low-power high-linearity active CMOS mixer |
US7177616B2 (en) * | 2004-08-13 | 2007-02-13 | Freescale Semiconductor, Inc. | High linearity and low noise CMOS mixer and signal mixing method |
-
2007
- 2007-03-27 EP EP07735271.4A patent/EP2005575B1/en not_active Not-in-force
- 2007-03-27 US US12/299,297 patent/US8160533B2/en not_active Expired - Fee Related
- 2007-03-27 JP JP2009502303A patent/JP4682335B2/ja not_active Expired - Fee Related
- 2007-03-27 WO PCT/IB2007/051068 patent/WO2007113733A2/en active Application Filing
- 2007-03-27 CN CN200780011917XA patent/CN101416381B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084859A1 (en) * | 2001-04-18 | 2002-10-24 | Nokia Corporation | Balanced circuit arrangement and method for linearizing such an arrangement |
WO2005112251A1 (en) * | 2004-05-13 | 2005-11-24 | Koninklijke Philips Electronics N.V. | Balanced mixer with calibration of load impedances |
Also Published As
Publication number | Publication date |
---|---|
EP2005575A2 (en) | 2008-12-24 |
US8160533B2 (en) | 2012-04-17 |
JP2009531930A (ja) | 2009-09-03 |
WO2007113733A2 (en) | 2007-10-11 |
CN101416381B (zh) | 2012-07-25 |
US20090305648A1 (en) | 2009-12-10 |
CN101416381A (zh) | 2009-04-22 |
EP2005575B1 (en) | 2016-10-19 |
WO2007113733A3 (en) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4682335B2 (ja) | 自己較正ミキサ | |
US7772931B2 (en) | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop | |
US20140348209A1 (en) | Radio communication apparatus | |
US8737449B2 (en) | Frequency hopping receiver circuit | |
EP1186098B1 (en) | Measuring antenna signal strength with automatic gain control receiver | |
JP2012109930A (ja) | 信号レベル調整装置及び高周波機器 | |
US9094021B2 (en) | Semiconductor device and variation information obtaining program | |
JPH11251928A (ja) | アンテナ自動整合回路及び方法 | |
US20140194080A1 (en) | Method and apparatus for calibrating time alignment | |
KR970031405A (ko) | 라디오 수신기(Radio Receiver) | |
US20050141636A1 (en) | Modulator and semiconductor integrated circuit including modulator and wired or wireless communication device including modulator and semiconductor device | |
US8768280B2 (en) | Method and apparatus relating to signal control | |
JP4113207B2 (ja) | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ | |
US7469132B2 (en) | Transmission signal generating apparatus | |
CN111181550A (zh) | 锁相环及频率调试方法 | |
JPH11195984A (ja) | 周波数シンセサイザ | |
JP4179869B2 (ja) | Am検波装置 | |
JP2019047424A (ja) | Pll回路及びそれを備えた測定装置並びにpll回路の制御方法 | |
JP2003315395A (ja) | ベクトル・ネットワーク・アナライザおよびその位相測定方法 | |
KR20010017604A (ko) | 위상동기루프의 제어 장치 및 방법 | |
EP2485397B1 (en) | Filter device and control method therefor | |
KR102277683B1 (ko) | 레이더의 주파수 변조 제어 장치 및 방법 | |
JP2008092529A (ja) | 変調回路、信号発生器、試験装置、及び半導体チップ | |
JP3064981B2 (ja) | 送信電力自動制御回路 | |
JP2010057054A (ja) | 受信機、および受信機の利得調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |