JP2009099799A - パッケージ基板及びその製造方法 - Google Patents

パッケージ基板及びその製造方法 Download PDF

Info

Publication number
JP2009099799A
JP2009099799A JP2007270382A JP2007270382A JP2009099799A JP 2009099799 A JP2009099799 A JP 2009099799A JP 2007270382 A JP2007270382 A JP 2007270382A JP 2007270382 A JP2007270382 A JP 2007270382A JP 2009099799 A JP2009099799 A JP 2009099799A
Authority
JP
Japan
Prior art keywords
wire bonding
layer
metal layer
solder ball
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007270382A
Other languages
English (en)
Other versions
JP5464633B2 (ja
Inventor
Shr-Bin Shiu
詩濱 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Precision Technology Corp
Original Assignee
Phoenix Precision Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Precision Technology Corp filed Critical Phoenix Precision Technology Corp
Priority to JP2007270382A priority Critical patent/JP5464633B2/ja
Publication of JP2009099799A publication Critical patent/JP2009099799A/ja
Application granted granted Critical
Publication of JP5464633B2 publication Critical patent/JP5464633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】電気めっき導線を配置することはなく、高密度配線と微細ピッチの達成ができ、ワイヤボンディング接合の金線との結合性を向上させ、微細ピッチの高ピン数の使用に応じることができるようにする。
【解決手段】2つの対向したチップ配置側及び半田ボール配置側を有し、それぞれの側に複数のワイヤボンディングパッド及び複数の半田ボールパッドを有し、チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を有する。第1及び第2の絶縁保護層のそれぞれにワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔が開設される基板本体と、該ワイヤボンディングパッド及び半田ボールパッドの表面上に設けられた化学めっき金属層と、ワイヤボンディングパッド上における化学めっき金属層の表面上に設けられたワイヤボンディング金属層と、を備える。
【選択図】図4G

Description

本発明は、パッケージ基板及びその製造方法に関し、より詳しくは、ワイヤボンディングパッド上にワイヤボンディング金属層を形成するパッケージ基板構造及びその製造方法に関するものである。
電子産業の発展に伴い、電子製品も次第に多機能、高性能に向けて研究開発が進んでいる。半導体パッケージの高集積度(integration)および微小化(miniaturization)のパッケージの要求を満たすため、半導体チップを搭載するパッケージ基板は、単層板から多層板(multi−layer board)へ変わりつつあり、限られたスペースで、層間接続技術(interlayer connection)によりパッケージ基板上において利用できる回路面積を大きくすることで、電子素子の密度の高い集積回路(integrated circuit)の使用要求に対応している。
従来、半導体チップを搭載するためのパッケージ基板は、ワイヤボンディング式パッケージ基板、チップサイズパッケージ(Chip Size Package、CSP)基板及びフリップチップボールグリッドアレイ(Flip Chip Ball Grid Array、FCBGA)基板等が使用されている。マイクロプロセッサー、チップセット及びグラフィックスチップの演算の必要に応じて、回路が配線された回路板もそのチップ信号の伝達、バンド幅の改善、インピーダンスの制御等の機能を向上させる必要もあり、高I/O数パッケージの発展に対応している。しかし、半導体パッケージの軽薄短小、多機能、高速度及び高周波数化の開発方向に応じるように、回路板は、微細回路及び小口径へ発展しつつある。現在の回路板の製造方法では、回路サイズ、例えばライン幅(Line width)、ラインピッチ等が従来の100ミクロン(μm)から25ミクロン(μm)以下に縮減され、更なる小さなライン精度へ発展が進んでいる。
図1A及び図1Bは、従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を形成する製造方法の断面図を示す。まず、基板本体10を用意し、該基板本体10の少なくとも1つの表面に複数のワイヤボンディングパッド101を有し、該ワイヤボンディングパッド101に電気めっき導線102を有し、該基板本体10及びワイヤボンディングパッド101上に絶縁保護層11が形成され、該絶縁保護層11に複数の絶縁保護層開孔110が形成されることで、それらのワイヤボンディングパッド101及び基板本体10のそれぞれの一部の表面が露出される(例えば図1Aに示す)。該電気めっき導線102を電流伝導ルートとすることにより、該ワイヤボンディングパッド101上に例えばニッケル/金であるワイヤボンディング金属層12を形成する(例えば図1Bに示す)。
しかし、該ワイヤボンディングパッド101上にワイヤボンディング金属層12を電気めっき導線102により電気めっきして形成するには、該基板本体10上に電気めっき導線102を配線する必要があるため、該基板本体10の面積をその分だけ占用し、高密度配線とワイヤボンディングパッドとの間の微細ピッチを達成することができないことがあった。
図2A及び図2Bは、従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を形成する他の製造方法の断面図を示す。まず、基板本体20を用意し、該基板本体20の少なくとも1つの表面に複数のワイヤボンディングパッド201を有し、該基板本体20及びワイヤボンディングパッド201上に絶縁保護層21が形成され、該絶縁保護層21に複数の絶縁保護層開孔210が形成されることで、それらのワイヤボンディングパッド201及び基板本体20のそれぞれの一部の表面が露出される(例えば図2Aに示す)。該ワイヤボンディングパッド201上にワイヤボンディング金属層22を化学気相堆積により形成する(例えば図2Bに示す)。
上述した化学気相堆積法は、ワイヤボンディングパッド201上にワイヤボンディング金属層22を形成することができるが、厚さが十分なワイヤボンディング金属層22を得るのに製造コストがかかるとともに、化学気相堆積により形成されたワイヤボンディング金属層22の質が柔らかく、後続のワイヤボンディング接合の金線との結合性が不都合であるため、高ピン数の使用に不利であることがあった。
図3Aないし図3Hは、ワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(Non Plating Line、NPL)製造方法により電気めっきして形成する製造方法を示す。まず、表面に複数のワイヤボンディングパッド301を有する基板本体30を用意する。基板本体30の一部の表面およびワイヤボンディングパッド301上に導電層32(例えば図3Bに示す)を形成する。該導電層32上に第1のレジスト層33aが形成され、該第1のレジスト層33aに第1の開口330aが形成されることで、該ワイヤボンディングパッド301の領域の導電層32が露出される(例えば図3Cに示す)。該第1の開口330aにおける導電層32を除去する(例えば図3Dに示す)。該第1のレジスト層33aおよびその第1の開口330aに第2のレジスト層33bが形成され、該第2のレジスト層33bに第2の開口330bが形成されることで、該ワイヤボンディングパッド301が露出され、該第1の開口330aにおいて該第1のレジスト層33aにより被覆されていない導電層32を被覆する(例えば図3Eに示す)。該導電層32が該ワイヤボンディングパッド301に電気的に接続され、該第2の開口330Bにおけるワイヤボンディングパッド301にワイヤボンディング金属層34を該導電層32により電気めっきして形成する(例えば図3Fに示す)。該第2のレジスト層33b、第1のレジスト層33aおよびそれにより被覆された導電層32を除去することにより、該ワイヤボンディングパッド301およびその上にあるワイヤボンディング金属層34が露出される(例えば図3Gに示す)。該ワイヤボンディング金属層34上に絶縁保護層35を形成し、該絶縁保護層35に絶縁保護層開孔350が形成されることで、ワイヤボンディングパッド301上のワイヤボンディング金属層34が露出される(図3Hに示す)。
上述したNPL製造方法は、厚さの十分なワイヤボンディング金属層34を電気めっきにより得るのは、コストが化学気相堆積より低く、電気めっきにより形成されたワイヤボンディング金属層34の質が硬いため、後続のワイヤボンディング接合の金線との結合性がよくなるが、該製造方法の工程が煩雑であるため、製造コストが増加する。しかも、該絶縁保護層35の形成がワイヤボンディング金属層34の後であるため、ワイヤボンディング金属層34が汚染されやすくなり、後続のワイヤボンディングの品質にも影響する。
従って、ワイヤボンディングパッド上にワイヤボンディング金属層を形成し、高密度配線とワイヤボンディングパッドとの間の微細ピッチ、高ピン数の使用に必要な結合性の向上を達成することができるパッケージ基板構造及び方法は、業界において極めて解決すべき課題となっている。
そこで、以上のとおりの事情に鑑み、本発明は、高密度配線とワイヤボンディングパッドとの間の微細ピッチを達成することができるパッケージ基板及びその製造方法を提供することを目的とする。
また、本発明は、微細ピッチの高ピン数の使用に有利であるために、ワイヤボンディング接合の金線との間の接合性を向上することができるパッケージ基板及びその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明に係わるパッケージ基板は、2つの対向したチップ配置側及び半田ボール配置側を有し、該チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを有し、該チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を有するとともに、該第1及び第2の絶縁保護層のそれぞれに該ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔が開設される基板本体と、該ワイヤボンディングパッド及び半田ボールパッドの表面上に設けられた化学めっき金属層と、ワイヤボンディングパッド上における化学めっき金属層の表面上に設けられたワイヤボンディング金属層と、を備えている。
上述した構造によれば、該化学めっき金属層は、ニッケル/金(Ni/Au)、及び、ニッケル/パラジウム/金(Ni/Pd/Au)のいずれか1つであり、金(Au)が最外層に形成されている。該ワイヤボンディング金属層が電気めっき金属であり、該ワイヤボンディング金属層が金(Au)である。
本発明では、さらにパッケージ基板の製造方法が提供されており、2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、該チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、該チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、該第1及び第2の絶縁保護層のそれぞれに該ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
該第1の導電層上に第1のレジスト層を形成し、該基板本体のチップ配置側上における第1のレジスト層に該ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、該第1の開口が第1の開孔より大きく、該第1のレジスト層が、一部の第1の導電層を被覆するように第1の開口に設けられてワイヤボンディングパッド上にある延出部を有するようにする工程と、
該第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、を備えている。
上述した製造方法によれば、該化学めっき金属層は、ニッケル/金(Ni/Au)、及び、ニッケル/パラジウム/金(Ni/Pd/Au)のいずれか1つであり、金(Au)が最外層に形成されている。該第1の導電層の形成方法は、化学堆積及び物理堆積のいずれか1つであり、該第1の導電層が銅(Cu)であり、該ワイヤボンディング金属層が金(Au)である。
上述した製法によれば、さらに、該第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程とを備えている。
さらに、本発明では、パッケージ基板の製造方法が提供されており、2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、該チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、該チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、該第1及び第2の絶縁保護層のそれぞれに該ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
該第1の導電層上に第1のレジスト層を形成し、該基板本体のチップ配置側上における第1のレジスト層に該ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、ワイヤボンディングパッド上の一部の第1の導電層を被覆するために該第1の開口を第1の開孔より小さくする工程と、
該第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
該基板本体のチップ配置側上における第1のレジスト層上に第3のレジスト層を形成すると共に、第3のレジスト層にワイヤボンディングパッド上の化学めっき金属層を露出させるための第1の開口より小さい第3の開口を形成する工程と、
該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第3のレジスト層、第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、該第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上におけるワイヤボンディング金属層を露出させる工程と、を備えている。
上述した製造方法によれば、該化学めっき金属層は、ニッケル/金(Ni/Au)、及び、ニッケル/パラジウム/金(Ni/Pd/Au)のいずれか1つであり、金(Au)が最外層に形成されている。該第1の導電層の形成方法は、化学堆積及び物理堆積のいずれか1つであり、該第1の導電層が銅(Cu)であり、該ワイヤボンディング金属層が金(Au)である。
また、上述した製法によれば、さらに、該第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程とを備えている。
さらに、本発明では、パッケージ基板の製造方法が提供されており、2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、該チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、該チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、該第1及び第2の絶縁保護層のそれぞれに該ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成し、該基板本体がさらに該ワイヤボンディングパッドに電気的に接続するための複数の電気めっき導線を有するようにする工程と、
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第2の絶縁保護層及び第2の開孔における該半田ボールパッド上の化学めっき金属層上に第2のレジスト層を形成する工程と、
該電気めっき導線により該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第2のレジスト層を除去することにより該第2の絶縁保護層及び第2の開孔における半田ボールパッド上の化学めっき金属層を露出させる工程と、を備えている。
上述した製造方法によれば、該化学めっき金属層は、ニッケル/金(Ni/Au)、及び、ニッケル/パラジウム/金(Ni/Pd/Au)のいずれか1つであり、金(Au)が最外層に形成されている。該ワイヤボンディング金属層が金(Au)である。
本発明に係わるパッケージ基板及びその製造方法では、該基板本体のチップ配置側及び半田ボール配置側のそれぞれに第1及び第2の絶縁保護層を形成してから、該ワイヤボンディングパッド上に化学めっき金属層、電気めっき金のワイヤボンディング金属層を順次に形成しているため、化学めっきにより形成された金属層の金層の厚さだけ金層の厚さが半田ボールパッドより厚く、電気めっき金属の質を化学めっき金属より硬くすることで、後続のワイヤボンディング接合の金線との結合性を向上させることができるとともに、本発明の上記のうち2種の製造方法によれば、電気めっき導線を配置することはなく、高密度配線とワイヤボンディングパッドとの間の微細ピッチの使用の必要に応じることができる。
下記において特定の具体的な実施例により本発明の実施方式を説明する。明細書に記載の内容は、この技術分野に精通した者なら簡単に本発明のその他の利点や効果が理解できる。
[第1の実施形態]
図4Aないし図4Gは、本発明に係わるパッケージ基板の製造方法の第1の実施形態を模式的に示す。
図4Aに示すように、まず、2つの対向したチップ配置側40a及び半田ボール配置側40bを有する基板本体40を用意する。該チップ配置側40a及び半田ボール配置側40bのそれぞれに複数のワイヤボンディングパッド401及び複数の半田ボールパッド402を有し、該チップ配置側40a及び半田ボール配置側40bのそれぞれに第1の絶縁保護層41a及び第2の絶縁保護層41bが形成され、該第1の絶縁保護層41a及び第2の絶縁保護層41bのそれぞれにそれらのワイヤボンディングパッド401及び半田ボールパッド402のそれぞれを露出させるための複数の第1の開孔410a及び複数の第2の開孔410bが形成されている。基板本体の製造方法の技術は非常に繁多であり、かつ業界に周知される製造方法技術であるため、本願の主要な技術特徴ではなく、ここでは詳しい説明を省略する。
図4Bに示すように、それらのワイヤボンディングパッド401及び半田ボールパッド402の表面上に化学めっき金属層42を化学堆積により形成する。該化学めっき金属層42は、ニッケル/金(Ni/Au)及びニッケル/パラジウム/金(Ni/Pd/Au)のいずれか一つであり、金(Au)が最外層に形成されている。
図4C及び4Caに示すように、該第1の絶縁保護層41a及びワイヤボンディングパッド401の化学めっき金属層42上に銅(Cu)である第1の導電層43aを形成し、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42上に第2の導電層43bを形成する(例えば図4Cに示す)。または、該第1の絶縁保護層41a及びワイヤボンディングパッド401の化学めっき金属層42上にのみ第1の導電層43aを形成し、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42上に導電層を形成しない(例えば図4Caに示す)。該第1及び第2の導電層43a、43bの形成方法は化学堆積または物理堆積である。
図4D及び図4Daに示すように、該図4Daは、該図4Dに対応する斜視断面図である。次に、該第1の導電層43a上に第1のレジスト層44aを形成する。該基板本体40のチップ配置側40a上の第1のレジスト層44aにそれらのワイヤボンディングパッド401領域の第1の導電層43aのそれぞれを露出させるための複数の第1の開口440aを形成し、該第1の開口440aが該第1の開孔410aより大きく、また、該第1のレジスト層44aが一部の第1の導電層43aを被覆するように該第1の開口440aに設けられて該ワイヤボンディングパッド401上に位置した延出部441aを有している。該第2の導電層43b上に第2のレジスト層44bを形成する。前記の図4Caに示す構造によれば、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42上に第2のレジスト層44bを形成する。該第1及び第2のレジスト層44a、44bは、乾燥膜または液体フォトレジスト(Photoresist)等のフォトレジスト層であってよく、印刷、スピンコートまたは貼り合せ等の方法により該第1の導電層43a及び第2の導電層43bに形成してから、露光、現像によりパターニングさせることで、該第1の導電層43aの一部の表面を露出させるための第1の開口440aを第1のレジスト層44aに形成させる。
図4Eに示すように、第1の開口440aにおける第1の導電層43aを除去することにより、該ワイヤボンディングパッド401上の化学めっき金属層42を露出させる。
その後、図4Fに示すように、該ワイヤボンディングパッド401上における化学めっき金属層42の表面上に金(Au)であるワイヤボンディング金属層45を電気めっきにより形成することで、電気めっき導線を配線することはなく、高密度配線とワイヤボンディングパッドとの間の微細ピッチを達成することができ、該ワイヤボンディングパッド401上に化学めっき金属層42を予め形成してから、該ワイヤボンディング金属層45を形成し、接合性を向上させることで、微細ピッチの高ピン数の使用の必要に応じている。
図4G、4Ga及び4Gbに示すように、図4Ga及び4Gbは、図4Gの異なる方向に対応した斜視断面図である。最後に、該第1のレジスト層44a及びそれにより被覆された第1の導電層43aを除去することにより、該第1の絶縁保護層41a及び第1の開孔410aにおけるワイヤボンディングパッド401上のワイヤボンディング金属層45を露出させ、該ワイヤボンディング金属層45が第1の絶縁保護層41a端に近接して該ワイヤボンディングパッド401の上方にある矩形ノッチ450を形成することにより、該ワイヤボンディングパッド401上の化学めっき金属層42を露出させる。同時に、該第2のレジスト層44b及び該第2の導電層43bを除去し、または、前記の図4Caの構造によれば、該第2のレジスト層44bのみを除去することにより、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42を露出させる。
[第2の実施形態]
図5Aないし図5Eは、本発明に係わるパッケージ基板の製造方法の第2の実施形態を模式的に示す。
図5A及び図5Aaに示すように、まず、前記実施形態の図4Cに示す構造が用意され、該第1の導電層43a上に第1のレジスト層44aを形成し、第1のレジスト層44aに複数の第1の開口440aを形成することで、ワイヤボンディングパッド401領域の第1の導電層43aを露出させ、該第1の開口440aを第1の絶縁保護層41aの第1の開孔410aより小さくすることで、該ワイヤボンディングパッド401上の一部の第1の導電層43aを被覆し、該第2の導電層43b上に第2のレジスト層44bを形成する(例えば図5Aに示す)。前記の図4Caに示す構造によれば、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42上に第2のレジスト層44bを形成する(例えば図5Aaに示す)。
図5Bに示すように、該第1の開口440aにおける第1の導電層43aを除去することにより、該ワイヤボンディングパッド401上の化学めっき金属層42を露出させる。
図5C及び図5Caに示すように、該図5Caは、図5Cの斜視断面図である。該第1のレジスト層44a上に第3のレジスト層44cを形成し、該第3のレジスト層44cを該第1の開口440aの第3の開口440cより小さくすることで、該ワイヤボンディングパッド401上の化学めっき金属層42を露出させ、該第1のレジスト層44aが露出された第1の導電層43aを被覆する。
図5Dに示すように、ワイヤボンディングパッド401上における化学めっき金属層42の表面上にワイヤボンディング金属層45を電気めっきにより形成する。
図5E、5Ea及び5Ebに示すように、該図5Ea及び図5Ebは、図5Eの異なる方向に対応した斜視断面図である。最後に、該第3のレジスト層44c、第1のレジスト層44a及びそれにより被覆された第1の導電層43aを除去することにより、該第1の絶縁保護層41a及び第1の開孔410aにおけるワイヤボンディングパッド401上のワイヤボンディング金属層45を露出させ、該ワイヤボンディング金属層45が第1の絶縁保護層41a端に近接して該ワイヤボンディングパッド401を跨るノッチ450’を形成することにより、該化学めっき金属層42を露出させる。同時に、該第2の導電層43b及び該第2のレジスト層44bを除去し、または、前記の図5Aaに示す構造によれば、最後に該第2のレジスト層44bのみを除去することにより、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42を露出させる。
[第3の実施形態]
図6Aないし図6Eは、本発明に係わるパッケージ基板の製造方法の第3の実施形態を模式的に示す。前記実施形態と異なる点は、該ワイヤボンディングパッドは、電気めっき導線を電気めっきの電流伝導ルートとすることで、ワイヤボンディングパッド上にワイヤボンディング金属層を電気めっきにより形成することに有利である点である。
図6Aに示すように、まず、前記実施形態の図4Aに示す構造が用意され、該ワイヤボンディングパッド401が電気めっき導線403に電気的に接続される。
図6Bに示すように、該基板本体40のチップ配置側40a及び半田ボール配置側40b上におけるワイヤボンディングパッド401及び半田ボールパッド402上に化学めっき金属層42を形成する。
図6Cに示すように、該第2の絶縁保護層41b及び半田ボールパッド402における化学めっき金属層42上に第2のレジスト層44Bを形成し、該第1の絶縁保護層41aにレジスト層が形成されない。
その後、図6Dに示すように、該ワイヤボンディングパッド401上における化学めっき金属層42の表面上に金(Au)であるワイヤボンディング金属層45を該電気めっき導線403により電気めっきして形成する。該ワイヤボンディングパッド401上に該化学めっき金属層42を予め形成してから、該ワイヤボンディング金属層45を形成しているため、接合性が向上し、微細ピッチの高ピン数の使用要求に応じている。
図6Eに示すように、該第2のレジスト層44bを除去することにより、該第2の絶縁保護層41b及び半田ボールパッド402の化学めっき金属層42を露出させる。
本発明は、さらにパッケージ基板が提供されており、2つの対向したチップ配置側40a及び半田ボール配置側40bを有し、前記チップ配置側40a及び半田ボール配置側40bのそれぞれに複数のワイヤボンディングパッド401及び複数の半田ボールパッド402を有し、前記チップ配置側40a及び半田ボール配置側40bのそれぞれに第1の絶縁保護層41a及び第2の絶縁保護層41bを有し、該第1の絶縁保護層41a及び第2の絶縁保護層41bのそれぞれが該ワイヤボンディングパッド401及び半田ボールパッド402のそれぞれを露出させるための複数の第1の開孔410a及び複数の第2の開孔410bを有する基板本体と、該ワイヤボンディングパッド401及び半田ボールパッド402上に設けられた化学めっき金属層42と、該ワイヤボンディングパッド401上における化学めっき金属層42上に設けられたワイヤボンディング金属層45と、を備えている。
該ワイヤボンディングパッド401にはさらに電気めっき導線403が電気的に接続されてもよい。該化学めっき金属層42は、ニッケル/金(Ni/Au)またはニッケル/パラジウム/金(Ni/Pd/Au)であり、金(Au)が最外層に設けられている。該ワイヤボンディング金属層45は電気めっき金属であり、該ワイヤボンディング金属層45は金(Au)である。
本発明に係るパッケージ基板及びその製造方法は、基板本体のチップ配置側及び半田ボール配置側のそれぞれに第1及び第2の絶縁保護層を予め形成してから、ワイヤボンディングパッド上に化学めっき金属層及び電気めっき金のワイヤボンディング金属層を順次に形成しているため、化学めっきだけにより形成された半田ポールパッドの金属層の金層の厚さよりその金層の厚さが厚く、電気めっき金の質を化学めっき金属より硬くすることで、後続のワイヤボンディング接合の金線との結合性を向上させることができるとともに、本発明の上記のうち2種の製造方法によれば、電気めっき導線を配置することはなく、高密度配線とワイヤボンディングパッドとの間の微細ピッチの使用の必要に応じることができる。
上記のように、これらの実施の形態は本発明の原理および効果・機能を例示的に説明するものであり、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、添付の特許請求の範囲に定義される。本発明は、この技術分野に精通した者により特許請求の範囲を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の技術範囲に含まれるものである。
従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を電気めっき導線により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を電気めっき導線により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を化学堆積により形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を化学堆積により形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 従来のパッケージ基板のワイヤボンディングパッド上にワイヤボンディング金属層を無電気めっき導線(NPL)により電気めっきして形成する製造方法を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 図4Cの他の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 図4Dの断面を模式的に示した斜視図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第1の実施形態を模式的に示した断面図である。 図4Gの断面を模式的に示した斜視図である。 図4Gの断面を模式的に示した斜視図である。 本発明に係わるパッケージ基板及びその製造方法の第2の実施形態を模式的に示した断面図である。 図5Aの他の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第2の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第2の実施形態を模式的に示した断面図である。 図5Cの断面を模式的に示した斜視図である。 本発明に係わるパッケージ基板及びその製造方法の第2の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第2の実施形態を模式的に示した断面図である。 図5Eの断面を模式的に示した斜視図である。 図5Eの断面を模式的に示した斜視図である。 本発明に係わるパッケージ基板及びその製造方法の第3の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第3の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第3の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第3の実施形態を模式的に示した断面図である。 本発明に係わるパッケージ基板及びその製造方法の第3の実施形態を模式的に示した断面図である。
符号の説明
10、20、30、40 基板本体
101、201、301、401 ワイヤボンディングパッド
102、403 電気めっき導線
11、21、35 絶縁保護層
110、210、350 絶縁保護層開孔
12、22、34、45 ワイヤボンディング金属層
32 導電層
33a、44a 第1のレジスト層
330a、440a 第1の開口
33b、44b 第2のレジスト層
330b 第2の開口
402 半田ボールパッド
40a チップ配置側
40b 半田ボール配置側
41a 第1の絶縁保護層
410a 第1の開孔
41b 第2の絶縁保護層
410b 第2の開孔
42 化学めっき金属層
43a 第1の導電層
43b 第2の導電層
44c 第3のレジスト層
440c 第3の開口
441a 延出部
450 矩形ノッチ
450’ ノッチ

Claims (19)

  1. 2つの対向したチップ配置側及び半田ボール配置側を有し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを有し、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層が形成されるとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔が開設される基板本体と、
    前記ワイヤボンディングパッド及び半田ボールパッドの表面上に設けられた化学めっき金属層と、
    ワイヤボンディングパッド上における化学めっき金属層の表面上に設けられたワイヤボンディング金属層と、
    を備えていることを特徴とするパッケージ基板。
  2. 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に形成されていることを特徴とする請求項1に記載のパッケージ基板。
  3. 前記ワイヤボンディング金属層が、電気めっき金属であることを特徴とする請求項1に記載のパッケージ基板。
  4. 前記ワイヤボンディング金属層が、金であることを特徴とする請求項1に記載のパッケージ基板。
  5. 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
    前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
    前記第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
    前記第1の導電層上に第1のレジスト層を形成し、前記基板本体のチップ配置側上における第1のレジスト層に前記ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、第1の開口が第1の開孔より大きく、前記第1のレジスト層が、一部の第1の導電層を被覆するように第1の開口に設けられてワイヤボンディングパッド上にある延出部を有するようにする工程と、
    前記第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
    前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
    前記第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、
    を備えていることを特徴とするパッケージ基板の製造方法。
  6. 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  7. 前記第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程をさらに備えていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  8. 前記第1の導電層の形成方法が、化学堆積及び物理堆積のいずれか1つであることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  9. 前記第1の導電層が、銅であることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  10. 前記ワイヤボンディング金属層が、金であることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  11. 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
    前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
    前記第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
    前記第1の導電層上に第1のレジスト層を形成し、前記基板本体のチップ配置側上における第1のレジスト層に前記ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、ワイヤボンディングパッド上の一部の第1の導電層を被覆するように前記第1の開口を第1の開孔より小さくする工程と、
    前記第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
    前記基板本体のチップ配置側上における第1のレジスト層上に第3のレジスト層を形成すると共に、第3のレジスト層にワイヤボンディングパッド上の化学めっき金属層を露出させるための第1の開口より小さい第3の開口を形成する工程と、
    前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
    前記第3のレジスト層、第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、前記第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、
    を備えていることを特徴とするパッケージ基板の製造方法。
  12. 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項11に記載のパッケージ基板の製造方法。
  13. 前記第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程をさらに備えていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
  14. 前記導電層の形成方法が、化学堆積及び物理堆積のいずれか1つであることを特徴とする請求項11に記載のパッケージ基板の製造方法。
  15. 前記第1の導電層が、銅であることを特徴とする請求項11に記載のパッケージ基板の製造方法。
  16. 前記ワイヤボンディング金属層が、金であることを特徴とする請求項11に記載のパッケージ基板の製造方法。
  17. 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成し、前記基板本体がさらに前記ワイヤボンディングパッドに電気的に接続するための複数の電気めっき導線を有するようにする工程と、
    前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
    前記第2の絶縁保護層及び第2の開孔における前記半田ボールパッド上における化学めっき金属層上に第2のレジスト層を形成する工程と、
    前記電気めっき導線により前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
    前記第2のレジスト層を除去することにより前記第2の絶縁保護層及び第2の開孔における半田ボールパッド上の化学めっき金属層を露出させる工程と、
    を備えていることを特徴とするパッケージ基板の製造方法。
  18. 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項17に記載のパッケージ基板の製造方法。
  19. 前記ワイヤボンディング金属層が、金であることを特徴とする請求項17に記載のパッケージ基板の製造方法。
JP2007270382A 2007-10-17 2007-10-17 パッケージ基板の製造方法 Active JP5464633B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007270382A JP5464633B2 (ja) 2007-10-17 2007-10-17 パッケージ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270382A JP5464633B2 (ja) 2007-10-17 2007-10-17 パッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009099799A true JP2009099799A (ja) 2009-05-07
JP5464633B2 JP5464633B2 (ja) 2014-04-09

Family

ID=40702513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270382A Active JP5464633B2 (ja) 2007-10-17 2007-10-17 パッケージ基板の製造方法

Country Status (1)

Country Link
JP (1) JP5464633B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160734A (ja) * 2011-01-31 2012-08-23 Xitec Inc インターポーザ及びその形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294549A (ja) * 1997-04-21 1998-11-04 Nec Eng Ltd プリント配線基板の製造方法及びプリント配線基板
JP2004207381A (ja) * 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294549A (ja) * 1997-04-21 1998-11-04 Nec Eng Ltd プリント配線基板の製造方法及びプリント配線基板
JP2004207381A (ja) * 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160734A (ja) * 2011-01-31 2012-08-23 Xitec Inc インターポーザ及びその形成方法

Also Published As

Publication number Publication date
JP5464633B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
US7718470B2 (en) Package substrate and method for fabricating the same
US10204851B2 (en) High density package interconnects
US9111818B2 (en) Packaging substrate
US20080176035A1 (en) Circuit board structure and fabrication method of the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
US9269677B2 (en) Fabrication method of packaging substrate
US7247951B2 (en) Chip carrier with oxidation protection layer
US20130009306A1 (en) Packaging substrate and fabrication method thereof
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
TWI397358B (zh) 打線基板及其製作方法
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
CN102693955A (zh) 封装载板及其制造方法
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
KR20170099515A (ko) 반도체 패키지 및 그 제조방법
US6896173B2 (en) Method of fabricating circuit substrate
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
TW201023314A (en) Semiconductor chip packaging structure
TWI301662B (en) Package substrate and the manufacturing method making the same
JP5464633B2 (ja) パッケージ基板の製造方法
JP3721299B2 (ja) 半導体パッケージの製造方法
CN101414595B (zh) 封装基板及其制法
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
CN112825310A (zh) 超薄芯片的封装结构和柔性集成封装方法
US7504282B2 (en) Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5464633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250