JP2009099799A - パッケージ基板及びその製造方法 - Google Patents
パッケージ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2009099799A JP2009099799A JP2007270382A JP2007270382A JP2009099799A JP 2009099799 A JP2009099799 A JP 2009099799A JP 2007270382 A JP2007270382 A JP 2007270382A JP 2007270382 A JP2007270382 A JP 2007270382A JP 2009099799 A JP2009099799 A JP 2009099799A
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- layer
- metal layer
- solder ball
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】2つの対向したチップ配置側及び半田ボール配置側を有し、それぞれの側に複数のワイヤボンディングパッド及び複数の半田ボールパッドを有し、チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を有する。第1及び第2の絶縁保護層のそれぞれにワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔が開設される基板本体と、該ワイヤボンディングパッド及び半田ボールパッドの表面上に設けられた化学めっき金属層と、ワイヤボンディングパッド上における化学めっき金属層の表面上に設けられたワイヤボンディング金属層と、を備える。
【選択図】図4G
Description
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
該第1の導電層上に第1のレジスト層を形成し、該基板本体のチップ配置側上における第1のレジスト層に該ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、該第1の開口が第1の開孔より大きく、該第1のレジスト層が、一部の第1の導電層を被覆するように第1の開口に設けられてワイヤボンディングパッド上にある延出部を有するようにする工程と、
該第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、を備えている。
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
該第1の導電層上に第1のレジスト層を形成し、該基板本体のチップ配置側上における第1のレジスト層に該ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、ワイヤボンディングパッド上の一部の第1の導電層を被覆するために該第1の開口を第1の開孔より小さくする工程と、
該第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
該基板本体のチップ配置側上における第1のレジスト層上に第3のレジスト層を形成すると共に、第3のレジスト層にワイヤボンディングパッド上の化学めっき金属層を露出させるための第1の開口より小さい第3の開口を形成する工程と、
該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第3のレジスト層、第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、該第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上におけるワイヤボンディング金属層を露出させる工程と、を備えている。
該ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
該第2の絶縁保護層及び第2の開孔における該半田ボールパッド上の化学めっき金属層上に第2のレジスト層を形成する工程と、
該電気めっき導線により該ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
該第2のレジスト層を除去することにより該第2の絶縁保護層及び第2の開孔における半田ボールパッド上の化学めっき金属層を露出させる工程と、を備えている。
図4Aないし図4Gは、本発明に係わるパッケージ基板の製造方法の第1の実施形態を模式的に示す。
図5Aないし図5Eは、本発明に係わるパッケージ基板の製造方法の第2の実施形態を模式的に示す。
図6Aないし図6Eは、本発明に係わるパッケージ基板の製造方法の第3の実施形態を模式的に示す。前記実施形態と異なる点は、該ワイヤボンディングパッドは、電気めっき導線を電気めっきの電流伝導ルートとすることで、ワイヤボンディングパッド上にワイヤボンディング金属層を電気めっきにより形成することに有利である点である。
本発明は、さらにパッケージ基板が提供されており、2つの対向したチップ配置側40a及び半田ボール配置側40bを有し、前記チップ配置側40a及び半田ボール配置側40bのそれぞれに複数のワイヤボンディングパッド401及び複数の半田ボールパッド402を有し、前記チップ配置側40a及び半田ボール配置側40bのそれぞれに第1の絶縁保護層41a及び第2の絶縁保護層41bを有し、該第1の絶縁保護層41a及び第2の絶縁保護層41bのそれぞれが該ワイヤボンディングパッド401及び半田ボールパッド402のそれぞれを露出させるための複数の第1の開孔410a及び複数の第2の開孔410bを有する基板本体と、該ワイヤボンディングパッド401及び半田ボールパッド402上に設けられた化学めっき金属層42と、該ワイヤボンディングパッド401上における化学めっき金属層42上に設けられたワイヤボンディング金属層45と、を備えている。
該ワイヤボンディングパッド401にはさらに電気めっき導線403が電気的に接続されてもよい。該化学めっき金属層42は、ニッケル/金(Ni/Au)またはニッケル/パラジウム/金(Ni/Pd/Au)であり、金(Au)が最外層に設けられている。該ワイヤボンディング金属層45は電気めっき金属であり、該ワイヤボンディング金属層45は金(Au)である。
本発明に係るパッケージ基板及びその製造方法は、基板本体のチップ配置側及び半田ボール配置側のそれぞれに第1及び第2の絶縁保護層を予め形成してから、ワイヤボンディングパッド上に化学めっき金属層及び電気めっき金のワイヤボンディング金属層を順次に形成しているため、化学めっきだけにより形成された半田ポールパッドの金属層の金層の厚さよりその金層の厚さが厚く、電気めっき金の質を化学めっき金属より硬くすることで、後続のワイヤボンディング接合の金線との結合性を向上させることができるとともに、本発明の上記のうち2種の製造方法によれば、電気めっき導線を配置することはなく、高密度配線とワイヤボンディングパッドとの間の微細ピッチの使用の必要に応じることができる。
101、201、301、401 ワイヤボンディングパッド
102、403 電気めっき導線
11、21、35 絶縁保護層
110、210、350 絶縁保護層開孔
12、22、34、45 ワイヤボンディング金属層
32 導電層
33a、44a 第1のレジスト層
330a、440a 第1の開口
33b、44b 第2のレジスト層
330b 第2の開口
402 半田ボールパッド
40a チップ配置側
40b 半田ボール配置側
41a 第1の絶縁保護層
410a 第1の開孔
41b 第2の絶縁保護層
410b 第2の開孔
42 化学めっき金属層
43a 第1の導電層
43b 第2の導電層
44c 第3のレジスト層
440c 第3の開口
441a 延出部
450 矩形ノッチ
450’ ノッチ
Claims (19)
- 2つの対向したチップ配置側及び半田ボール配置側を有し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを有し、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層が形成されるとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔が開設される基板本体と、
前記ワイヤボンディングパッド及び半田ボールパッドの表面上に設けられた化学めっき金属層と、
ワイヤボンディングパッド上における化学めっき金属層の表面上に設けられたワイヤボンディング金属層と、
を備えていることを特徴とするパッケージ基板。 - 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に形成されていることを特徴とする請求項1に記載のパッケージ基板。
- 前記ワイヤボンディング金属層が、電気めっき金属であることを特徴とする請求項1に記載のパッケージ基板。
- 前記ワイヤボンディング金属層が、金であることを特徴とする請求項1に記載のパッケージ基板。
- 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
前記第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
前記第1の導電層上に第1のレジスト層を形成し、前記基板本体のチップ配置側上における第1のレジスト層に前記ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、第1の開口が第1の開孔より大きく、前記第1のレジスト層が、一部の第1の導電層を被覆するように第1の開口に設けられてワイヤボンディングパッド上にある延出部を有するようにする工程と、
前記第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
前記第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 前記第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程をさらに備えていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 前記第1の導電層の形成方法が、化学堆積及び物理堆積のいずれか1つであることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 前記第1の導電層が、銅であることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 前記ワイヤボンディング金属層が、金であることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成する工程と、
前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
前記第1の絶縁保護層及びワイヤボンディングパッドの化学めっき金属層上に第1の導電層を形成する工程と、
前記第1の導電層上に第1のレジスト層を形成し、前記基板本体のチップ配置側上における第1のレジスト層に前記ワイヤボンディングパッド領域の第1の導電層を露出させるための複数の第1の開口を形成し、ワイヤボンディングパッド上の一部の第1の導電層を被覆するように前記第1の開口を第1の開孔より小さくする工程と、
前記第1の開口における第1の導電層を除去することによりワイヤボンディングパッド上における化学めっき金属層を露出させる工程と、
前記基板本体のチップ配置側上における第1のレジスト層上に第3のレジスト層を形成すると共に、第3のレジスト層にワイヤボンディングパッド上の化学めっき金属層を露出させるための第1の開口より小さい第3の開口を形成する工程と、
前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
前記第3のレジスト層、第1のレジスト層及びそれにより被覆された第1の導電層を除去することにより、前記第1の絶縁保護層及び第1の開孔におけるワイヤボンディングパッド上のワイヤボンディング金属層を露出させる工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項11に記載のパッケージ基板の製造方法。
- 前記第2の絶縁保護層及び半田ボールパッドの化学めっき金属層上に第2の導電層を形成する工程をさらに備えていることを特徴とする請求項5に記載のパッケージ基板の製造方法。
- 前記導電層の形成方法が、化学堆積及び物理堆積のいずれか1つであることを特徴とする請求項11に記載のパッケージ基板の製造方法。
- 前記第1の導電層が、銅であることを特徴とする請求項11に記載のパッケージ基板の製造方法。
- 前記ワイヤボンディング金属層が、金であることを特徴とする請求項11に記載のパッケージ基板の製造方法。
- 2つの対向したチップ配置側及び半田ボール配置側を有する基板本体を用意し、前記チップ配置側及び半田ボール配置側のそれぞれに複数のワイヤボンディングパッド及び複数の半田ボールパッドを設け、前記チップ配置側及び半田ボール配置側のそれぞれに第1の絶縁保護層及び第2の絶縁保護層を形成するとともに、前記第1及び第2の絶縁保護層のそれぞれに前記ワイヤボンディングパッド及び半田ボールパッドを露出させるための複数の第1の開孔及び複数の第2の開孔を形成し、前記基板本体がさらに前記ワイヤボンディングパッドに電気的に接続するための複数の電気めっき導線を有するようにする工程と、
前記ワイヤボンディングパッド及び半田ボールパッドの表面上に化学めっき金属層を形成する工程と、
前記第2の絶縁保護層及び第2の開孔における前記半田ボールパッド上における化学めっき金属層上に第2のレジスト層を形成する工程と、
前記電気めっき導線により前記ワイヤボンディングパッド上における化学めっき金属層表面上にワイヤボンディング金属層を電気めっきにより形成する工程と、
前記第2のレジスト層を除去することにより前記第2の絶縁保護層及び第2の開孔における半田ボールパッド上の化学めっき金属層を露出させる工程と、
を備えていることを特徴とするパッケージ基板の製造方法。 - 前記化学めっき金属層が、ニッケル/金、及び、ニッケル/パラジウム/金のいずれか1つであり、金が最外層に設けられていることを特徴とする請求項17に記載のパッケージ基板の製造方法。
- 前記ワイヤボンディング金属層が、金であることを特徴とする請求項17に記載のパッケージ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270382A JP5464633B2 (ja) | 2007-10-17 | 2007-10-17 | パッケージ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270382A JP5464633B2 (ja) | 2007-10-17 | 2007-10-17 | パッケージ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009099799A true JP2009099799A (ja) | 2009-05-07 |
JP5464633B2 JP5464633B2 (ja) | 2014-04-09 |
Family
ID=40702513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270382A Active JP5464633B2 (ja) | 2007-10-17 | 2007-10-17 | パッケージ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5464633B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160734A (ja) * | 2011-01-31 | 2012-08-23 | Xitec Inc | インターポーザ及びその形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294549A (ja) * | 1997-04-21 | 1998-11-04 | Nec Eng Ltd | プリント配線基板の製造方法及びプリント配線基板 |
JP2004207381A (ja) * | 2002-12-24 | 2004-07-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体装置 |
-
2007
- 2007-10-17 JP JP2007270382A patent/JP5464633B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10294549A (ja) * | 1997-04-21 | 1998-11-04 | Nec Eng Ltd | プリント配線基板の製造方法及びプリント配線基板 |
JP2004207381A (ja) * | 2002-12-24 | 2004-07-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法並びに半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160734A (ja) * | 2011-01-31 | 2012-08-23 | Xitec Inc | インターポーザ及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5464633B2 (ja) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7718470B2 (en) | Package substrate and method for fabricating the same | |
US10204851B2 (en) | High density package interconnects | |
US9111818B2 (en) | Packaging substrate | |
US20080176035A1 (en) | Circuit board structure and fabrication method of the same | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
US9269677B2 (en) | Fabrication method of packaging substrate | |
US7247951B2 (en) | Chip carrier with oxidation protection layer | |
US20130009306A1 (en) | Packaging substrate and fabrication method thereof | |
TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
TWI397358B (zh) | 打線基板及其製作方法 | |
KR20110064471A (ko) | 패키지 기판 및 그의 제조방법 | |
CN102693955A (zh) | 封装载板及其制造方法 | |
KR101614856B1 (ko) | 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법 | |
JP6109078B2 (ja) | リードクラックが強化された電子素子用テープ | |
KR20170099515A (ko) | 반도체 패키지 및 그 제조방법 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
US20060006504A1 (en) | Multilayer leadframe module with embedded passive component and method of fabricating the same | |
TW201023314A (en) | Semiconductor chip packaging structure | |
TWI301662B (en) | Package substrate and the manufacturing method making the same | |
JP5464633B2 (ja) | パッケージ基板の製造方法 | |
JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
CN101414595B (zh) | 封装基板及其制法 | |
KR101097292B1 (ko) | 패키지 기판 및 그 제조 방법 | |
CN112825310A (zh) | 超薄芯片的封装结构和柔性集成封装方法 | |
US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5464633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |