JP3721299B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP3721299B2 JP3721299B2 JP2000235389A JP2000235389A JP3721299B2 JP 3721299 B2 JP3721299 B2 JP 3721299B2 JP 2000235389 A JP2000235389 A JP 2000235389A JP 2000235389 A JP2000235389 A JP 2000235389A JP 3721299 B2 JP3721299 B2 JP 3721299B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- group
- bonding pad
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に関し、更に詳細にはボンディングパッド及び外部接続用パッドに電解めっきを施す際に、めっき用バスラインに電気的に接続するめっき用導体パターンを可及的に少なくし得る半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体装置には、図４に示す半導体装置が用いられている。図４に示す半導体装置では、基板１０の一面側に搭載された半導体素子１２の電極端子の各々とワイヤ１８によって電気的に接続されるボンディングパッド１６ａが、半導体素子１２が搭載される搭載部１２の周囲に形成されて成るボンディングパッド群１６が形成されている。更に、ボンディングパッド１６ａ，１６ａ・・の各々と導体パターン２０によって電気的に接続されていると共に、基板１０を貫通するスルーホールヴィア１４ａ，１４ａ・・から成るヴィア群１４Ａ，１４Ｂがボンディングパッド群１６を挟んで形成されている。ヴィア群１４Ａがボンディングパッド群１６よりも基板１０の端縁側の外側に形成された外側ヴィア群であり、ヴィア群１４Ｂがボンディングパッド群１６よりも内側の半導体素子１２側に形成された内側ヴィア群である。
一方、基板１０の他面側には、スルーホールヴィア１４ａ，１４ａ・・の各々と導体パターン２６によって電気的に接続された外部接続端子用パッド２４ａ，２４ａ・・から成る外部接続端子用パッド群２４が、ヴィア群１４Ａ，１４Ｂに挟まれて形成されている。
尚、基板１０の一面側に搭載された半導体素子１２やワイヤ１８，１８・・等は封止樹脂２８によって樹脂封止される。
【０００３】
ところで、基板１０に形成されたボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・には、ワイヤ１８やはんだボール２２との接続信頼性等を向上すべく、電解めっきによって金等の貴金属めっきが施されている。このため、図５に示す基板１００を形成し、所定箇所に電解めっきを施す。基板１００には、外側ヴィア群１４Ａ，内側ヴィア群１４Ｂ、ボンディングパッド群１６及び外部接続端子用パッド群２４を形成した基板１００の一面側に、ボンディング部１６ａ又はスルーホールヴィア１４ａと、最外側ヴィアよりも外側に形成しためっき用バスライン１０４とを電気的に接続するめっき用導体パターン１０２，１０２・・を形成する。
かかるめっき用導体パターン１０２，１０２・・は、外側ヴィア群１４Ａを構成するスルーホールヴィア１４ａの間の間隙を通過する。
尚、基板１００の他面側には、図６に示す如く、めっき用バスライン１０４及びめっき用導体パターン１０２は形成されていない。
【０００４】
【発明が解決しようとする課題】
図５及び図６に示す基板１００によれば、めっき用バスライン１０４から給電し、ボンディング部１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に所望の電解めっきを施すことができる。
しかしながら、半導体装置の小型化や多ピン化に伴い、外側ヴィア群１４Ａを構成するスルーホールヴィア１４ａ間の間隙が狭間隙となり、この間隙を通過し得るめっき用導体パターン１０２の本数は減少する。このため、図４に示す半導体装置では、めっき用導体パターン１０２の形成本数によって、その小型化や多ピン化に限界が生じることになる。
そこで、本発明の課題は、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、その外側ヴィア群のヴィア間の間隙が狭間隙となっても、充分な本数のめっき用導体パターンを形成し得る半導体パッケージの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者等は、前記課題を解決するには、ボンディングパッド群の外側に位置する外側ヴィア群のヴィアと、ボンディングパッド群の内側に位置する内側ヴィア群のヴィアとを、基板の両面に形成しためっき用バスラインの各々に電気的に接続することによって、ヴィア群を構成するヴィア間の間隙を通過するめっき用導体パターンの本数を低減できると考え検討を重ねた結果、本発明に到達した。
すなわち、本発明は、基板の一面側に搭載される半導体素子の電極端子の各々とワイヤボンディングされるボンディングパッドが前記半導体素子の搭載部の周囲に形成されて成るボンディングパッド群と、前記ボンディングパッド群よりも前記基板の端縁側の外側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る外側ヴィア群と、前記ボンディングパッド群よりも前記半導体素子の搭載部側の内側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る内側ヴィア群と、前記基板の他面側に前記外側ヴィア群と内側ヴィア群とに挟まれて形成され、前記ヴィアの各々と導体パターンによって電気的に接続された外部接続端子用パッドから成る外部接続端子用パッド群とを具備する半導体パッケージを製造する際に、該基板の一面側で且つ前記外側ヴィア群の最外側ヴィアよりも更に外側に形成されためっき用バスラインと、前記外側ヴィア群の各ヴィアとをめっき用導体パターンによって電気的に接続すると共に、前記基板の他面側で且つ前記内側ヴィア群の最内側ヴィアよりも更に内側に形成され、前記内側ヴィア群の各ヴィアとめっき用導体パターンによって電気的に接続されためっき用共通ラインと、前記基板の他面側で且つ前記最外側ヴィアよりも外側に形成されためっき用バスラインとをめっき用導体パターンにより電気的に接続し、前記ボンディングパッド及び外部接続端子用パッドに、前記基板の両面に形成しためっき用バスラインから給電して電解めっきを施すことを特徴とする半導体パッケージの製造方法にある。
【０００６】
かかる本発明において、基板の両面に形成しためっき用バスラインを、前記基板を貫通するヴィアによって電気的に接続し、前記基板の一方に形成しためっき用バスラインに給電して電解めっきを施すことにより、基板の一方側からのみ給電することによって電解めっきを施すことができる。
この電解めっきを施す際に、ボンディングパッド及び外部接続端子用パッドを除き、基板の両面をめっき用レジストによって覆うことによって、ボンディングパッド面及び外部接続端子用パッド面のみに電解めっきを施すことができる。
更に、電解めっきによって、ボンディングパッド面及び外部接続端子用パッド面にニッケル等の下地めっきを施した後、前記下地めっき上に金等の貴金属めっきを施すことにより、ワイヤやはんだボール等の外部接続端子との接続信頼性等を更に向上できる。
また、電解めっきを施した後、内側ヴィア群の最内側ヴィアよりも内側に形成されためっき用共通ラインをエッチングによって除去することにより、隣接するボンディングパッドや外部接続端子用パッドを電気的に切り離すことができる。
【０００７】
従来、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、基板の一面側で且つ外側ヴィア群の外側に形成された一本のめっき用バスラインに、ヴィア及びボンディングパッドから引き出しためっき用導体パターンを電気的に接続していた。
この点、本発明によれば、基板の両面にめっき用バスラインを形成し、外側ヴィア群から引き出しためっき用導体パーンを、基板の一面側に形成しためっき用バスラインに電気的に接続し、且つ内側ヴィア群から引き出しためっき用導体パターンを、基板の他面側に形成しためっき用バスラインに電気的に接続する。その結果、外側ヴィア群を形成するヴィア間の間隙を通過するめっき用導体パターンの本数を従来よりも少なくでき、従来よりもヴィア間の間隙を狭間隙とすることができる。
【０００８】
【発明の実施の形態】
本発明において、ヴィア群間に挟まれて形成されたボンディングパッド及び外部接続パッドに電解めっきを施す基板の一例を図１及び図２に示す。図１は、ボンディングパッド及び外部接続パッドに電解めっきを施す基板３０の一面側を示す部分平面図であり、図２は、この基板３０の他面側を示す部分平面図である。
図１に示す基板３０の一面側には、図４に示す様に、搭載された半導体素子１２の電極端子の各々とワイヤ１８によって電気的に接続されるボンディングパッド１６ａが、半導体素子１２が搭載される搭載部の周囲に形成されて成るボンディングパッド群１６を具備する。更に、ボンディングパッド１６ａ，１６ａ・・の各々と導体パターン２０によって電気的に接続されていると共に、基板３０を貫通するスルーホールヴィア１４ａ，１４ａ・・から成るヴィア群１４Ａ，１４Ｂがボンディングパッド群１６を挟んで形成されている。かかるヴィア群１４Ａ，１４Ｂのうち、ヴィア群１４Ａは、ボンディングパッド群１６よりも外側の基板３０の端縁側に形成された外側ヴィア群１４Ａであり、ヴィア群１４Ｂは、ボンディングパッド群１６よりも内側の半導体素子１２側に形成された内側ヴィア群１４Ｂである。
かかる外側ヴィア群１４Ａの最外側ヴィアよりも外側にめっき用バスライン３２が形成されており、めっき用バスライン３２には、外側ヴィア群１４Ａの各スルーホールヴィア１４ａ（以下、単にヴィア１４ａと称することがある）から引き出されためっき用導体パターン３４，３４・・が電気的に接続されている。外側ヴィア群１４Ａのうち、最外側に形成されているヴィア１４ａ，１４ａ・・は直接めっき用バスライン３２に電気的に接続され、最外側ヴィアの内側に位置するヴィア１４ａ，１４ａ・・からのめっき用導体パターン３４は、最外側ヴィアのヴィア１４ａ間の間隙を通過してめっき用バスライン３２に電気的に接続される。
【０００９】
一方、基板１０の他面側には、ヴィア１４ａ，１４ａ・・の各々と導体パターン２６によって電気的に接続された外部接続端子用パッド２４ａ，２４ａ・・から成る外部接続端子用パッド群２４が、外側ヴィア群１４Ａ及び内側ヴィア群１４Ｂに挟まれて形成されている。
この基板１０の他面側には、外側ヴィア群１４Ａの外側にめっき用バスライン３６が形成されており、めっき用バスライン３６は、基板１０の一面側に形成されためっき用バスライン３２とヴィア（図示せず）によって電気的に接続されている。
また、内側ヴィア群１４Ｂの最内側に位置する最内側ヴィアよりも内側には、めっき用共通ライン３８が形成されており、めっき用共通ライン３８には、内側ヴィア群１４Ｂを構成するヴィア１４ａ，１４ａ・・の各々から引き出されためっき用導体パターン４０，４０・・が電気的に接続されている。
更に、めっき用共通ライン３８は、外側ヴィア群１４Ａを構成するヴィア１４ａ間の間隙を通過するめっき用導体パターン４２によって、めっき用バスライン３６に電気的に接続されている。このめっき用導体パターン４２は、図２に示す様に、めっき用共通ライン３８に一本形成することで足りる。
【００１０】
図１及び図２に示す電解めっきを施す基板３０では、基板３０の一面側において、外側ヴィア群１４Ａを構成するヴィア１４ａ，１４ａ・・の各々とめっき用バスライン３２とがめっき用導体パターン３４，３４・・によって電気的に接続されている。更に、基板３０の他面側において、内側ヴィア群１４Ｂを構成するヴィア１４ａ，１４ａ・・の各々と、めっき用バスライン３６に電気的に接続されためっき用共通ライン３８とが、めっき用導体パターン４０，４０・・によって電気的に接続されている。
この様に、図１及び図２に示す電解めっきを施す基板３０では、外側ヴィア群１４Ａのヴィア１４ａ，１４ａ・・と内側ヴィア群１４Ｂのヴィア１４ａ，１４ａ・・とを、別々にめっき用バスライン３２，３６に電気的に接続している。このため、図５及び図６に示す従来の電解めっきを施す基板１００の如く、外側ヴィア群１４Ａのヴィア１４ａ，１４ａ・・の各々と、内側ヴィア群１４Ｂの各１４ａと電気的に接続されたボンディングパッド１６ａ，１６ａ・・の各々とからめっき用導体パターン１０２，１０２・・を、一本のめっき用バスライン１０４に引き出すことを要せず、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を通過するめっき用導体パターン３４の本数を可及的に少なくできる。
【００１１】
図１及び図２に示すめっき用導体パターン３４，４０及びめっき用バスライン３２，３６は、ボンディングパッド１６ａ、導体パターン２０，２６及び外部接続端子用パッド２４ａと同時に、例えばサブトラクティブ法によって形成できる。かかるサブトラクティブ法によれば、先ず、ヴィア１４ａ，１４ａ・・を形成する箇所にドリル等によって貫通孔を形成した基板３０に無電解銅めっきを施し、基板３０の両面及び貫通孔の内壁面に薄膜状銅層を形成した後、基板３０の各面にフォトレジストを塗布する。更に、塗布したフォトレジストにパターニングを施し、貫通孔の内壁面や導体パターン２０等を形成する部分の薄膜状銅層を露出する。次いで、薄膜状銅層を給電層とする電解めっきを施し、露出した薄膜状銅層に沿って銅を積み上げた後、フォトレジストを除去してから薄膜状銅層をエッチング等により除去することによって、めっき用導体パターン３４，４０、めっき用バスライン３２，３６、ヴィア１４ａ、ボンディングパッド１６ａ、導体パターン２０，２６及び外部接続端子用パッド２４ａを形成できる。めっき用導体パターン３４，４０やめっき用バスライン３２，３６等を形成した基板３０の両面には、ボンディングパッド１６ａや外部接続端子用パッド２４ａ等の必要な部分のみを露出した状態でレジストを塗布する。
尚、ヴィア１４ａ，１４ａ・・は、導体パターン２０等を形成した後、ドリル等で穿設した貫通孔の内壁面に無電解銅めっき等によって薄膜状銅層を形成して電気的に接続してもよい。
【００１２】
この様にして形成した基板３０のボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に電解めっきによってめっきを施す際には、ボンディングパッド１６ａ及び外部接続端子用パッド２４ａのみを露出するように、基板３０の両面にレジストを塗布した後、めっき用バスライン３２，３６に給電することによって、ボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・の各面に所望の電解めっきを施すことができる。
かかる電解めっきとしては、ニッケル等の下地めっきを施した後、この下地めっき上に金等の貴金属めっきを施すことが好ましい。貴金属めっきとしては、金めっきの他にパラジウムめっきや銀めっきを挙げることができる。
【００１３】
ボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に所望の電解めっきを施した後、内側ヴィア群１４Ｂよりも内側に形成されためっき用共通ライン３８をエッチングによって除去する。かかるめっき用共通ライン３８のエッチングによる除去によって、ボンディングパッド１６ａから内側ヴィア群１４Ｂのヴィア１４ａを経由して外部接続端子用パッド２４ａに至るラインを、その隣接するラインと電気的に絶縁することができる。このめっき用共通ライン３８のエッチングによる除去を図３に示す。
図３において、基板３０の他面側に金めっき４６が施された外部接続端子用パッド２４ａやめっき用共通ライン３８等が形成され、これらの必要な部分のみを露出した状態でレジスト４４を塗布する[図３（ａ）]。この状態でレジスト４８を塗布した後、めっき用共通ライン３８が露出するように、レジスト４８にパターニングを施す［図３（ｂ）］。更に、基板３０の他面側にエッチングを施し、レジスト４０，４８から露出しているめっき用共通ライン３８を除去し［図３（ｃ）］、その後、レジスト４８を除去する［図３（ｄ）］。
また、めっき用バスライン３２，３６に電気的に接続されているめっき用導体パターン３４，４２等は、図３に示すようにエッチングによって除去してもよいが、外形加工の際に、めっき用バスライン３２，３６と最外側ヴィアとの間を切り離すことによっても、ボンディングパッド１６ａから外側ヴィア群１４Ａのヴィア１４ａを経由して外部接続端子用パッド２４ａに至るラインと、その隣接するラインとを電気的に絶縁できる。
この様に、めっき用バスライン３２，３６から切り離して得た半導体パッケージの所定箇所に半導体素子１２を搭載し、ワイヤ１８によって半導体素子１２の電極端子とボンディングパッド１６ａとを電気的に接続した後、半導体素子１２やワイヤ１８等を樹脂封止することによって、図４に示す半導体装置を得ることができる。
【００１４】
図１及び図２に示す電解めっきを施す基板３０では、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を通過するめっき用導体パターン３４の本数を可及的に少なくできるため、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を、図５及び図６に示す従来の基板１００よりも狭間隙とすることができる。その結果、半導体装置の小型化や多ピン化を図る際に、外側ヴィア群１４Ａのヴィア１４ａ間が狭間隙となっても充分対応可能である。
【００１５】
【発明の効果】
本発明によれば、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、基板に形成したボンディングパッド及び外部接続端子用パッドに電解めっきを施す際に用いるめっき用導体パターンのうち、ヴィア間の間隙を通過するめっき用導体パターンの本数を可及的に少なくできる。
その結果、ヴィア間の間隙を、従来の基板よりも狭間隙とすることができ、半導体装置の小型化や多ピン化を図る際に、ヴィア間が狭間隙となっても充分対応可能である。
【図面の簡単な説明】
【図１】本発明に用いる電解めっきを施す基板の一面側を示す部分平面図である。
【図２】本発明に用いる電解めっきを施す基板の他面側を示す部分断面図である。
【図３】めっき用共通ラインを除去する除去工程を説明する工程図である。
【図４】半導体装置の部分断面図である。
【図５】従来の電解めっきを施す基板の一面側を示す部分断面図である。
【図６】従来の電解めっきを施す基板の他面側を示す部分断面図である。
【符号の説明】
１２ 半導体素子
１４ａ スルーホールヴィア
１４ ヴィア群
１４Ａ 外側ヴィア群
１４Ｂ 内側ヴィア群
１６ａ ボンディングパッド
１６ ボンディングパッド群
２０，２６ 導体パターン
２４ａ 外部接続端子用パッド
２４ 外部接続端子用パッド群
３０ 電解めっきを施す基板
３２，３６ めっき用バスライン
３４，４０，４２ めっき用導体パターン
３８ めっき用共通ライン
【発明の属する技術分野】
本発明は半導体パッケージの製造方法に関し、更に詳細にはボンディングパッド及び外部接続用パッドに電解めっきを施す際に、めっき用バスラインに電気的に接続するめっき用導体パターンを可及的に少なくし得る半導体パッケージの製造方法に関する。
【０００２】
【従来の技術】
半導体装置には、図４に示す半導体装置が用いられている。図４に示す半導体装置では、基板１０の一面側に搭載された半導体素子１２の電極端子の各々とワイヤ１８によって電気的に接続されるボンディングパッド１６ａが、半導体素子１２が搭載される搭載部１２の周囲に形成されて成るボンディングパッド群１６が形成されている。更に、ボンディングパッド１６ａ，１６ａ・・の各々と導体パターン２０によって電気的に接続されていると共に、基板１０を貫通するスルーホールヴィア１４ａ，１４ａ・・から成るヴィア群１４Ａ，１４Ｂがボンディングパッド群１６を挟んで形成されている。ヴィア群１４Ａがボンディングパッド群１６よりも基板１０の端縁側の外側に形成された外側ヴィア群であり、ヴィア群１４Ｂがボンディングパッド群１６よりも内側の半導体素子１２側に形成された内側ヴィア群である。
一方、基板１０の他面側には、スルーホールヴィア１４ａ，１４ａ・・の各々と導体パターン２６によって電気的に接続された外部接続端子用パッド２４ａ，２４ａ・・から成る外部接続端子用パッド群２４が、ヴィア群１４Ａ，１４Ｂに挟まれて形成されている。
尚、基板１０の一面側に搭載された半導体素子１２やワイヤ１８，１８・・等は封止樹脂２８によって樹脂封止される。
【０００３】
ところで、基板１０に形成されたボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・には、ワイヤ１８やはんだボール２２との接続信頼性等を向上すべく、電解めっきによって金等の貴金属めっきが施されている。このため、図５に示す基板１００を形成し、所定箇所に電解めっきを施す。基板１００には、外側ヴィア群１４Ａ，内側ヴィア群１４Ｂ、ボンディングパッド群１６及び外部接続端子用パッド群２４を形成した基板１００の一面側に、ボンディング部１６ａ又はスルーホールヴィア１４ａと、最外側ヴィアよりも外側に形成しためっき用バスライン１０４とを電気的に接続するめっき用導体パターン１０２，１０２・・を形成する。
かかるめっき用導体パターン１０２，１０２・・は、外側ヴィア群１４Ａを構成するスルーホールヴィア１４ａの間の間隙を通過する。
尚、基板１００の他面側には、図６に示す如く、めっき用バスライン１０４及びめっき用導体パターン１０２は形成されていない。
【０００４】
【発明が解決しようとする課題】
図５及び図６に示す基板１００によれば、めっき用バスライン１０４から給電し、ボンディング部１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に所望の電解めっきを施すことができる。
しかしながら、半導体装置の小型化や多ピン化に伴い、外側ヴィア群１４Ａを構成するスルーホールヴィア１４ａ間の間隙が狭間隙となり、この間隙を通過し得るめっき用導体パターン１０２の本数は減少する。このため、図４に示す半導体装置では、めっき用導体パターン１０２の形成本数によって、その小型化や多ピン化に限界が生じることになる。
そこで、本発明の課題は、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、その外側ヴィア群のヴィア間の間隙が狭間隙となっても、充分な本数のめっき用導体パターンを形成し得る半導体パッケージの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明者等は、前記課題を解決するには、ボンディングパッド群の外側に位置する外側ヴィア群のヴィアと、ボンディングパッド群の内側に位置する内側ヴィア群のヴィアとを、基板の両面に形成しためっき用バスラインの各々に電気的に接続することによって、ヴィア群を構成するヴィア間の間隙を通過するめっき用導体パターンの本数を低減できると考え検討を重ねた結果、本発明に到達した。
すなわち、本発明は、基板の一面側に搭載される半導体素子の電極端子の各々とワイヤボンディングされるボンディングパッドが前記半導体素子の搭載部の周囲に形成されて成るボンディングパッド群と、前記ボンディングパッド群よりも前記基板の端縁側の外側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る外側ヴィア群と、前記ボンディングパッド群よりも前記半導体素子の搭載部側の内側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る内側ヴィア群と、前記基板の他面側に前記外側ヴィア群と内側ヴィア群とに挟まれて形成され、前記ヴィアの各々と導体パターンによって電気的に接続された外部接続端子用パッドから成る外部接続端子用パッド群とを具備する半導体パッケージを製造する際に、該基板の一面側で且つ前記外側ヴィア群の最外側ヴィアよりも更に外側に形成されためっき用バスラインと、前記外側ヴィア群の各ヴィアとをめっき用導体パターンによって電気的に接続すると共に、前記基板の他面側で且つ前記内側ヴィア群の最内側ヴィアよりも更に内側に形成され、前記内側ヴィア群の各ヴィアとめっき用導体パターンによって電気的に接続されためっき用共通ラインと、前記基板の他面側で且つ前記最外側ヴィアよりも外側に形成されためっき用バスラインとをめっき用導体パターンにより電気的に接続し、前記ボンディングパッド及び外部接続端子用パッドに、前記基板の両面に形成しためっき用バスラインから給電して電解めっきを施すことを特徴とする半導体パッケージの製造方法にある。
【０００６】
かかる本発明において、基板の両面に形成しためっき用バスラインを、前記基板を貫通するヴィアによって電気的に接続し、前記基板の一方に形成しためっき用バスラインに給電して電解めっきを施すことにより、基板の一方側からのみ給電することによって電解めっきを施すことができる。
この電解めっきを施す際に、ボンディングパッド及び外部接続端子用パッドを除き、基板の両面をめっき用レジストによって覆うことによって、ボンディングパッド面及び外部接続端子用パッド面のみに電解めっきを施すことができる。
更に、電解めっきによって、ボンディングパッド面及び外部接続端子用パッド面にニッケル等の下地めっきを施した後、前記下地めっき上に金等の貴金属めっきを施すことにより、ワイヤやはんだボール等の外部接続端子との接続信頼性等を更に向上できる。
また、電解めっきを施した後、内側ヴィア群の最内側ヴィアよりも内側に形成されためっき用共通ラインをエッチングによって除去することにより、隣接するボンディングパッドや外部接続端子用パッドを電気的に切り離すことができる。
【０００７】
従来、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、基板の一面側で且つ外側ヴィア群の外側に形成された一本のめっき用バスラインに、ヴィア及びボンディングパッドから引き出しためっき用導体パターンを電気的に接続していた。
この点、本発明によれば、基板の両面にめっき用バスラインを形成し、外側ヴィア群から引き出しためっき用導体パーンを、基板の一面側に形成しためっき用バスラインに電気的に接続し、且つ内側ヴィア群から引き出しためっき用導体パターンを、基板の他面側に形成しためっき用バスラインに電気的に接続する。その結果、外側ヴィア群を形成するヴィア間の間隙を通過するめっき用導体パターンの本数を従来よりも少なくでき、従来よりもヴィア間の間隙を狭間隙とすることができる。
【０００８】
【発明の実施の形態】
本発明において、ヴィア群間に挟まれて形成されたボンディングパッド及び外部接続パッドに電解めっきを施す基板の一例を図１及び図２に示す。図１は、ボンディングパッド及び外部接続パッドに電解めっきを施す基板３０の一面側を示す部分平面図であり、図２は、この基板３０の他面側を示す部分平面図である。
図１に示す基板３０の一面側には、図４に示す様に、搭載された半導体素子１２の電極端子の各々とワイヤ１８によって電気的に接続されるボンディングパッド１６ａが、半導体素子１２が搭載される搭載部の周囲に形成されて成るボンディングパッド群１６を具備する。更に、ボンディングパッド１６ａ，１６ａ・・の各々と導体パターン２０によって電気的に接続されていると共に、基板３０を貫通するスルーホールヴィア１４ａ，１４ａ・・から成るヴィア群１４Ａ，１４Ｂがボンディングパッド群１６を挟んで形成されている。かかるヴィア群１４Ａ，１４Ｂのうち、ヴィア群１４Ａは、ボンディングパッド群１６よりも外側の基板３０の端縁側に形成された外側ヴィア群１４Ａであり、ヴィア群１４Ｂは、ボンディングパッド群１６よりも内側の半導体素子１２側に形成された内側ヴィア群１４Ｂである。
かかる外側ヴィア群１４Ａの最外側ヴィアよりも外側にめっき用バスライン３２が形成されており、めっき用バスライン３２には、外側ヴィア群１４Ａの各スルーホールヴィア１４ａ（以下、単にヴィア１４ａと称することがある）から引き出されためっき用導体パターン３４，３４・・が電気的に接続されている。外側ヴィア群１４Ａのうち、最外側に形成されているヴィア１４ａ，１４ａ・・は直接めっき用バスライン３２に電気的に接続され、最外側ヴィアの内側に位置するヴィア１４ａ，１４ａ・・からのめっき用導体パターン３４は、最外側ヴィアのヴィア１４ａ間の間隙を通過してめっき用バスライン３２に電気的に接続される。
【０００９】
一方、基板１０の他面側には、ヴィア１４ａ，１４ａ・・の各々と導体パターン２６によって電気的に接続された外部接続端子用パッド２４ａ，２４ａ・・から成る外部接続端子用パッド群２４が、外側ヴィア群１４Ａ及び内側ヴィア群１４Ｂに挟まれて形成されている。
この基板１０の他面側には、外側ヴィア群１４Ａの外側にめっき用バスライン３６が形成されており、めっき用バスライン３６は、基板１０の一面側に形成されためっき用バスライン３２とヴィア（図示せず）によって電気的に接続されている。
また、内側ヴィア群１４Ｂの最内側に位置する最内側ヴィアよりも内側には、めっき用共通ライン３８が形成されており、めっき用共通ライン３８には、内側ヴィア群１４Ｂを構成するヴィア１４ａ，１４ａ・・の各々から引き出されためっき用導体パターン４０，４０・・が電気的に接続されている。
更に、めっき用共通ライン３８は、外側ヴィア群１４Ａを構成するヴィア１４ａ間の間隙を通過するめっき用導体パターン４２によって、めっき用バスライン３６に電気的に接続されている。このめっき用導体パターン４２は、図２に示す様に、めっき用共通ライン３８に一本形成することで足りる。
【００１０】
図１及び図２に示す電解めっきを施す基板３０では、基板３０の一面側において、外側ヴィア群１４Ａを構成するヴィア１４ａ，１４ａ・・の各々とめっき用バスライン３２とがめっき用導体パターン３４，３４・・によって電気的に接続されている。更に、基板３０の他面側において、内側ヴィア群１４Ｂを構成するヴィア１４ａ，１４ａ・・の各々と、めっき用バスライン３６に電気的に接続されためっき用共通ライン３８とが、めっき用導体パターン４０，４０・・によって電気的に接続されている。
この様に、図１及び図２に示す電解めっきを施す基板３０では、外側ヴィア群１４Ａのヴィア１４ａ，１４ａ・・と内側ヴィア群１４Ｂのヴィア１４ａ，１４ａ・・とを、別々にめっき用バスライン３２，３６に電気的に接続している。このため、図５及び図６に示す従来の電解めっきを施す基板１００の如く、外側ヴィア群１４Ａのヴィア１４ａ，１４ａ・・の各々と、内側ヴィア群１４Ｂの各１４ａと電気的に接続されたボンディングパッド１６ａ，１６ａ・・の各々とからめっき用導体パターン１０２，１０２・・を、一本のめっき用バスライン１０４に引き出すことを要せず、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を通過するめっき用導体パターン３４の本数を可及的に少なくできる。
【００１１】
図１及び図２に示すめっき用導体パターン３４，４０及びめっき用バスライン３２，３６は、ボンディングパッド１６ａ、導体パターン２０，２６及び外部接続端子用パッド２４ａと同時に、例えばサブトラクティブ法によって形成できる。かかるサブトラクティブ法によれば、先ず、ヴィア１４ａ，１４ａ・・を形成する箇所にドリル等によって貫通孔を形成した基板３０に無電解銅めっきを施し、基板３０の両面及び貫通孔の内壁面に薄膜状銅層を形成した後、基板３０の各面にフォトレジストを塗布する。更に、塗布したフォトレジストにパターニングを施し、貫通孔の内壁面や導体パターン２０等を形成する部分の薄膜状銅層を露出する。次いで、薄膜状銅層を給電層とする電解めっきを施し、露出した薄膜状銅層に沿って銅を積み上げた後、フォトレジストを除去してから薄膜状銅層をエッチング等により除去することによって、めっき用導体パターン３４，４０、めっき用バスライン３２，３６、ヴィア１４ａ、ボンディングパッド１６ａ、導体パターン２０，２６及び外部接続端子用パッド２４ａを形成できる。めっき用導体パターン３４，４０やめっき用バスライン３２，３６等を形成した基板３０の両面には、ボンディングパッド１６ａや外部接続端子用パッド２４ａ等の必要な部分のみを露出した状態でレジストを塗布する。
尚、ヴィア１４ａ，１４ａ・・は、導体パターン２０等を形成した後、ドリル等で穿設した貫通孔の内壁面に無電解銅めっき等によって薄膜状銅層を形成して電気的に接続してもよい。
【００１２】
この様にして形成した基板３０のボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に電解めっきによってめっきを施す際には、ボンディングパッド１６ａ及び外部接続端子用パッド２４ａのみを露出するように、基板３０の両面にレジストを塗布した後、めっき用バスライン３２，３６に給電することによって、ボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・の各面に所望の電解めっきを施すことができる。
かかる電解めっきとしては、ニッケル等の下地めっきを施した後、この下地めっき上に金等の貴金属めっきを施すことが好ましい。貴金属めっきとしては、金めっきの他にパラジウムめっきや銀めっきを挙げることができる。
【００１３】
ボンディングパッド１６ａ，１６ａ・・及び外部接続端子用パッド２４ａ，２４ａ・・に所望の電解めっきを施した後、内側ヴィア群１４Ｂよりも内側に形成されためっき用共通ライン３８をエッチングによって除去する。かかるめっき用共通ライン３８のエッチングによる除去によって、ボンディングパッド１６ａから内側ヴィア群１４Ｂのヴィア１４ａを経由して外部接続端子用パッド２４ａに至るラインを、その隣接するラインと電気的に絶縁することができる。このめっき用共通ライン３８のエッチングによる除去を図３に示す。
図３において、基板３０の他面側に金めっき４６が施された外部接続端子用パッド２４ａやめっき用共通ライン３８等が形成され、これらの必要な部分のみを露出した状態でレジスト４４を塗布する[図３（ａ）]。この状態でレジスト４８を塗布した後、めっき用共通ライン３８が露出するように、レジスト４８にパターニングを施す［図３（ｂ）］。更に、基板３０の他面側にエッチングを施し、レジスト４０，４８から露出しているめっき用共通ライン３８を除去し［図３（ｃ）］、その後、レジスト４８を除去する［図３（ｄ）］。
また、めっき用バスライン３２，３６に電気的に接続されているめっき用導体パターン３４，４２等は、図３に示すようにエッチングによって除去してもよいが、外形加工の際に、めっき用バスライン３２，３６と最外側ヴィアとの間を切り離すことによっても、ボンディングパッド１６ａから外側ヴィア群１４Ａのヴィア１４ａを経由して外部接続端子用パッド２４ａに至るラインと、その隣接するラインとを電気的に絶縁できる。
この様に、めっき用バスライン３２，３６から切り離して得た半導体パッケージの所定箇所に半導体素子１２を搭載し、ワイヤ１８によって半導体素子１２の電極端子とボンディングパッド１６ａとを電気的に接続した後、半導体素子１２やワイヤ１８等を樹脂封止することによって、図４に示す半導体装置を得ることができる。
【００１４】
図１及び図２に示す電解めっきを施す基板３０では、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を通過するめっき用導体パターン３４の本数を可及的に少なくできるため、外側ヴィア群１４Ａのヴィア１４ａ間の間隙を、図５及び図６に示す従来の基板１００よりも狭間隙とすることができる。その結果、半導体装置の小型化や多ピン化を図る際に、外側ヴィア群１４Ａのヴィア１４ａ間が狭間隙となっても充分対応可能である。
【００１５】
【発明の効果】
本発明によれば、ヴィア群間に挟まれてボンディングパッド及び外部接続パッドが形成された半導体パッケージにおいて、基板に形成したボンディングパッド及び外部接続端子用パッドに電解めっきを施す際に用いるめっき用導体パターンのうち、ヴィア間の間隙を通過するめっき用導体パターンの本数を可及的に少なくできる。
その結果、ヴィア間の間隙を、従来の基板よりも狭間隙とすることができ、半導体装置の小型化や多ピン化を図る際に、ヴィア間が狭間隙となっても充分対応可能である。
【図面の簡単な説明】
【図１】本発明に用いる電解めっきを施す基板の一面側を示す部分平面図である。
【図２】本発明に用いる電解めっきを施す基板の他面側を示す部分断面図である。
【図３】めっき用共通ラインを除去する除去工程を説明する工程図である。
【図４】半導体装置の部分断面図である。
【図５】従来の電解めっきを施す基板の一面側を示す部分断面図である。
【図６】従来の電解めっきを施す基板の他面側を示す部分断面図である。
【符号の説明】
１２ 半導体素子
１４ａ スルーホールヴィア
１４ ヴィア群
１４Ａ 外側ヴィア群
１４Ｂ 内側ヴィア群
１６ａ ボンディングパッド
１６ ボンディングパッド群
２０，２６ 導体パターン
２４ａ 外部接続端子用パッド
２４ 外部接続端子用パッド群
３０ 電解めっきを施す基板
３２，３６ めっき用バスライン
３４，４０，４２ めっき用導体パターン
３８ めっき用共通ライン
Claims (5)
- 基板の一面側に搭載される半導体素子の電極端子の各々とワイヤボンディングされるボンディングパッドが前記半導体素子の搭載部の周囲に形成されて成るボンディングパッド群と、
前記ボンディングパッド群よりも前記基板の端縁側の外側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る外側ヴィア群と、
前記ボンディングパッド群よりも前記半導体素子の搭載部側の内側に形成され、前記ボンディングパッド群の各ボンディングパッドと導体パターンによって電気的に接続された、前記基板を貫通するヴィアから成る内側ヴィア群と、
前記基板の他面側に前記外側ヴィア群と内側ヴィア群とに挟まれて形成され、前記ヴィアの各々と導体パターンによって電気的に接続された外部接続端子用パッドから成る外部接続端子用パッド群とを具備する半導体パッケージを製造する際に、
該基板の一面側で且つ前記外側ヴィア群の最外側ヴィアよりも更に外側に形成されためっき用バスラインと、前記外側ヴィア群の各ヴィアとをめっき用導体パターンによって電気的に接続すると共に、
前記基板の他面側で且つ前記内側ヴィア群の最内側ヴィアよりも更に内側に形成され、前記内側ヴィア群の各ヴィアとめっき用導体パターンによって電気的に接続されためっき用共通ラインと、前記基板の他面側で且つ前記最外側ヴィアよりも外側に形成されためっき用バスラインとをめっき用導体パターンにより電気的に接続し、
前記ボンディングパッド及び外部接続端子用パッドに、前記基板の両面に形成しためっき用バスラインから給電して電解めっきを施すことを特徴とする半導体パッケージの製造方法。 - 基板の両面に形成しためっき用バスラインを、前記基板を貫通するヴィアによって電気的に接続し、前記基板の一方に形成しためっき用バスラインに給電して電解めっきを施す請求項１記載の半導体パッケージの製造方法。
- 電解めっきを施す際に、ボンディングパッド及び外部接続端子用パッドを除き、基板の両面をめっき用レジストによって覆う請求項１又は請求項２記載の半導体パッケージの製造方法。
- 電解めっきによって、ボンディングパッド及び外部接続端子用パッドにニッケル等の下地めっきを施した後、
前記下地めっき上に金等の貴金属めっきを施す請求項１〜３のいずれか一項記載の半導体パッケージの製造方法。 - 電解めっきを施した後、内側ヴィア群の最内側ヴィアよりも内側に形成されためっき用共通ラインをエッチングによって除去する請求項１〜４のいずれか一項記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235389A JP3721299B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000235389A JP3721299B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002050715A JP2002050715A (ja) | 2002-02-15 |
| JP3721299B2 true JP3721299B2 (ja) | 2005-11-30 |
Family
ID=18727606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000235389A Expired - Fee Related JP3721299B2 (ja) | 2000-08-03 | 2000-08-03 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721299B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004030800B4 (de) * | 2004-06-25 | 2017-05-18 | Epcos Ag | Verfahren zur Herstellung einer keramischen Leiterplatte |
| JP2007335581A (ja) | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009147270A (ja) * | 2007-12-18 | 2009-07-02 | Nec Electronics Corp | 配線基板の製造方法、配線基板、および半導体装置 |
| JP5188289B2 (ja) | 2008-06-26 | 2013-04-24 | ラピスセミコンダクタ株式会社 | プリント基板の製造方法 |
| JP5119484B2 (ja) * | 2009-06-18 | 2013-01-16 | 三洋電機株式会社 | 実装基板およびそれを用いた半導体装置 |
-
2000
- 2000-08-03 JP JP2000235389A patent/JP3721299B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002050715A (ja) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
| EP1708552A2 (en) | Method of production of circuit board utilizing electroplating | |
| TW200807666A (en) | Manufacturing Method of Semiconductor Device | |
| JP2008172267A (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| US6352925B1 (en) | Method of making electrical conductor system for semiconductor device | |
| JP3927783B2 (ja) | 半導体部品 | |
| TW200936000A (en) | Wire bonding substrate and fabrication thereof | |
| JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
| JP4904670B2 (ja) | 半導体装置 | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| JP3684700B2 (ja) | テープキャリア及びその製造方法 | |
| JP2005079129A (ja) | プラスチックパッケージ及びその製造方法 | |
| US6646357B2 (en) | Semiconductor device and method of production of same | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP5464633B2 (ja) | パッケージ基板の製造方法 | |
| KR100599636B1 (ko) | 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| KR100318317B1 (ko) | 베어 칩 실장 인쇄회로기판 | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP4014125B2 (ja) | リードフレーム | |
| JP3923651B2 (ja) | テープキャリアパッケージの製造方法 | |
| KR20010005136A (ko) | 패키지 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3721299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |