JP2009098988A - フォルトトレラントコンピュータシステム - Google Patents
フォルトトレラントコンピュータシステム Download PDFInfo
- Publication number
- JP2009098988A JP2009098988A JP2007270854A JP2007270854A JP2009098988A JP 2009098988 A JP2009098988 A JP 2009098988A JP 2007270854 A JP2007270854 A JP 2007270854A JP 2007270854 A JP2007270854 A JP 2007270854A JP 2009098988 A JP2009098988 A JP 2009098988A
- Authority
- JP
- Japan
- Prior art keywords
- computer system
- synchronization
- memory
- data
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
【解決手段】プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムであって、各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、同期ずれが検出された後に、所定のコンピュータシステムのメモリに対して書き込まれるデータを他のコンピュータシステムのメモリに送信して、各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、を備えた。
【選択図】図1
Description
プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムであって、
各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、
同期ずれが検出された後に、所定のコンピュータシステムのメモリに対して書き込まれるデータを他のコンピュータシステムのメモリに送信して、各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、
を備えた、
という構成を採る。
プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムであって、
各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、
同期ずれが検出された後に、所定のコンピュータシステムのメモリに対して書き込まれるデータを他のコンピュータシステムのメモリに送信して、各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、を備えた、という構成を採る。
を備えた、という構成を採る。
プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムにおける、コンピュータシステムの動作を制御する制御部に、
各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、
同期ずれが検出された後に、所定のコンピュータシステムのメモリに対して書き込まれるデータを他のコンピュータシステムのメモリに送信して、各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、
を実現させる、という構成を採る。
プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムにおけるデータ同期方法であって、
各コンピュータシステムの同期処理のずれを検出する同期ずれ検出工程と、
同期ずれが検出された後に、所定のコンピュータシステムのメモリに対して書き込まれるデータを他のコンピュータシステムのメモリに送信して、各コンピュータシステムに装備された各メモリの同期を取るデータ同期工程と、
を有する、という構成を採る。
本発明の第1の実施形態を、図1乃至図3を参照して説明する。図1は、フォルトトレラントコンピュータシステムの全体構成を示すブロック図である。図2は、フォルトトレラントコンピュータシステムを構成するコンピュータシステムの構成を示すブロック図である。図3は、コンピュータシステムの動作を示すフローチャートである。
図1に示すように、本実施形態におけるフォルトトレラントコンピュータシステムは、2つのコンピュータシステム1,2から構成されている。そして、これら2つのコンピュータシステム1,2は、相互にクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムである。ここでは、符号1のコンピュータシステム1が稼動状態であるシステム(所定のコンピュータシステム)であり、符号2のコンピュータシステム2がスタンバイ状態であるコンピュータシステム(他のコンピュータシステム)である。
次に、上記構成のフォルトトレラントコンピュータシステムの動作、特に、稼動状態となるコンピュータシステム1の動作を、図3のフローチャートを参照して説明する。
11,21 CPU
12,22 コントローラ
13,23 メインメモリ
31 ライト検出部
32 データ転送部
40 メモリコントローラ
50 同期化制御回路
Claims (9)
- プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムであって、
前記各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、
同期ずれが検出された後に、所定の前記コンピュータシステムのメモリに対して書き込まれるデータを他の前記コンピュータシステムのメモリに送信して、前記各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、
を備えたことを特徴とするフォルトトレラントコンピュータシステム。 - 前記データ同期手段は、前記同期ずれ検出手段にて同期ずれが検出された後に前記所定のコンピュータシステムのメモリに対する所定のデータの書き込みを検出する書込検出手段と、この書込検出手段にて検出された書込データを前記他のコンピュータシステムのメモリに送信する書込データ送信手段と、を備えた、
ことを特徴とする請求項1記載のフォルトトレラントコンピュータシステム。 - 前記書込検出手段は、前記プロセッサから前記メモリへの書き込みアクセスを監視して当該メモリへのデータの書き込みを検出する、
ことを特徴とする請求項2記載のフォルトトレラントコンピュータシステム。 - 前記データ同期手段は、前記所定のコンピュータから前記他のコンピュータシステムへの接続経路が複数ある場合に、全ての接続経路から前記他のコンピュータシステムに対して前記書込データを送信する、
ことを特徴とする請求項1,2又は3記載のフォルトトレラントコンピュータシステム。 - 稼動状態である前記コンピュータシステムと、スタンバイ状態である前記コンピュータシステムと、がそれぞれ備えた前記各メモリ内のデータを同期する初期同期手段を備えた、
ことを特徴とする請求項1,2,3又は4記載のフォルトトレラントコンピュータシステム。 - プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムにおける、前記コンピュータシステムの動作を制御する制御部に、
前記各コンピュータシステムの同期処理のずれを検出する同期ずれ検出手段と、
同期ずれが検出された後に、所定の前記コンピュータシステムのメモリに対して書き込まれるデータを他の前記コンピュータシステムのメモリに送信して、前記各コンピュータシステムに装備された各メモリの同期を取るデータ同期手段と、
を実現させるためのプログラム。 - 前記データ同期手段は、前記同期ずれ検出手段にて同期ずれが検出された後に前記所定のコンピュータシステムのメモリに対する所定のデータの書き込みを検出する書込検出手段と、この書込検出手段にて検出された書込データを前記他のコンピュータシステムのメモリに送信する書込データ送信手段と、を備えた、
ことを特徴とする請求項6記載のプログラム。 - プロセッサと、メモリと、を備えたコンピュータシステムを複数接続して備え、各コンピュータシステムがクロック同期して同一の処理を行うロックステップ方式のフォルトトレラントコンピュータシステムにおけるデータ同期方法であって、
前記各コンピュータシステムの同期処理のずれを検出する同期ずれ検出工程と、
同期ずれが検出された後に、所定の前記コンピュータシステムのメモリに対して書き込まれるデータを他の前記コンピュータシステムのメモリに送信して、前記各コンピュータシステムに装備された各メモリの同期を取るデータ同期工程と、
を有することを特徴とするデータ同期方法。 - 前記データ同期工程は、前記同期ずれ検出手段にて同期ずれが検出された後に前記所定のコンピュータシステムのメモリに対する所定のデータの書き込みを検出する書込検出工程と、この書込検出工程にて検出された書込データを前記他のコンピュータシステムのメモリに送信する書込データ送信工程と、を有する、
ことを特徴とする請求項8記載のデータ同期方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270854A JP2009098988A (ja) | 2007-10-18 | 2007-10-18 | フォルトトレラントコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270854A JP2009098988A (ja) | 2007-10-18 | 2007-10-18 | フォルトトレラントコンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009098988A true JP2009098988A (ja) | 2009-05-07 |
Family
ID=40701920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270854A Pending JP2009098988A (ja) | 2007-10-18 | 2007-10-18 | フォルトトレラントコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009098988A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149114A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 入出力制御システム |
US8635492B2 (en) | 2011-02-15 | 2014-01-21 | International Business Machines Corporation | State recovery and lockstep execution restart in a system with multiprocessor pairing |
US8671311B2 (en) | 2011-02-15 | 2014-03-11 | International Business Machines Corporation | Multiprocessor switch with selective pairing |
US8930752B2 (en) | 2011-02-15 | 2015-01-06 | International Business Machines Corporation | Scheduler for multiprocessor system switch with selective pairing |
JP2016031651A (ja) * | 2014-07-29 | 2016-03-07 | 富士通株式会社 | 情報処理システム及び方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006178616A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム |
JP2006178636A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ、およびその制御方法 |
JP2006268709A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | 冗長化システム |
-
2007
- 2007-10-18 JP JP2007270854A patent/JP2009098988A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006178616A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム |
JP2006178636A (ja) * | 2004-12-21 | 2006-07-06 | Nec Corp | フォールトトレラントコンピュータ、およびその制御方法 |
JP2006268709A (ja) * | 2005-03-25 | 2006-10-05 | Nec Corp | 冗長化システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8635492B2 (en) | 2011-02-15 | 2014-01-21 | International Business Machines Corporation | State recovery and lockstep execution restart in a system with multiprocessor pairing |
US8671311B2 (en) | 2011-02-15 | 2014-03-11 | International Business Machines Corporation | Multiprocessor switch with selective pairing |
US8930752B2 (en) | 2011-02-15 | 2015-01-06 | International Business Machines Corporation | Scheduler for multiprocessor system switch with selective pairing |
JP2013149114A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 入出力制御システム |
JP2016031651A (ja) * | 2014-07-29 | 2016-03-07 | 富士通株式会社 | 情報処理システム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9195553B2 (en) | Redundant system control method | |
JP2004046611A (ja) | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム | |
JP2006178557A (ja) | コンピュータシステム及びエラー処理方法 | |
JP2008046685A (ja) | 二重化システム及び系切り換え方法 | |
JP2006285631A (ja) | 二重化システム | |
JP6029737B2 (ja) | 制御装置 | |
JP2010092105A (ja) | 同期制御装置,情報処理装置及び同期管理方法 | |
US8041995B2 (en) | Method and system for resetting fault tolerant computer system | |
JP2009098988A (ja) | フォルトトレラントコンピュータシステム | |
JP2006178636A (ja) | フォールトトレラントコンピュータ、およびその制御方法 | |
JP5013309B2 (ja) | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 | |
JP4182948B2 (ja) | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
JP6083480B1 (ja) | 監視装置、フォールトトレラントシステムおよび方法 | |
JP2005258946A (ja) | 分散システム及び多重化制御方法 | |
JP2005293315A (ja) | データミラー型クラスタシステム及びデータミラー型クラスタシステムの同期制御方法 | |
JP2008146447A (ja) | フォールトトレラントコンピュータ | |
JP2006172243A (ja) | フォルトトレラントコンピュータ装置およびその同期化方法 | |
JP3774826B2 (ja) | 情報処理装置 | |
JP5556086B2 (ja) | 二重化システム、及び、二重化方法 | |
JP5748214B2 (ja) | 二重化情報処理システム | |
JP2011028481A (ja) | フォールトトレラントサーバ、プロセッサ切り替え方法およびプロセッサ切り替えプログラム | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2014235503A (ja) | 情報処理装置、情報処理システム、ハードディスク障害検知方法、サービス継続方法、ハードディスク障害検知プログラム、サービス継続プログラム | |
JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |