JP2009094606A - Adjustment circuit and adjustment method for delay-generating circuit - Google Patents
Adjustment circuit and adjustment method for delay-generating circuit Download PDFInfo
- Publication number
- JP2009094606A JP2009094606A JP2007260653A JP2007260653A JP2009094606A JP 2009094606 A JP2009094606 A JP 2009094606A JP 2007260653 A JP2007260653 A JP 2007260653A JP 2007260653 A JP2007260653 A JP 2007260653A JP 2009094606 A JP2009094606 A JP 2009094606A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- adjustment
- setting
- span
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
Description
本発明は、LSIテスタなどで使用される可変遅延発生回路の遅延設定スパンを調整する装置と方法に関する。 The present invention relates to an apparatus and method for adjusting a delay setting span of a variable delay generation circuit used in an LSI tester or the like.
可変遅延発生回路は、入力パルスをトリガとして、遅延設定入力により設定した遅延時間後に、出力パルスを発生する回路である。LSIテスタなどのアプリケーションでは、多数の遅延発生回路を用いるが、それぞれの回路の遅延設定スパン(=「最大遅延設定時の遅延量」−「最小遅延設定時の遅延量」)には、ばらつきがあるため、調整によって遅延設定スパンをそろえる必要がある。 The variable delay generation circuit is a circuit that generates an output pulse after a delay time set by a delay setting input using an input pulse as a trigger. In an application such as an LSI tester, a large number of delay generation circuits are used, but the delay setting span of each circuit (= “delay amount when setting maximum delay” − “delay amount when setting minimum delay”) varies. Therefore, it is necessary to align the delay setting span by adjustment.
図7はこのような従来の遅延発生回路の調整回路の一例を示すブロック図である。
信号源101〜10nによりそれぞれ駆動される遅延発生回路201〜20nの出力に波形観測装置301(あるいは時間観測装置)を接続して遅延設定スパンを測定し、基準のスパンと同じになるように被調整回路(201〜20n)のスパン設定1〜nを合わせこむ。この手順を、遅延発生回路の個数分繰り返す。
FIG. 7 is a block diagram showing an example of such a conventional adjustment circuit of the delay generation circuit.
The waveform observation device 301 (or time observation device) is connected to the outputs of the delay generation circuits 201 to 20n driven by the signal sources 101 to 10n, respectively, and the delay setting span is measured. Adjust span settings 1 to n of adjustment circuit (201 to 20n). This procedure is repeated for the number of delay generation circuits.
遅延発生回路の調整回路及び調整方法に関連する先行技術文献としては次のようなものがある。 Prior art documents related to the adjustment circuit and adjustment method of the delay generation circuit include the following.
しかし、従来の方法では、遅延設定スパン調整に、高価な波形観測装置や時間観測装置が必要となる。このため、同時に複数の遅延発生回路のスパン調整を行うことがコスト的に難しくなり、調整に多大な時間がかかってしまう。 However, the conventional method requires an expensive waveform observation device or time observation device for adjusting the delay setting span. For this reason, it becomes difficult in terms of cost to perform span adjustment of a plurality of delay generation circuits at the same time, and much time is required for the adjustment.
また、遅延設定スパンの測定には、最大遅延設定時の出力パルス位置と最小遅延設定時の出力パルス位置を測定して、その差分を求める必要があり、測定が煩雑で時間がかかる。 Further, in measuring the delay setting span, it is necessary to measure the output pulse position at the time of setting the maximum delay and the output pulse position at the time of setting the minimum delay, and to obtain the difference between them, and the measurement is complicated and takes time.
上記したように、LSIテスタなど多数の遅延発生回路を有するシステムのスパン調整は、非常に時間がかかり、コストアップにつながるという課題があった。 As described above, span adjustment of a system having a large number of delay generation circuits such as an LSI tester is very time consuming and has a problem of increasing costs.
本発明はこのような課題を解決しようとするもので、短時間かつローコストで遅延発生回路のスパン調整を可能とする遅延発生回路の調整回路及び調整方法を提供することを目的とする。 An object of the present invention is to provide an adjustment circuit and an adjustment method for a delay generation circuit capable of adjusting the span of the delay generation circuit in a short time and at a low cost.
このような課題を達成するために、本発明のうち請求項1記載の発明は、
遅延発生回路の遅延設定スパンを基準スパンに調整する遅延発生回路の調整回路において、
前記基準スパンと等しい周期の繰り返しパルス信号を発生し、前記遅延発生回路に出力する信号源と、
前記遅延発生回路から出力される信号を遅延する調整用遅延発生回路と、
この調整用遅延発生回路と前記信号源の出力信号の位相差に基づく信号をフィードバックするフィードバック回路と、
このフィードバック回路の出力を前記遅延発生回路のスパン設定と前記調整用遅延発生回路の遅延設定との間で切り換える第1の切替手段と、
前記遅延発生回路の遅延設定を最小値と最大値との間で切換える第2の切替手段と、
前記遅延発生回路のスパン設定値の収束を判定する収束判定回路と
を備えたことを特徴とする。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In the adjustment circuit of the delay generation circuit that adjusts the delay setting span of the delay generation circuit to the reference span,
A signal source that generates a repetitive pulse signal having a period equal to the reference span and outputs the signal to the delay generation circuit;
An adjustment delay generation circuit for delaying a signal output from the delay generation circuit;
A feedback circuit that feeds back a signal based on a phase difference between an output signal of the signal source and the delay generation circuit for adjustment;
First switching means for switching the output of the feedback circuit between the span setting of the delay generation circuit and the delay setting of the adjustment delay generation circuit;
Second switching means for switching the delay setting of the delay generation circuit between a minimum value and a maximum value;
And a convergence determination circuit for determining convergence of the span setting value of the delay generation circuit.
請求項2記載の発明は、
請求項1記載の遅延発生回路の調整回路において、
前記第1の切替手段及び前記第2の切替手段は、前記フィードバック回路の出力に基づいて切り換わることを特徴とする。
The invention according to claim 2
The adjustment circuit of the delay generation circuit according to claim 1,
The first switching means and the second switching means are switched based on the output of the feedback circuit.
請求項3記載の発明は、
請求項1乃至請求項1のいずれかに記載の遅延発生回路の調整回路において、
前記収束判定回路は、順次得られるスパン設定値の差が基準値以下になったときにスパン調整を終了させることを特徴とする。
The invention described in claim 3
In the adjustment circuit of the delay generation circuit according to any one of claims 1 to 1,
The convergence determination circuit ends span adjustment when a difference between sequentially obtained span setting values becomes equal to or less than a reference value.
請求項4記載の発明は、
請求項1乃至請求項3のいずれかに記載の遅延発生回路の調整回路において、
前記フィードバック回路は、
前記調整用遅延発生回路の出力信号と前記信号源の出力信号との間の位相差を検出する位相比較器と、
この位相比較器から出力される位相差信号を積分する積分器と
からなることを特徴とする。
The invention according to claim 4
In the adjustment circuit of the delay generation circuit according to any one of claims 1 to 3,
The feedback circuit includes:
A phase comparator for detecting a phase difference between an output signal of the adjustment delay generation circuit and an output signal of the signal source;
And an integrator for integrating the phase difference signal output from the phase comparator.
請求項5記載の発明は、
遅延発生回路の遅延設定スパンを基準スパンに調整する遅延発生回路の調整方法において、
前記基準スパンに等しい周期の繰り返しパルス信号を信号源から発生して前記遅延発生回路及び調整用遅延発生回路で遅延し、
この調整用遅延発生回路と前記信号源の出力信号の位相差に基づく信号をフィードバック回路でフィードバックし、
前記遅延発生回路の遅延設定を最小値とし、前記調整用遅延発生回路の遅延設定を前記フィードバック回路の出力信号により制御することにより位相ロックさせる第1のステップと、前記遅延発生回路の遅延設定を最大値とし、前記スパン設定を前記フィードバック回路の出力信号により制御することにより位相ロックさせる第2のステップとを、交互に切り替え、
前記第2のステップで順次得られるスパン設定値の差が基準値以下になったときにスパン調整を終了することを特徴とする。
The invention according to claim 5
In the adjustment method of the delay generation circuit for adjusting the delay setting span of the delay generation circuit to the reference span,
A pulse signal having a period equal to the reference span is generated from a signal source and delayed by the delay generation circuit and the adjustment delay generation circuit;
A feedback circuit feeds back a signal based on the phase difference between the adjustment delay generation circuit and the output signal of the signal source,
A first step of phase-locking by setting a delay setting of the delay generating circuit to a minimum value and controlling a delay setting of the adjusting delay generating circuit by an output signal of the feedback circuit; and a delay setting of the delay generating circuit. And a second step of phase locking by setting the maximum value and controlling the span setting by an output signal of the feedback circuit,
The span adjustment is terminated when the difference between the span setting values sequentially obtained in the second step becomes a reference value or less.
以上説明したことから明らかなように、本発明によれば、遅延発生回路の遅延設定スパンを基準スパンに調整する遅延発生回路の調整回路において、前記基準スパンと等しい周期の繰り返しパルス信号を発生し、前記遅延発生回路に出力する信号源と、前記遅延発生回路から出力される信号を遅延する調整用遅延発生回路と、この調整用遅延発生回路と前記信号源の出力信号の位相差に基づく信号をフィードバックするフィードバック回路と、このフィードバック回路の出力を前記遅延発生回路のスパン設定と前記調整用遅延発生回路の遅延設定との間で切り換える第1の切替手段と、前記遅延発生回路の遅延設定を最小値と最大値との間で切換える第2の切替手段と、前記遅延発生回路のスパン設定値の収束を判定する収束判定回路とを備えたことにより、短時間かつローコストで遅延発生回路のスパン調整を可能とする遅延発生回路の調整回路及び調整方法を提供することができる。 As is apparent from the above description, according to the present invention, in the adjustment circuit of the delay generation circuit that adjusts the delay setting span of the delay generation circuit to the reference span, a repetitive pulse signal having a period equal to the reference span is generated. A signal source output to the delay generation circuit, an adjustment delay generation circuit for delaying a signal output from the delay generation circuit, and a signal based on a phase difference between output signals of the adjustment delay generation circuit and the signal source Feedback circuit, first switching means for switching an output of the feedback circuit between a span setting of the delay generating circuit and a delay setting of the adjusting delay generating circuit, and a delay setting of the delay generating circuit. Second switching means for switching between a minimum value and a maximum value, and a convergence determination circuit for determining convergence of a span setting value of the delay generation circuit By the, it is possible to provide a regulating circuit and a method of adjusting the delay generator circuit to enable span adjustment of the delay generation circuit in a short time and low cost.
以下本発明の実施の形態について図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は本発明の実施の形態に係る、遅延発生回路の設定スパンを基準スパンに調整するための遅延発生回路の調整回路の一実施例を示す構成ブロック図である。 FIG. 1 is a configuration block diagram showing an embodiment of an adjustment circuit of a delay generation circuit for adjusting a set span of the delay generation circuit to a reference span according to the embodiment of the present invention.
信号源1は、遅延発生回路の基準スパンに等しい周期の繰り返しパルス信号を発生する。 The signal source 1 generates a repetitive pulse signal having a period equal to the reference span of the delay generation circuit.
遅延発生回路2は遅延スパン(以下単にスパンと記す)設定1入力と遅延設定1入力に対応する遅延時間を発生し、信号源1から出力されるパルス信号を所定時間遅延した信号を出力する。 The delay generation circuit 2 generates a delay time corresponding to a delay span (hereinafter simply referred to as a span) setting 1 input and a delay setting 1 input, and outputs a signal obtained by delaying a pulse signal output from the signal source 1 by a predetermined time.
調整用遅延発生回路3はスパン設定2入力と遅延設定2入力に対応する遅延時間を発生し、遅延発生回路2と従属接続して遅延発生回路2の出力に対し所定時間遅延した信号を出力する。 The adjustment delay generation circuit 3 generates a delay time corresponding to the span setting 2 input and the delay setting 2 input, and outputs a signal delayed by a predetermined time with respect to the output of the delay generation circuit 2 by being cascade-connected to the delay generation circuit 2. .
位相比較器/チャージポンプ回路41は、調整用遅延発生回路3の出力と信号源1の出力信号の位相差を検出し、位相差に対応する電荷を出力する。
The phase comparator /
積分器42は、位相比較器/チャージポンプ回路41から出力される位相差電荷信号を積分する。
The
ロック検出器6は、積分器42から出力される信号よりDLL(後出)の位相ロックを検出する。
The lock detector 6 detects a DLL (later) phase lock from the signal output from the
第1の切替スイッチ71は、ロック検出器6の出力に基づいて、積分器42の出力を遅延発生回路2のスパン設定1入力又は調整用遅延発生回路3の遅延設定2入力のいずれかに切り換える。第2の切替スイッチ72は、ロック検出器6の出力に基づき、切替スイッチ71と連動して、遅延発生回路2の遅延設定1入力の値を最小値と最大値といずれかに切り換える。
The first changeover switch 71 switches the output of the
収束判定回路8はスパン設定値の収束を判定する回路で、ラッチ回路81、差分演算回路82及び比較回路83からなる。
The convergence determination circuit 8 is a circuit for determining the convergence of the span setting value, and includes a
ラッチ回路81は、ロック検出器6のロック信号によるタイミングで遅延発生回路2のスパン設定1入力をラッチするとともに、前回ラッチした値を出力する。
The
差分演算回路82はラッチ回路81の出力(前回値)と入力(遅延発生回路2のスパン設定1の値)の差分を演算する。
The difference calculation circuit 82 calculates the difference between the output (previous value) of the
比較回路83は、差分演算器82の出力信号を基準電圧Erと比較し、基準電圧Er以下になったときにスパン調整を終了させる終了信号を出力する。 The comparison circuit 83 compares the output signal of the difference calculator 82 with the reference voltage Er, and outputs an end signal for ending the span adjustment when the reference voltage Er becomes lower than the reference voltage Er.
上記において、位相比較器/チャージポンプ回路41及び積分器42は、調整用遅延発生回路3と信号源1の出力信号の位相差に基づく信号をフィードバックするフィードバック回路4を構成する。
In the above, the phase comparator /
また、被調整回路の遅延発生回路2と従属接続する調整用遅延発生回路3、位相比較器チャージポンプ41/、積分器42は切替スイッチ71を介してDLL(Delay Lock Loop)を構成する。ここで、調整用遅延発生回路3は未調整/調整済みを問わない。
The adjustment delay generation circuit 3, the phase
また、切替スイッチ71,72は、遅延発生回路2の遅延設定を最小値とし、調整用遅延発生回路3の遅延設定を位相差信号に基づいて制御することにより位相ロックさせる第1のステップと、遅延発生回路2の遅延設定を最大値とし、遅延発生回路2のスパン設定を位相差信号に基づいて制御することにより位相ロックさせる第2のステップとを、ロック検出器6の出力により交互に切り替える切替手段を構成する。 The change-over switches 71 and 72 have a first step of locking the phase by setting the delay setting of the delay generating circuit 2 to the minimum value and controlling the delay setting of the adjusting delay generating circuit 3 based on the phase difference signal; The second step of phase locking by setting the delay setting of the delay generating circuit 2 to the maximum value and controlling the span setting of the delay generating circuit 2 based on the phase difference signal is alternately switched by the output of the lock detector 6. The switching means is configured.
図1の装置の動作を以下に説明する。 The operation of the apparatus of FIG. 1 will be described below.
信号源1の出力信号は遅延発生回路2及び調整用遅延発生回路3で遅延され、位相比較器/チャージポンプ回路41で信号源1の出力信号と位相比較される。その結果、位相比較器/チャージポンプ回路41から位相差に対応した電荷が出力される。この電荷は積分器42で積分され、切替スイッチ71の切り替えにより調整用遅延発生回路3の遅延設定2又は遅延発生回路2のスパン設定1にフィードバックされる。この結果、位相比較器/チャージポンプ回路41に入力される2つの信号の位相差が0(位相ロック)となるように調整用遅延発生回路3の遅延設定2及び遅延発生回路2のスパン設定1が制御される。遅延設定1入力は、切替スイッチ72により、切替スイッチ71と連動して最小遅延設定D1,min又は最大遅延設定D1,maxのいずれかに切り替えられる。
The output signal of the signal source 1 is delayed by the delay generation circuit 2 and the adjustment delay generation circuit 3, and phase-compared with the output signal of the signal source 1 by the phase comparator /
図2は図1の遅延発生回路の動作の流れの概要を示すフローチャートである。
(1)最小遅延時調整(ステップ91)
図1において、切替スイッチ71により、積分器42の出力は調整用遅延発生回路3の遅延設定2入力側に接続される。同時に切替スイッチ72により、遅延発生回路2の遅延設定1入力は、最小遅延設定(D1,min)に接続される。
FIG. 2 is a flowchart showing an outline of the operation flow of the delay generation circuit of FIG.
(1) Adjustment at minimum delay (step 91)
In FIG. 1, the output of the
図3は図2のステップ91の動作を説明するための要部構成図、図5(a)は同タイミングチャートを示す。信号源1から遅延発生回路2の信号入力端子には、遅延設定スパンの基準スパン(Tspn)に等しい周期の繰り返しパルス信号n0が入力される。また、遅延発生回路2のスパン設定1には初期値S1aが入力される。このとき遅延発生回路2の出力n1には、スパン設定1入力S1a及び遅延設定1入力D1,minに対応した遅延時間Tpd1minが生じる。調整用遅延発生回路3のスパン設定2には固定値S2aが入力され、調整動作中一定である。信号源1の出力n0と調整用遅延発生回路3の出力n2の位相が揃うようにDLLが働いて位相ロックすると、調整用遅延発生回路3の遅延設定2入力はD2aとなり、出力n2に遅延時間Tpd2aが生じる。
FIG. 3 is a main part configuration diagram for explaining the operation of
(2)最大遅延時調整(ステップ92)
図1において、上記ステップ91でDLLが位相ロックしたときに、ロック検出器6から出力される位相ロック信号により切替スイッチ71が切り換えられ、積分器42の出力は遅延発生回路2のスパン設定1入力に接続される。同時に切替スイッチ72により遅延発生回路2の遅延設定1入力は最大遅延設定(D1,max)に接続される。
(2) Adjustment at maximum delay (step 92)
In FIG. 1, when the DLL is phase-locked in
図4は図2のステップ92の動作を説明するための要部構成図、図5(b)は同タイミングチャートを示す。調整用遅延発生回路3の遅延設定2入力はD2aのままであり、対応する出力n2の遅延時間Tpd2aもステップ91から変わらない(調整用遅延発生回路3のスパン設定2入力もS2aで一定)。ここで、再び信号源1の出力n0と調整用遅延発生回路3の出力n2の位相が揃うようにDLLが働いて位相ロックすると、遅延発生回路2のスパン設定1入力はS1bとなり、この値と遅延設定1入力の最大遅延設定(D1,max)に対応して出力n1には遅延時間Tpd1maxが生じる。
FIG. 4 is a main part configuration diagram for explaining the operation of
(3)収束判定(ステップ93)
ステップ92においてDLLが位相ロックしたときに、ロック検出器6から出力される位相ロック信号により、スパン設定1のS1bはラッチ回路81に保持され、調整開始とともにラッチされていた初期値S1aが出力に現れる。差分演算回路82でS1bとS1aの差分が演算され、比較回路83で差分が基準値Er以下となったかどうかが判定され、差分が基準値Er以下になったときにスパン設定1は基準スパンに十分近い値になったと見做されて、スパン調整を終了する。2回目以降の調整サイクル(ステップ91〜93)では、前回ラッチした値が出力され、今回ラッチしたスパン設定1と前回ラッチしたスパン設定1の値の差分が差分演算器82で演算され、比較回路83で基準値Erと比較される。
(3) Convergence determination (step 93)
When the DLL is phase locked in
スパン設定1の差分が基準値Erより大のときは、ロック検出器6のロック出力により再び上記ステップ91の回路構成に切り替えられる。先の最小遅延時調整においては、遅延発生回路1のスパン設定1はS1aだったが、先の最大遅延時調整においてスパン設定1はS1bに変更されており、もはや信号源1の出力n0と調整用遅延発生回路3の出力n2の位相は一致しないので、再度上記ステップ91〜ステップ93が繰り返され、調整される。
When the difference of the span setting 1 is larger than the reference value Er, the circuit configuration of
図6は、最小遅延及び最大遅延とスパンの関係を示すタイムチャートである。図6に示したように、一般にスパン変更時の遅延時間の変化量は、最小遅延時の方が最大遅延時より小さい。上記の調整では、最大遅延時調整においてスパンが変更されるので、この最小遅延時設定、最大遅延時設定の繰り返しは必ず収束する。すなわち、図1の調整回路は、連続する調整サイクルで得たスパン設定1の差が基準値以下になるまで切替スイッチ71,72を切り替えて位相ロック動作を繰り返す。 FIG. 6 is a time chart showing the relationship between the minimum delay, the maximum delay, and the span. As shown in FIG. 6, generally, the amount of change in the delay time when the span is changed is smaller at the minimum delay than at the maximum delay. In the above adjustment, since the span is changed in the maximum delay adjustment, the setting of the minimum delay setting and the maximum delay setting always converges. In other words, the adjustment circuit in FIG. 1 repeats the phase lock operation by switching the changeover switches 71 and 72 until the difference of the span setting 1 obtained in successive adjustment cycles becomes equal to or less than the reference value.
上記でステップ91は、遅延発生回路2の遅延設定を最小値とし、調整用遅延発生回路3の遅延設定をフィードバック回路の出力信号により制御することにより位相ロックさせる第1のステップを構成する。
また、ステップ92は、遅延発生回路2の遅延設定を最大値としスパン設定をフィードバック回路の出力信号により制御することにより位相ロックさせる第2のステップを構成する。
上記のような構成の遅延発生回路の調整回路によれば、遅延発生回路のスパン調整が、1つの調整回路と基準信号の入力のみで可能となるので、ローコストなハードウェアで構築することができる。 According to the adjustment circuit of the delay generation circuit configured as described above, the span adjustment of the delay generation circuit can be performed with only one adjustment circuit and the input of the reference signal, and thus can be constructed with low-cost hardware. .
また、ロック検出器、収束判定回路も集積することで、別途外部で判定する必要がなく、自動でスパン調整が実施できる。 Further, by integrating the lock detector and the convergence determination circuit, it is not necessary to make a separate determination externally, and span adjustment can be automatically performed.
また、収束判定回路8によって、スパン調整終了時に被調整回路を切り替えることにより、多数の遅延発生回路のスパンを高速に調整することができる。この場合、図1において、入出力端子、遅延設定端子、スパン設定端子を含む各端子を介して接続する遅延調整回路2を順次差し替えるか、スイッチで切り換えることにより、複数の遅延調整回路2についてスパン調整を行う。多数の遅延調整回路の全調整時間は、収束時間×遅延調整回路数となる。収束時間はロック時間の数倍〜数十倍(収束判定条件による)となるが、一般にロック時間は数十μsなので、外部の観測装置や判定装置を使用する場合と比べてはるかに高速に調整でき、多数の遅延発生回路を有するシステム全体のスパン調整時間が大幅に短縮される。 In addition, by switching the circuit to be adjusted at the end of span adjustment by the convergence determination circuit 8, the spans of a large number of delay generation circuits can be adjusted at high speed. In this case, in FIG. 1, the delay adjustment circuits 2 connected through the respective terminals including the input / output terminal, the delay setting terminal, and the span setting terminal are sequentially replaced or switched by a switch so that the plurality of delay adjustment circuits 2 are spanned. Make adjustments. The total adjustment time of a large number of delay adjustment circuits is convergence time × number of delay adjustment circuits. The convergence time is several times to several tens of times the lock time (depending on the convergence judgment condition), but since the lock time is generally several tens of μs, it is adjusted much faster than when using an external observation device or judgment device. The span adjustment time of the entire system having a large number of delay generation circuits can be greatly shortened.
なお、上記の実施例において、積分器の出力からでなく、位相比較器の出力から直接位相ロックを検出してもよい。 In the above embodiment, the phase lock may be detected directly from the output of the phase comparator instead of from the output of the integrator.
また、LSIテスタに限らず、可変遅延発生回路の使用にあたって遅延設定スパンを調整する必要があるもの全てに適用することができる。 The present invention is not limited to an LSI tester, and can be applied to any device that requires adjustment of a delay setting span when using a variable delay generation circuit.
また、切替手段は切替スイッチに限らず、各種リレーや半導体スイッチなど、値を切り替えることのできる任意の手段を用いることができる。 Further, the switching means is not limited to a changeover switch, and any means capable of switching values, such as various relays and semiconductor switches, can be used.
また、切り替え手段における切り換えは、ロック検出器の出力に基づかなくてもよく、所定のタイミングパルスによって行わせてもよい。 Further, the switching by the switching means may not be based on the output of the lock detector, but may be performed by a predetermined timing pulse.
1 信号源
2 遅延発生回路
3 調整用遅延発生回路
6 ロック検出器
8 収束判定回路
41 位相比較器
42 積分器
71 第1の切替手段
72 第2の切替手段
DESCRIPTION OF SYMBOLS 1 Signal source 2 Delay generation circuit 3 Adjustment delay generation circuit 6 Lock detector 8
Claims (5)
前記基準スパンと等しい周期の繰り返しパルス信号を発生し、前記遅延発生回路に出力する信号源と、
前記遅延発生回路から出力される信号を遅延する調整用遅延発生回路と、
この調整用遅延発生回路と前記信号源の出力信号の位相差に基づく信号をフィードバックするフィードバック回路と、
このフィードバック回路の出力を前記遅延発生回路のスパン設定と前記調整用遅延発生回路の遅延設定との間で切り換える第1の切替手段と、
前記遅延発生回路の遅延設定を最小値と最大値との間で切換える第2の切替手段と、
前記遅延発生回路のスパン設定値の収束を判定する収束判定回路と
を備えたことを特徴とする遅延発生回路の調整回路。 In the adjustment circuit of the delay generation circuit that adjusts the delay setting span of the delay generation circuit to the reference span,
A signal source that generates a repetitive pulse signal having a period equal to the reference span and outputs the signal to the delay generation circuit;
An adjustment delay generation circuit for delaying a signal output from the delay generation circuit;
A feedback circuit that feeds back a signal based on a phase difference between an output signal of the signal source and the delay generation circuit for adjustment;
First switching means for switching the output of the feedback circuit between the span setting of the delay generation circuit and the delay setting of the adjustment delay generation circuit;
Second switching means for switching the delay setting of the delay generation circuit between a minimum value and a maximum value;
A delay generation circuit adjustment circuit comprising: a convergence determination circuit that determines convergence of a span setting value of the delay generation circuit.
前記調整用遅延発生回路の出力信号と前記信号源の出力信号との間の位相差を検出する位相比較器と、
この位相比較器から出力される位相差信号を積分する積分器と
からなることを特徴とする請求項1乃至請求項3のいずれかに記載の遅延発生回路の調整回路。 The feedback circuit includes:
A phase comparator for detecting a phase difference between an output signal of the adjustment delay generation circuit and an output signal of the signal source;
4. The delay generation circuit adjusting circuit according to claim 1, further comprising an integrator for integrating the phase difference signal output from the phase comparator.
前記基準スパンに等しい周期の繰り返しパルス信号を信号源から発生して前記遅延発生回路及び調整用遅延発生回路で遅延し、
この調整用遅延発生回路と前記信号源の出力信号の位相差に基づく信号をフィードバック回路でフィードバックし、
前記遅延発生回路の遅延設定を最小値とし、前記調整用遅延発生回路の遅延設定を前記フィードバック回路の出力信号により制御することにより位相ロックさせる第1のステップと、前記遅延発生回路の遅延設定を最大値とし、前記スパン設定を前記フィードバック回路の出力信号により制御することにより位相ロックさせる第2のステップとを、交互に切り替え、
前記第2のステップで順次得られるスパン設定値の差が基準値以下になったときにスパン調整を終了する
ことを特徴とする遅延発生回路の調整方法。 In the adjustment method of the delay generation circuit for adjusting the delay setting span of the delay generation circuit to the reference span,
A pulse signal having a period equal to the reference span is generated from a signal source and delayed by the delay generation circuit and the adjustment delay generation circuit;
A feedback circuit feeds back a signal based on the phase difference between the adjustment delay generation circuit and the output signal of the signal source,
A first step of phase-locking by setting a delay setting of the delay generating circuit to a minimum value and controlling a delay setting of the adjusting delay generating circuit by an output signal of the feedback circuit; and a delay setting of the delay generating circuit. And a second step of phase locking by setting the maximum value and controlling the span setting by an output signal of the feedback circuit,
A method of adjusting a delay generating circuit, comprising: ending span adjustment when a difference between span setting values sequentially obtained in the second step becomes equal to or less than a reference value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260653A JP2009094606A (en) | 2007-10-04 | 2007-10-04 | Adjustment circuit and adjustment method for delay-generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007260653A JP2009094606A (en) | 2007-10-04 | 2007-10-04 | Adjustment circuit and adjustment method for delay-generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094606A true JP2009094606A (en) | 2009-04-30 |
Family
ID=40666168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007260653A Pending JP2009094606A (en) | 2007-10-04 | 2007-10-04 | Adjustment circuit and adjustment method for delay-generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009094606A (en) |
-
2007
- 2007-10-04 JP JP2007260653A patent/JP2009094606A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101787501B1 (en) | System and methods of bimodal automatic power and frequency tuning of rf generators | |
US7382146B2 (en) | Semiconductor testing apparatus | |
JP5183269B2 (en) | Vernier delay circuit, time digital converter and test apparatus using the same | |
US8237479B2 (en) | Delay line calibration mechanism and related multi-clock signal generator | |
US7460969B2 (en) | Pulse width adjustment circuit, pulse width adjustment method, and test apparatus for semiconductor device | |
US20110102039A1 (en) | Apparatus and method for correcting duty cycle of clock signal | |
US20110304361A1 (en) | Time-to-digital converter with calibration | |
TWI777723B (en) | Frequency multiplier and delay-reused duty cycle calibration method | |
US8773185B2 (en) | Calibration of delay chains | |
US9490788B2 (en) | Semiconductor device | |
JP5815999B2 (en) | Phase locked loop | |
US9148135B2 (en) | Real time automatic and background calibration at embedded duty cycle correlation | |
WO2010035309A1 (en) | Delay circuit, timing generator using same, and test device | |
US8598927B2 (en) | Internal clock generator and operating method thereof | |
JP2009094606A (en) | Adjustment circuit and adjustment method for delay-generating circuit | |
US20160162261A1 (en) | Function generator for the delivery of electrical signals | |
KR102062844B1 (en) | Synchronization circuit and semiconductor apparatus using the same | |
KR101145316B1 (en) | Semiconductor device and operating method thereof | |
US9716507B1 (en) | DLL calibration method for fast frequency change without re-locking | |
KR101628160B1 (en) | Phase generator based on delay lock loop circuit and delay locking method thereof | |
JP2009014363A (en) | Semiconductor testing device | |
CN107872223B (en) | System and method for performing phase error correction | |
CN102780488B (en) | Clock generation system | |
KR102047793B1 (en) | Delay locked loop | |
KR101201116B1 (en) | Phase locked loop with dynamic loop bandwidth and producing method for output signal synchronized with reference signal using dynamic loop bandwidth |