JP2009088432A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2009088432A JP2009088432A JP2007259540A JP2007259540A JP2009088432A JP 2009088432 A JP2009088432 A JP 2009088432A JP 2007259540 A JP2007259540 A JP 2007259540A JP 2007259540 A JP2007259540 A JP 2007259540A JP 2009088432 A JP2009088432 A JP 2009088432A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- impurity diffusion
- metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関するものであり、特に、シリサイド層が形成されたMISFET(Metal Insulator Semiconductor Field Effect Transistor)の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a metal insulator semiconductor field effect transistor (MISFET) in which a silicide layer is formed.
従来のMISFETにおけるシリサイド層は、スパッタにより、高融点金属からなる金属膜をシリコン表面に形成する。そして、その金属膜上に、窒素濃度が70%程度の窒素とアルゴンの混合ガスを用いたスパッタにより、金属膜酸化防止用のチタンナイトライド膜を形成する。それから、熱処理を施し、いわゆるサリサイド法により金属膜とシリコンとを反応させて、シリサイド層を形成する。特許文献1には、上述の金属膜が、コバルトである場合の半導体装置が記載されている。
In the silicide layer in the conventional MISFET, a metal film made of a refractory metal is formed on the silicon surface by sputtering. Then, a titanium nitride film for preventing metal film oxidation is formed on the metal film by sputtering using a mixed gas of nitrogen and argon having a nitrogen concentration of about 70%. Then, heat treatment is performed, and a metal film and silicon are reacted by a so-called salicide method to form a silicide layer.
一方、コバルトからなるシリサイド層では、パターンを微細化すると抵抗上昇が大きい。そのため、65nmプロセス以降の世代の半導体装置では、より抵抗上昇が小さいニッケルおよびその合金からなるシリサイド層を設けた半導体装置が提案されている。 On the other hand, in the silicide layer made of cobalt, the resistance rise is large when the pattern is miniaturized. Therefore, a semiconductor device provided with a silicide layer made of nickel and an alloy thereof having a smaller resistance increase has been proposed as a semiconductor device of the generation after the 65 nm process.
ニッケルの採用により、細線抵抗は安定した。しかしながら、シリサイド層を形成する金属を、コバルトからニッケルに変更したことに伴い、シリコン基板と不純物拡散層との間の逆方向接合リーク電流が増大するという問題があった。 By adopting nickel, the wire resistance is stable. However, there has been a problem in that the reverse junction leakage current between the silicon substrate and the impurity diffusion layer increases as the metal forming the silicide layer is changed from cobalt to nickel.
本発明は、上記のような問題点を解決するためになされたものであり、シリサイド層を備える半導体装置において、シリコン基板と不純物拡散層との間の接合リーク電流を低減することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to reduce junction leakage current between a silicon substrate and an impurity diffusion layer in a semiconductor device including a silicide layer. .
実施の形態に係る半導体装置の製造方法は、(a)シリコン基板表面に不純物拡散層を形成する工程と、(b)前記不純物拡散層上に、第1の金属からなる第1の層を形成する工程とを備える。そして、(c)窒素濃度が80%以上の雰囲気で、スパッタにより第2の金属を含む第2の層を前記第1の層上に形成する工程を備える。そして、(d)前記工程(c)の後に、熱処理により前記不純物拡散層のシリコンと、前記第1の金属とを反応させてシリサイド層を形成する工程を備える。 A method of manufacturing a semiconductor device according to an embodiment includes (a) a step of forming an impurity diffusion layer on a silicon substrate surface, and (b) forming a first layer made of a first metal on the impurity diffusion layer. And a step of performing. And (c) forming a second layer containing the second metal on the first layer by sputtering in an atmosphere having a nitrogen concentration of 80% or more. (D) After the step (c), there is a step of forming a silicide layer by reacting silicon of the impurity diffusion layer with the first metal by heat treatment.
本発明の半導体装置の製造方法によれば、シリサイド層を備える半導体装置において、シリコン基板と不純物拡散層との間の接合リーク電流を低減することができる。 According to the method for manufacturing a semiconductor device of the present invention, in a semiconductor device including a silicide layer, a junction leakage current between the silicon substrate and the impurity diffusion layer can be reduced.
<実施の形態1>
本実施の形態に係る半導体装置の製造方法について説明する前に、本発明の前提となる半導体装置の製造方法について説明する。ここでいう半導体装置は、例えば、65nmプロセス以降の高集積なSoC、SRAMを形成するMISFETが該当する。図5は、本発明の前提となる製造方法により形成される半導体装置の断面を製造フローに従って示した図である。
<
Before describing a method for manufacturing a semiconductor device according to the present embodiment, a method for manufacturing a semiconductor device as a premise of the present invention will be described. The semiconductor device here corresponds to, for example, a MISFET that forms a highly integrated SoC or SRAM after the 65 nm process. FIG. 5 is a view showing a cross section of a semiconductor device formed by a manufacturing method as a premise of the present invention according to a manufacturing flow.
図5(a)は、シリサイド層形成プロセスを行う前の下地構造を示す。図5(a)に示すように、シリコン基板1表面に第1の不純物拡散層5、第2の不純物拡散層8よりなる不純物拡散層を形成する。図5(a)では、シリコン基板1に、素子分離絶縁膜2と、ゲート絶縁膜3と、ゲート電極4と、シリコン酸化膜6、シリコン窒化膜7よりなるサイドウォールがさらに形成されている。ここで、図5(a)の下地構造の形成について簡単に説明する。
FIG. 5A shows the underlying structure before the silicide layer formation process. As shown in FIG. 5A, an impurity diffusion layer including a first impurity diffusion layer 5 and a second
ゲート電極4は、素子分離絶縁膜2により画定されたシリコン基板1上にゲート絶縁膜3を介して形成される。このゲート電極4は、例えば、ポリシリコンとシリコン酸化膜との積層構造体から構成される。ゲート電極4の高さは、例えば、100nmとなるように形成される。
The
第1の不純物拡散層5は、シリコン基板1表面に、ゲート電極4をマスクとするイオン注入により形成される。シリコン酸化膜6とシリコン窒化膜7との積層よりなるサイドウォールは、ゲート電極4の側面に形成される。第2の不純物拡散層8は、シリコン基板1表面に、ゲート電極4および上述のサイドウォールをマスクにして形成される。
The first impurity diffusion layer 5 is formed on the surface of the
次に、外部に露出したシリコン表面の自然酸化膜を、例えば、希釈したフッ化水素水溶液にて除去する。その後、図5(b)に示すように、第2の不純物拡散層8上に、金属膜9を、例えば、スパッタにより形成する。図5(b)に係る半導体装置の製造方法では、ゲート電極4、上述のサイドウォール、素子分離絶縁膜2上にも形成される。金属膜9を構成する金属は、例えば、ニッケル、ニッケル合金、コバルト、コバルト合金のいずれか一つが該当する。ここでは、金属膜9を構成する金属は、ニッケルであるものとして説明する。金属膜9の厚さは、例えば、10nmとなるように形成する。
Next, the natural oxide film on the silicon surface exposed to the outside is removed, for example, with a diluted aqueous solution of hydrogen fluoride. Thereafter, as shown in FIG. 5B, a
それから、窒素濃度が70%となる雰囲気で、スパッタによりチタンナイトライド膜10を金属膜9上に形成する。このチタンナイトライド膜10は、金属膜9の酸化を防止するための膜である。スパッタは、例えば、アルゴン流量:15sccm、窒素流量:35sccm、成膜温度:100℃、成膜圧力:5mTorr、スパッタパワー:1kWにて行う。ここで、チタンナイトライド膜10の厚さは、例えば、10nmとなるように形成する。
Then, a
その後、例えば、ランプアニール装置を用いて250〜400℃の熱処理を施す。こうして、いわゆるサリサイド法により、図5(c)に示すように、第2の不純物拡散層8のシリコンと、ニッケルとを反応させてシリサイド層11を形成する。図5(c)に係る半導体装置の製造方法では、ゲート電極4のシリコンにおいても、同様にシリサイド層13が形成される。シリサイド層11,13表面にはチタンナイトライド膜10が残り、また、素子分離絶縁膜2、ゲート電極4側面のサイドウォール表面にはシリサイド化しなかった金属膜9とチタンナイトライド膜10が残る。
Thereafter, for example, heat treatment at 250 to 400 ° C. is performed using a lamp annealing apparatus. Thus, by the so-called salicide method, as shown in FIG. 5C, the silicide of the second
その後、図5(d)に示すように、例えば、硫酸と過酸化水素水の混合液により、金属膜9とチタンナイトライド膜10を除去する。その後、図5(e)に示すように、例えば、CVD(Chemical Vapor Deposition)法により、シリコン酸化膜からなる層間絶縁膜14を形成し、通常のCMOSプロセスを用いて配線工程を行うことでトランジスタを形成する。
Thereafter, as shown in FIG. 5D, the
以上の工程からなる製造方法により形成した半導体装置において、シリコン基板1と、第1の不純物拡散層5、第2の不純物拡散層8よりなる不純物拡散層との間の逆方向接合リークについて測定した。なお、ここでは簡単のため、パターニングウェハに、上述の不純物拡散層に相当するN型拡散領域と、シリコン基板1に相当するP型ウェルと、シリサイド層11に相当するシリサイド層とを形成し、N型拡散領域とP型ウェルとの間に1.2Vの電圧を印加した場合の逆方向接合リーク電流を測定した。
In the semiconductor device formed by the manufacturing method including the above steps, the reverse junction leakage between the
図6は、その測定結果を示す図である。この図6の横軸は接合リーク電流、縦軸は累積度数である。ここで、累積度数とは、製造した半導体装置全数のうち、横軸に示す接合リーク電流以下となる半導体装置が得られる割合を示す。この図に示すように、約90%の数の半導体装置において、接合リーク電流が1E−10(A)程度となるが、残りの約10%の数の半導体装置において、接合リーク電流が1E−7(A)以上となり、落ちこぼれが生じていることが分かる。このように、上述の工程からなる半導体装置の製造方法では、シリコン基板1と、上述の不純物拡散層との間の接合リーク電流が大きいという問題があった。
FIG. 6 is a diagram showing the measurement results. In FIG. 6, the horizontal axis represents the junction leakage current, and the vertical axis represents the cumulative frequency. Here, the cumulative frequency indicates the ratio of the total number of manufactured semiconductor devices that can obtain semiconductor devices having a junction leakage current or less shown on the horizontal axis. As shown in this figure, in about 90% of the semiconductor devices, the junction leakage current is about 1E-10 (A), but in the remaining about 10% of the semiconductor devices, the junction leakage current is 1E−. 7 (A) or more, it can be seen that there is a drop. As described above, the semiconductor device manufacturing method including the above-described processes has a problem that a junction leakage current between the
図1は、スパッタによるチタンナイトライド膜10形成時の窒素分圧と、チタンナイトライド膜10の抵抗率との関係を示した図である。なお、図1横軸の窒素分圧は、窒素濃度に相当し、以下、同様の意味で用いる。図に示すように、80%以上の窒素分圧のスパッタによってチタンナイトライド膜10を形成すると、チタンナイトライド膜10の抵抗率が上がる。このような窒素分圧が80%以上の範囲で形成したチタンナイトライド膜10の膜質は、他の範囲で形成した膜質と異なり、スパッタ装置内に付着すると剥離しやすく、発塵する可能性が高い。そのため、従来の半導体装置の製造方法では、80%以上の窒素濃度のスパッタでチタンナイトライド膜10を形成していなかった。
FIG. 1 is a diagram showing the relationship between the nitrogen partial pressure when the
ここで、上述の発塵の可能性はあるが、従来の半導体装置の製造方法では用いられていない80%以上の窒素濃度でのスパッタを行った場合に、シリコン基板1と、上述の不純物拡散層との間の接合リークを低減できるかについて実験調査を行った。
Here, although there is a possibility of the above-mentioned dust generation, when sputtering is performed at a nitrogen concentration of 80% or more, which is not used in the conventional semiconductor device manufacturing method, the
図2は、シリサイド層11中のチタン量を測定した結果を示す。ここで、チタン量は、SIMS(Secondary Ionization Mass Spectormeter)により定性的に測定した。縦軸は、シリサイド層11中のチタン量を示し、横軸は、スパッタによるチタンナイトライド膜10形成時の窒素分圧を示す。この図の傾向から、窒素分圧70%以下では、窒素分圧80%以上のときに比べ、シリサイド層11中のチタン含有量が増加していることが分かる。
FIG. 2 shows the result of measuring the amount of titanium in the
この理由について考察すると、高い窒素分圧にてチタンナイトライド膜10が形成されない場合には、当該膜中には、窒素と結合しないチタンが多く含まれる。そのため、チタンナイトライド膜10中の、窒素と結合していないチタン原子12、または、結合の弱いチタン原子12が、熱処理による図5(c)のシリサイド化反応中に、金属膜9、および、シリサイド層11へ拡散したためであると考えられる。
Considering this reason, when the
シリサイド層11へ拡散するチタン原子12が多くなると、チタン原子12が、シリコン基板1と上述の不純物拡散層との間の接合領域に達して、接合リーク電流を大きくする可能性がある。そこで、発明者はこのような知見に基づき、以下に説明する本実施の形態に係る半導体装置の製造方法を行った。
When the number of
図3は、本実施の形態に係る製造方法により形成される半導体装置の断面を製造フローに従って示した図である。図3(a)は、シリサイド層形成プロセスを行う前の下地構造を示す。この図3(a)に示すように、シリコン基板1表面に第1の不純物拡散層5、第2の不純物拡散層8よりなる不純物拡散層を形成する。図3(a)では、シリコン基板1に、素子分離絶縁膜2と、ゲート絶縁膜3と、ゲート電極4と、シリコン酸化膜6、シリコン窒化膜7よりなるサイドウォールがさらに形成されている。ここで、図3(a)に示される下地構造の形成について簡単に説明する。
FIG. 3 is a view showing a cross section of a semiconductor device formed by the manufacturing method according to the present embodiment in accordance with the manufacturing flow. FIG. 3A shows the underlying structure before the silicide layer formation process. As shown in FIG. 3A, an impurity diffusion layer including a first impurity diffusion layer 5 and a second
ゲート電極4は、素子分離絶縁膜2により画定されたシリコン基板1上にゲート絶縁膜3を介して形成される。このゲート電極4は、例えば、ポリシリコンとシリコン酸化膜との積層構造体から構成される。ゲート電極4の高さは、例えば、100nmとなるように形成される。
The
本実施の形態に係る第1の不純物拡散層5は、シリコン基板1表面に、ゲート電極4をマスクとするイオン注入により形成される。シリコン酸化膜6とシリコン窒化膜7との積層よりなるサイドウォールは、ゲート電極4の側面に形成される。本実施の形態に係る第2の不純物拡散層8は、シリコン基板1表面に、ゲート電極4および上述のサイドウォールをマスクにして形成される。
The first impurity diffusion layer 5 according to the present embodiment is formed on the surface of the
次に、外部に露出したシリコン表面の自然酸化膜を、例えば、希釈したフッ化水素水溶液にて除去する。その後、図3(b)に示すように、不純物拡散層のうちの第2の不純物拡散層8上に、第1の金属からなる第1の層である金属膜9を、例えば、スパッタにより形成する。本実施の形態に係る半導体装置の製造方法では、ゲート電極4、上述のサイドウォール、素子分離絶縁膜2上にも形成される。第1の金属は、ニッケル、ニッケル合金、コバルト、コバルト合金のいずれか一つを含む。本実施の形態では、第1の金属は、ニッケルであるものとする。金属膜9の厚さは、例えば、10nmとなるように形成する。
Next, the natural oxide film on the silicon surface exposed to the outside is removed, for example, with a diluted aqueous solution of hydrogen fluoride. Thereafter, as shown in FIG. 3B, a
それから、窒素濃度が80%以上の雰囲気で、スパッタにより第2の金属を含む第2の層を金属膜9上に形成する。第2の金属は、チタン、チタン合金のいずれか一つを含む。本実施の形態では、第2の金属は、チタンであるものとし、第2の層は、チタンナイトライド膜10であるものとする。特に、本実施の形態では、窒素濃度が100%の雰囲気で、スパッタによりチタンナイトライド膜10を金属膜9上に形成する。そのようなスパッタは、例えば、窒素流量:50sccm、成膜温度:100℃、成膜圧力:5mTorr、スパッタパワー:1kWにて行う。ここで、チタンナイトライド膜10の厚さは、例えば、10nmとなるように形成する。
Then, a second layer containing the second metal is formed on the
その後、例えば、ランプアニール装置を用いて250〜400℃の熱処理を施す。こうして、図3(c)に示すように、熱処理により不純物拡散層のうちの第2の不純物拡散層8のシリコンと、ニッケルとを反応させてシリサイド層11を形成する。本実施の形態に係る半導体装置の製造方法では、ゲート電極4のシリコンにおいても、同様にシリサイド層13が形成される。シリサイド層11,13表面にはチタンナイトライド膜10が残り、また、素子分離絶縁膜2、ゲート電極4側面のサイドウォール表面にはシリサイド化しなかった金属膜9とチタンナイトライド膜10が残る。
Thereafter, for example, heat treatment at 250 to 400 ° C. is performed using a lamp annealing apparatus. Thus, as shown in FIG. 3C, the
その後、図3(d)に示すように、例えば、硫酸と過酸化水素水の混合液により、金属膜9とチタンナイトライド膜10を除去する。その後、図3(e)に示すように、例えば、CVD(Chemical Vapor Deposition)法により、シリコン酸化膜からなる層間絶縁膜14を形成し、通常のCMOSプロセスを用いて配線工程を行うことでトランジスタを形成する。
Thereafter, as shown in FIG. 3D, the
以上の工程からなる本実施の形態に係る半導体装置の製造方法により形成した半導体装置において、シリコン基板1と、第1の不純物拡散層5、第2の不純物拡散層8よりなる不純物拡散層との間に1.2Vの電圧を印加した場合の逆方向接合リーク電流を測定した。図4は、図6の測定状態と同様にして測定した結果を示す図である。この図において、窒素濃度を70%で形成した本発明の前提となる製造方法による半導体装置を、白抜き四角の点、窒素濃度を100%で形成した本実施の形態に係る製造方法による半導体装置を、黒塗り丸の点で示している。
In the semiconductor device formed by the method of manufacturing a semiconductor device according to the present embodiment having the above steps, the
図4に示すように、本実施の形態に係る製造方法による半導体装置は、従来の製造方法による半導体装置と同様、約90%の数の半導体装置において、接合リーク電流が1E−10(A)程度となる。一方、残りの約10%の数の半導体装置において、従来の製造方法による半導体装置では、接合リークが1E−7(A)を超えるのに対し、本実施の形態に係る製造方法による半導体装置では、それ以下に抑えることができる。 As shown in FIG. 4, the semiconductor device manufactured by the manufacturing method according to the present embodiment has a junction leakage current of 1E-10 (A) in about 90% of the number of semiconductor devices, similar to the semiconductor device manufactured by the conventional manufacturing method. It will be about. On the other hand, in the remaining 10% of semiconductor devices, the junction leak exceeds 1E-7 (A) in the semiconductor device according to the conventional manufacturing method, whereas in the semiconductor device according to the present embodiment, the junction leak exceeds 1E-7 (A). , It can be suppressed below.
以上のように、本実施の形態に係る半導体装置の製造方法によれば、シリコン基板1と上述の不純物拡散層との間の接合リークを低減することができる。特に、65nmプロセス以降の半導体装置において、ニッケルシリサイド層の形成は必須となるが、その場合に生じる接合リークの増大を抑制できる点で有効である。
As described above, according to the method for manufacturing a semiconductor device according to the present embodiment, junction leakage between the
なお、本実施の形態では、窒素濃度が100%以上の雰囲気で、スパッタによりチタンナイトライド膜10を形成したが、これに限ったものではなく、窒素濃度が80%以上の雰囲気であってもよい。この場合であっても、従来の半導体装置よりも、シリサイド層11に拡散するチタン量を低減させることができるのは、図2の傾向から明らかである。その結果、上述と同様に、シリコン基板1と上述の不純物拡散層との間の接合リークを低減することができる。
In the present embodiment, the
しかしながら、窒素濃度を100%にしてチタンナイトライド膜10を形成すれば、ストイキオメトリックなチタンナイトライド膜10を形成することができ、チタンをシリサイド層11に拡散させることなく、良質なシリサイド層11を形成することができる。そのため、接合リークを低減させる観点からすれば、窒素濃度を100%にすることが望ましい。
However, if the
1 シリコン基板、2 素子分離絶縁膜、3 ゲート絶縁膜、4 ゲート電極、5 第1の不純物拡散層、6 シリコン酸化膜、7 シリコン窒化膜、8 第2の不純物拡散層、9 金属膜、10 チタンナイトライド膜、11,13 シリサイド層、12 チタン原子、14 層間絶縁膜。 1 silicon substrate, 2 element isolation insulating film, 3 gate insulating film, 4 gate electrode, 5 first impurity diffusion layer, 6 silicon oxide film, 7 silicon nitride film, 8 second impurity diffusion layer, 9 metal film, 10 Titanium nitride film, 11, 13 silicide layer, 12 titanium atoms, 14 interlayer insulating film.
Claims (3)
(b)前記不純物拡散層上に、第1の金属からなる第1の層を形成する工程と、
(c)窒素濃度が80%以上の雰囲気で、スパッタにより第2の金属を含む第2の層を前記第1の層上に形成する工程と、
(d)前記工程(c)の後に、熱処理により前記不純物拡散層のシリコンと、前記第1の金属とを反応させてシリサイド層を形成する工程とを備える、
半導体装置の製造方法。 (A) forming an impurity diffusion layer on the silicon substrate surface;
(B) forming a first layer made of a first metal on the impurity diffusion layer;
(C) forming a second layer containing a second metal on the first layer by sputtering in an atmosphere having a nitrogen concentration of 80% or more;
(D) After the step (c), a step of reacting silicon of the impurity diffusion layer with the first metal by heat treatment to form a silicide layer.
A method for manufacturing a semiconductor device.
ニッケル、ニッケル合金、コバルト,コバルト合金のいずれか一つを含み、
前記第2の金属は、
チタン、チタン合金のいずれか一つを含む、
請求項1に記載の半導体装置の製造方法。 The first metal is
Including any one of nickel, nickel alloy, cobalt, cobalt alloy,
The second metal is
Including any one of titanium and titanium alloys,
A method for manufacturing a semiconductor device according to claim 1.
窒素濃度が100%の雰囲気で、スパッタにより前記第2の層を前記第1の層上に形成する工程を含む、
請求項1または請求項2に記載の半導体装置の製造方法。 The step (c)
Forming the second layer on the first layer by sputtering in an atmosphere having a nitrogen concentration of 100%.
A method for manufacturing a semiconductor device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259540A JP2009088432A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259540A JP2009088432A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088432A true JP2009088432A (en) | 2009-04-23 |
Family
ID=40661421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259540A Pending JP2009088432A (en) | 2007-10-03 | 2007-10-03 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088432A (en) |
-
2007
- 2007-10-03 JP JP2007259540A patent/JP2009088432A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7666728B2 (en) | Manufacturing method of semiconductor device | |
JP4738178B2 (en) | Manufacturing method of semiconductor device | |
JP5375362B2 (en) | Manufacturing method of semiconductor device | |
WO2007060797A1 (en) | Semiconductor device and method for manufacturing same | |
JP2007251030A (en) | Semiconductor device and method of manufacturing the same | |
US7344978B2 (en) | Fabrication method of semiconductor device | |
JP5194797B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4191000B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007299899A (en) | Semiconductor device and its manufacturing method | |
JP2007214436A (en) | Semiconductor device and manufacturing method therefor | |
WO2005083795A8 (en) | Method for manufacturing semiconductor device and plasma oxidation method | |
KR100920054B1 (en) | Method of manufacturing semiconductor device | |
JP2008192661A (en) | Method for manufacturing semiconductor device | |
JP2008117842A (en) | Semiconductor device, and method for manufacturing the same | |
JP2008078559A (en) | Semiconductor device and method of manufacturing the same | |
JP2009088432A (en) | Method for manufacturing semiconductor device | |
JP2007165480A (en) | Semiconductor device and manufacturing method therefor | |
JP2007019330A (en) | Method for manufacturing semiconductor device | |
JP2007288084A (en) | Insulating film, and its forming method | |
JP2009049207A (en) | Semiconductor device manufacturing method | |
US7595264B2 (en) | Fabrication method of semiconductor device | |
JP5195421B2 (en) | Semiconductor device | |
JP2008159834A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2005236020A (en) | Manufacturing method of semiconductor device | |
JP2011014567A (en) | Method of manufacturing semiconductor device, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |