JP2007019330A

JP2007019330A - Method for manufacturing semiconductor device

Info

Publication number: JP2007019330A
Application number: JP2005200553A
Authority: JP
Inventors: Koji Umeda; 浩司梅田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-07-08
Filing date: 2005-07-08
Publication date: 2007-01-25

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device capable of improving a characteristic of the device and responding to the downsizing requirement. <P>SOLUTION: The method for manufacturing the semiconductor device comprises the steps of forming a gate insulating film 16 on a semiconductor substrate 11, forming a gate electrode 17 on the gate insulating film 16, forming a pair of source/drain diffusion layers 14 at the predetermined intervals on the gate insulating film 16 on the surface layer of the semiconductor substrate 11 and in a circumference region of the gate electrode 17 so as to regulate a channel region, forming silicide layers 15, 18 on the surface layer of the gate electrode 17 and the surface layer of the pair of source/drain diffusion layers 14, and forming a liner layer 22 on the semiconductor substrate 11 by individually exposing the semiconductor substrate 11 in a gas atmosphere including nitrogen and silicon under reduced pressure at the temperature range of not more than 450°C after forming the silicide layers 15, 18. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関するものであり、特に、ゲート電極の表層やソース・ドレイン拡散層の表層にシリサイド層を備えてなり、デバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置の製造方法に関するものである。 The present invention relates to a method of manufacturing a semiconductor device, and in particular, a silicide layer is provided on a surface layer of a gate electrode or a surface layer of a source / drain diffusion layer, thereby improving device characteristics and supporting further miniaturization. The present invention relates to a method for manufacturing a semiconductor device.

従来の一般的なＭＯＳ(Metal Oxide Semiconductor)トランジスタに、ポリシリコンからなるゲート電極の表層やソース・ドレイン拡散層の表層にシリサイド層を形成したものがある。このシリサイド層は、デバイス特性、すなわちデバイス動作速度の向上のためにゲート電極の表層やソース・ドレイン拡散層の表層に形成されるものであり、このようなシリサイド層を形成して低抵抗化を図った構造は一般にサリサイド構造と呼ばれている。 Some conventional MOS (Metal Oxide Semiconductor) transistors have a silicide layer formed on the surface layer of a gate electrode made of polysilicon and the surface layer of a source / drain diffusion layer. This silicide layer is formed on the surface of the gate electrode and the surface of the source / drain diffusion layer in order to improve device characteristics, that is, the device operating speed. The illustrated structure is generally called a salicide structure.

また、上記の構成の上部にはたとえば酸化膜からなる層間絶縁膜を有し、ソース・ドレイン拡散層の表層に形成されたシリサイド層に導通するコンタクトを該層間絶縁膜中に備える。このコンタクトを形成するためにＲＩＥを用いて層間絶縁膜中にコンタクトホールを形成するが、このときコンタクトホールの形成位置に位置ずれが生じた場合には、同じ酸化膜からなる素子分離をエッチングしてしまう場合が生じ、確実な素子分離が阻害される。 In addition, an interlayer insulating film made of, for example, an oxide film is provided on the upper part of the above structure, and a contact conducting to the silicide layer formed on the surface layer of the source / drain diffusion layer is provided in the interlayer insulating film. In order to form this contact, a contact hole is formed in the interlayer insulating film by using RIE. If the position of the contact hole is shifted at this time, the element isolation made of the same oxide film is etched. May occur, and reliable element isolation is hindered.

そこで、素子分離が削られることを防止するために、シリサイド層が形成された後の半導体基板上に層間絶縁膜や素子分離と異なる材料、たとえば窒化シリコン（Ｓｉ₃Ｎ₄）からなるライナー膜を形成し、その上に層間絶縁膜を形成している。 Therefore, in order to prevent the element isolation from being cut, an interlayer insulating film or a material different from the element isolation, for example, a liner film made of silicon nitride (Si ₃ N ₄ ) is formed on the semiconductor substrate after the silicide layer is formed. An interlayer insulating film is formed thereon.

また、このライナー膜（Ｓｉ₃Ｎ₄）をゲート構造上に形成することで、該ゲート構造に応力を与え、デバイス特性の向上を図ることができる。このようなライナー膜（Ｓｉ₃Ｎ₄）は熱ＣＶＤ法により形成されるが、該ライナー膜（Ｓｉ₃Ｎ₄）を形成するためには最低でも６００℃程度の温度で熱処理が行われる。 Further, by forming this liner film (Si ₃ N ₄ ) on the gate structure, stress can be applied to the gate structure, and the device characteristics can be improved. Such a liner film (Si ₃ N ₄ ) is formed by a thermal CVD method. In order to form the liner film (Si ₃ N ₄ ), a heat treatment is performed at a temperature of about 600 ° C. at least.

ところで、上記のシリサイド層としては一般にコバルトシリサイド（ＣｏＳｉ）が用いられているが、ＭＯＳトランジスタのさらなる微細化に対応するため、より電気抵抗の低い材料であるニッケルシリサイド（ＮｉＳｉ）の適用が検討されている。 By the way, although cobalt silicide (CoSi) is generally used as the silicide layer, application of nickel silicide (NiSi), which is a material with lower electrical resistance, has been studied in order to cope with further miniaturization of MOS transistors. ing.

しかしながら、上述したようにニッケルシリサイド（ＮｉＳｉ）は耐熱性が低いため、６００℃程度の温度で熱処理を行った場合には凝集して抵抗が上昇してしまい、低抵抗化が図れないという問題がある。 However, as described above, since nickel silicide (NiSi) has low heat resistance, when heat treatment is performed at a temperature of about 600 ° C., the resistance increases due to agglomeration, and the resistance cannot be reduced. is there.

また、ライナー膜（Ｓｉ₃Ｎ₄）の形成について具体的に説明すると、シリコンウエハを６００℃〜７５０℃程度の温度のプロセスチャンバに設置し、該プロセスチャンバ内に反応性シリコン含有ガスと反応性窒素含有ガスとを同時に導入して気相中で反応させる。そして、その反応物であるＳｉ₃Ｎ₄をシリコンウエハに堆積させる。このとき、安全上の問題等から一般的に減圧下でその反応を行うため気相反応は温度依存性が大きく、低温では極端に反応が遅くなる。このため、工業的には６００℃以下の温度での気相反応によるＳｉ₃Ｎ₄の成膜は不可能であった。 Further, the formation of the liner film (Si ₃ N ₄ ) will be specifically described. A silicon wafer is placed in a process chamber having a temperature of about 600 ° C. to 750 ° C., and the reactive silicon-containing gas and the reactivity are contained in the process chamber. Nitrogen-containing gas is simultaneously introduced and reacted in the gas phase. Then, Si ₃ N ₄ as the reactant is deposited on the silicon wafer. At this time, since the reaction is generally performed under reduced pressure due to safety problems, the gas phase reaction is highly temperature dependent, and the reaction is extremely slow at low temperatures. For this reason, it was impossible to form Si ₃ N ₄ by a vapor phase reaction at a temperature of 600 ° C. or less industrially.

したがって、コバルトシリサイド（ＣｏＳｉ）よりも電気抵抗の低いニッケルシリサイド（ＮｉＳｉ）を用いてデバイス動作速度の向上を図るとともに、ＭＯＳトランジスタのさらなる微細化を実現する半導体装置の製造方法は未だ確立されていないのが現状である。 Therefore, a method for manufacturing a semiconductor device has not yet been established that uses nickel silicide (NiSi), which has a lower electrical resistance than cobalt silicide (CoSi), to improve the device operating speed and achieve further miniaturization of MOS transistors. is the current situation.

本発明は、上記に鑑みてなされたものであって、デバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置の製造方法を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a method of manufacturing a semiconductor device that can improve device characteristics and cope with further miniaturization.

上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、半導体基板の表層のゲート絶縁膜およびゲート電極の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン拡散層を形成するソース・ドレイン拡散層形成工程と、ゲート電極の表層および一対のソース・ドレイン拡散層の表層にシリサイド層を形成するシリサイド層形成工程と、シリサイド層の形成後に、半導体基板を減圧下において４５０℃以下の温度範囲で窒素含有ガス雰囲気中およびシリコン含有ガス雰囲気中に個別に暴露して半導体基板上にライナー膜を形成するライナー膜形成工程と、を含むことを特徴とする。 In order to solve the above-described problems and achieve the object, a manufacturing method of a semiconductor device according to the present invention includes a gate insulating film forming step of forming a gate insulating film on a semiconductor substrate, a gate electrode on the gate insulating film, Forming a gate electrode and forming a pair of source / drain diffusion layers at predetermined intervals so as to define a channel region in a peripheral region of the gate insulating film and the gate electrode on the surface layer of the semiconductor substrate A diffusion layer forming step, a silicide layer forming step of forming a silicide layer on the surface layer of the gate electrode and the pair of source / drain diffusion layers, and a temperature range of 450 ° C. or lower under reduced pressure after the formation of the silicide layer A liner film is formed on a semiconductor substrate by individually exposing in a nitrogen-containing gas atmosphere and a silicon-containing gas atmosphere at Characterized in that it comprises a forming step.

この発明によれば、減圧下において４５０℃以下の温度範囲で窒素含有ガス雰囲気中およびシリコン含有ガス雰囲気中に個別に暴露して半導体基板上にライナー膜を形成するため、シリサイド層に悪影響を与えることなく、ライナー膜を確実に形成することが可能である。したがって、この発明によれば、デバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置を作製することができる、という効果を奏する。 According to the present invention, since the liner film is formed on the semiconductor substrate by individually exposing in a nitrogen-containing gas atmosphere and a silicon-containing gas atmosphere at a temperature range of 450 ° C. or lower under reduced pressure, the silicide layer is adversely affected. Therefore, it is possible to reliably form the liner film. Therefore, according to the present invention, it is possible to produce a semiconductor device that can improve device characteristics and cope with further miniaturization.

以下に、本発明にかかる半導体装置の製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a method for manufacturing a semiconductor device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１−１は、本発明の実施の形態１にかかる半導体装置（トランジスタ）の構成を示す断面図である。また、図１−２は、本実施の形態にかかる半導体装置のゲート構造を説明する断面図であり、図１−１におけるゲート構造周辺部を拡大して示す図である。 Embodiment 1 FIG.
FIG. 1-1 is a cross-sectional view showing the configuration of the semiconductor device (transistor) according to the first embodiment of the present invention. FIG. 1-2 is a cross-sectional view illustrating the gate structure of the semiconductor device according to the present embodiment, and is an enlarged view of the periphery of the gate structure in FIG. 1-1.

図１−１に示すように本実施の形態にかかる半導体装置においては、半導体基板１１の表層に、各素子を分離するための素子分離であるＳＴＩ素子分離１２と、該ＳＴＩ素子分離１２間の領域であってトランジスタ素子が形成される活性領域にチャネル領域１３を規定するように互いに距離を隔てて形成されたソース・ドレイン拡散層１４と、該ソース・ドレイン拡散層１４の表層部に互いに距離を隔てて形成されたシリサイド層１５と、を有している。ここで、シリサイド層１５は、ニッケルシリサイド（ＮｉＳｉ）からなる。 As shown in FIG. 1A, in the semiconductor device according to the present embodiment, an STI element isolation 12 that is an element isolation for isolating each element is formed on the surface layer of the semiconductor substrate 11, and the STI element isolation 12 is between. A source / drain diffusion layer 14 formed at a distance from each other so as to define a channel region 13 in an active region in which a transistor element is formed, and a surface layer portion of the source / drain diffusion layer 14 at a distance from each other And a silicide layer 15 formed with a gap therebetween. Here, the silicide layer 15 is made of nickel silicide (NiSi).

また、半導体基板１１上のソース・ドレイン拡散層１４上および該ソース・ドレイン拡散層１４に挟まれた領域上には、図１−２に示すように半導体基板１１側からたとえば酸化膜からなるゲート絶縁膜１６、ポリシリコン電極１７と、該ポリシリコン電極の表層がシリサイド化されたメタル電極１８（シリサイド層）とからなるゲート電極１９がこの順で積層された積層構造を有するゲート構造２１が形成されている。 Further, on the source / drain diffusion layer 14 on the semiconductor substrate 11 and on the region sandwiched between the source / drain diffusion layers 14, a gate made of, for example, an oxide film is formed from the semiconductor substrate 11 side as shown in FIG. A gate structure 21 having a stacked structure in which a gate electrode 19 including an insulating film 16, a polysilicon electrode 17, and a metal electrode 18 (silicide layer) in which the surface layer of the polysilicon electrode is silicided is formed in this order is formed. Has been.

また、ゲート構造２１の外側、すなわち側面には、２層からなるサイドウォールスペーサ２０ａ、２０ｂが形成されている。ここで、サイドウォールスペーサ２０ａは、たとえばシリコン酸化膜からなり、サイドウォールスペーサ２０ｂは、シリコン窒化膜からなる。そして、ＳＴＩ素子分離１２上、ソース・ドレイン拡散層１４上、シリサイド層１５上、サイドウォールスペーサ２０ａ、２０ｂ上およびゲート電極１９上には、これらを覆うようにシリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２が形成されている。 Further, sidewall spacers 20a and 20b composed of two layers are formed on the outer side of the gate structure 21, that is, on the side surfaces. Here, the sidewall spacer 20a is made of, for example, a silicon oxide film, and the sidewall spacer 20b is made of a silicon nitride film. A silicon nitride film (Si ₃ N ₄ ) is formed on the STI element isolation 12, the source / drain diffusion layer 14, the silicide layer 15, the sidewall spacers 20 a and 20 b, and the gate electrode 19 so as to cover them. A liner film 22 made of is formed.

また、半導体基板１１上にはゲート構造２１およびＳＴＩ素子分離１２を覆う層間絶縁膜２３が形成されている。そして、層間絶縁膜２３には、導電性材料からなり層間絶縁膜２３の上面からシリサイド層１５まで達してソース・ドレイン拡散層１４に導通するコンタクト２４が形成され、さらに該層間絶縁膜２３上にはコンタクト２４と導通する配線層２５が形成されている。 An interlayer insulating film 23 is formed on the semiconductor substrate 11 so as to cover the gate structure 21 and the STI element isolation 12. In the interlayer insulating film 23, a contact 24 made of a conductive material and reaching the silicide layer 15 from the upper surface of the interlayer insulating film 23 and conducting to the source / drain diffusion layer 14 is formed. A wiring layer 25 is formed which is electrically connected to the contact 24.

上記のような構成を有する本実施の形態にかかる半導体装置においては、上述したようにＳＴＩ素子分離１２上、ソース・ドレイン拡散層１４上、シリサイド層１５上、サイドウォールスペーサ２０ａ、２０ｂ上およびゲート電極１９上に、これらを覆うようにシリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２が形成されている。そしてこのライナー膜２２は、所定の方向を向いた応力を有する。その結果、この半導体装置においては、該ライナー膜２２よりゲート構造に対して所定の方向の応力が与えられ、デバイス特性の向上が図られている。したがって、本実施の形態にかかる半導体装置においては、デバイス特性の良好な高品質の半導体装置が実現されている。 In the semiconductor device according to the present embodiment having the above-described configuration, as described above, on the STI element isolation 12, on the source / drain diffusion layer 14, on the silicide layer 15, on the sidewall spacers 20a and 20b, and on the gate A liner film 22 made of a silicon nitride film (Si ₃ N ₄ ) is formed on the electrode 19 so as to cover them. The liner film 22 has a stress directed in a predetermined direction. As a result, in this semiconductor device, a stress in a predetermined direction is applied to the gate structure from the liner film 22 to improve device characteristics. Therefore, in the semiconductor device according to the present embodiment, a high-quality semiconductor device having good device characteristics is realized.

また、本実施の形態にかかる半導体装置においては、ゲート電極１９の表層およびソース・ドレイン拡散層１４の表層にシリサイド層１５およびメタル電極１８（シリサイド層）が形成されている。これにより、デバイス特性、すなわちデバイス動作速度の向上が図られている。さらに、本実施の形態にかかる半導体装置においては、シリサイド層１５として、より電気抵抗の低い材料であるニッケルシリサイド（ＮｉＳｉ）が用いられている。これにより、ＭＯＳトランジスタのさらなる微細化に対応が可能とされている。 In the semiconductor device according to the present embodiment, the silicide layer 15 and the metal electrode 18 (silicide layer) are formed on the surface layer of the gate electrode 19 and the surface layer of the source / drain diffusion layer 14. Thereby, device characteristics, that is, device operation speed is improved. Furthermore, in the semiconductor device according to the present embodiment, nickel silicide (NiSi), which is a material with lower electrical resistance, is used as the silicide layer 15. Thereby, it is possible to cope with further miniaturization of the MOS transistor.

したがって、本実施の形態にかかる半導体装置においては、電気抵抗の低抵抗化およびゲート構造に対する応力の印加によりデバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置が実現されている。 Therefore, in the semiconductor device according to the present embodiment, a semiconductor device capable of improving the device characteristics and adapting to further miniaturization is realized by reducing the electrical resistance and applying a stress to the gate structure.

つぎに、図１−１および図１−２に示す本実施の形態にかかる半導体装置の製造方法について図面を参照しながら説明する。図２は本実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。図２に示すように、本実施の形態にかかる半導体装置の製造方法は、素子分離形成工程（Ｓ１０１）と、ゲート絶縁膜形成工程（Ｓ１０２）と、ゲート電極形成工程（Ｓ１０３）と、ソース・ドレイン拡散層形成工程（Ｓ１０４）と、シリサイド層形成工程（Ｓ１０５）と、ライナー膜形成工程（Ｓ１０６）と、層間絶縁膜形成工程（Ｓ１０７）と、コンタクト・配線層形成工程（Ｓ１０８）と、を含むものである。以下、図３−１〜図３−７を参照しながら、本実施の形態にかかる半導体装置の製造方法について説明する。図３−１〜図３−７は、本実施の形態にかかる半導体装置の製造工程を説明する断面図である。 Next, a method for manufacturing the semiconductor device according to the present embodiment shown in FIGS. 1-1 and 1-2 will be described with reference to the drawings. FIG. 2 is a flowchart for explaining a method of manufacturing a semiconductor device according to the present embodiment. As shown in FIG. 2, the method of manufacturing a semiconductor device according to the present embodiment includes an element isolation formation step (S101), a gate insulating film formation step (S102), a gate electrode formation step (S103), A drain diffusion layer forming step (S104), a silicide layer forming step (S105), a liner film forming step (S106), an interlayer insulating film forming step (S107), and a contact / wiring layer forming step (S108). Is included. Hereinafter, the method for manufacturing the semiconductor device according to the present embodiment will be described with reference to FIGS. 3-1 to 3-7 are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to the present embodiment.

（素子分離形成工程）
本実施の形態にかかる半導体装置を作製するには、まず、半導体基板１１を準備し、ＳＴＩ（shallow trench isolation）工程により、各半導体素子を分離するための素子分離であるＳＴＩ素子分離１２を図３−１に示すように半導体基板１１上に選択的に形成する。 (Element isolation formation process)
In order to fabricate the semiconductor device according to the present embodiment, first, a semiconductor substrate 11 is prepared, and an STI element isolation 12 that is an element isolation for isolating each semiconductor element is illustrated by an STI (shallow trench isolation) process. As shown in 3-1, it is selectively formed on the semiconductor substrate 11.

（ゲート絶縁膜形成工程、ゲート電極形成工程）
つぎに、従来公知の方法により半導体基板１１上にたとえば酸化膜からなるゲート絶縁膜１６とポリシリコンからなるポリシリコン電極１７とを形成する。そして、従来公知の方法により図３−２に示すようにサイドウォールスペーサ２０ａ、２０ｂを形成する。 (Gate insulation film formation process, gate electrode formation process)
Next, a gate insulating film 16 made of, for example, an oxide film and a polysilicon electrode 17 made of polysilicon are formed on the semiconductor substrate 11 by a conventionally known method. Then, sidewall spacers 20a and 20b are formed by a conventionally known method as shown in FIG.

（ソース・ドレイン拡散層形成工程、シリサイド層形成工程）
つぎに、図３−３に示すようにチャネル領域１３を規定するように所定の間隔を隔てて一対のソース・ドレイン拡散層１４を従来公知の方法により形成し、さらにシリサイド層１５とメタル電極１８とを形成する。これにより、図３−３に示すようにポリシリコン電極１７と、該ポリシリコン電極の表層がシリサイド化されたメタル電極１８（シリサイド層）とからなるゲート電極１９とがこの順で積層された積層構造を有するゲート構造２１が形成される。ここで、本実施の形態においては、シリサイド層１５として、より電気抵抗の低い材料であるニッケルシリサイド（ＮｉＳｉ）を形成する。これにより、トランジスタのさらなる微細化を図ることができる。 (Source / drain diffusion layer formation process, silicide layer formation process)
Next, as shown in FIG. 3C, a pair of source / drain diffusion layers 14 are formed at a predetermined interval so as to define the channel region 13 by a conventionally known method, and the silicide layer 15 and the metal electrode 18 are further formed. And form. As a result, as shown in FIG. 3C, the polysilicon electrode 17 and the gate electrode 19 including the metal electrode 18 (silicide layer) in which the surface layer of the polysilicon electrode is silicided are laminated in this order. A gate structure 21 having a structure is formed. Here, in the present embodiment, nickel silicide (NiSi), which is a material having a lower electrical resistance, is formed as the silicide layer 15. Thus, further miniaturization of the transistor can be achieved.

（ライナー膜形成工程）
つぎに、図３−４に示すようにＳＴＩ素子分離１２、ソース・ドレイン拡散層１４、シリサイド層１５、サイドウォールスペーサ２０およびゲート電極１９上に、これらを覆うようにシリコン窒化膜（Ｓｉ₃Ｎ₄）からなり所定の方向に応力を有するライナー膜２２を形成する。このライナー膜２２を形成することにより、該ライナー膜２２からゲート構造に対して所定の方向の応力が与えることができ、デバイス特性の向上を図ることができる。したがって、本実施の形態にかかる半導体装置においては、デバイス特性の良好な高品質の半導体装置を作製することができる。 (Liner film forming process)
Next, as shown in FIG. 3-4, a silicon nitride film (Si ₃ N) is formed on the STI element isolation 12, the source / drain diffusion layer 14, the silicide layer 15, the sidewall spacer 20, and the gate electrode 19 so as to cover them. ₄ ) and a liner film 22 having a stress in a predetermined direction is formed. By forming the liner film 22, a stress in a predetermined direction can be applied from the liner film 22 to the gate structure, and device characteristics can be improved. Therefore, in the semiconductor device according to the present embodiment, a high-quality semiconductor device with good device characteristics can be manufactured.

ここで、本実施の形態におけるライナー膜２２の形成方法について図４および図５を参照して説明する。図４は、本実施の形態におけるライナー膜２２の製造工程を説明するためのフローチャートである。また、図５は、本実施の形態におけるライナー膜２２の製造工程におけるサイクルを説明するための図である。 Here, a method of forming the liner film 22 in the present embodiment will be described with reference to FIGS. FIG. 4 is a flowchart for explaining the manufacturing process of the liner film 22 in the present embodiment. FIG. 5 is a diagram for explaining a cycle in the manufacturing process of the liner film 22 in the present embodiment.

本実施の形態におけるライナー膜２２の形成方法は、図４に示すように反応性窒素含有ガス暴露工程（Ｓ２０１）と、反応性シリコン含有ガス暴露工程（Ｓ２０２）と、を有する。反応性窒素含有ガス暴露工程は、上記の図３−３に示すようにシリサイド層１５を形成した半導体基板１１を減圧下において４５０℃以下の温度範囲で反応性窒素含有ガス雰囲気中に所定の時間だけ暴露する工程である。反応性シリコン含有ガス暴露工程は、反応性窒素含有ガス雰囲気中に暴露した半導体基板１１を減圧下において４５０℃以下の温度範囲で反応性シリコン含有ガス雰囲気中に所定の時間だけ暴露する工程である。 The method for forming the liner film 22 in the present embodiment includes a reactive nitrogen-containing gas exposure step (S201) and a reactive silicon-containing gas exposure step (S202) as shown in FIG. In the reactive nitrogen-containing gas exposure step, the semiconductor substrate 11 on which the silicide layer 15 is formed as shown in FIG. 3-3 is kept in a reactive nitrogen-containing gas atmosphere at a temperature range of 450 ° C. or lower under a reduced pressure. It is a process that only exposes. The reactive silicon-containing gas exposure step is a step of exposing the semiconductor substrate 11 exposed in the reactive nitrogen-containing gas atmosphere to the reactive silicon-containing gas atmosphere for a predetermined time at a temperature range of 450 ° C. or lower under reduced pressure. .

そして、これらの反応性窒素含有ガス暴露工程（Ｓ２０１）と、反応性シリコン含有ガス暴露工程（Ｓ２０２）と、を１サイクルとして、該サイクルを１サイクル以上繰り返す。なお、反応性窒素含有ガスとは、４５０℃以下の温度範囲で反応する窒素を含有するガスである。また、反応性シリコン含有ガスとは、４５０℃以下の温度範囲で反応するシリコンを含有するガスである。 Then, the reactive nitrogen-containing gas exposure step (S201) and the reactive silicon-containing gas exposure step (S202) are set as one cycle, and the cycle is repeated one cycle or more. The reactive nitrogen-containing gas is a gas containing nitrogen that reacts in a temperature range of 450 ° C. or lower. The reactive silicon-containing gas is a gas containing silicon that reacts in a temperature range of 450 ° C. or lower.

具体的に説明すると、まず、反応性窒素含有ガス暴露工程においては、図５に示すように反応槽として用いるチャンバに接続した反応性窒素含有ガスバルブを開き、反応性窒素含有ガスのみをチャンバ内に導入して所定の圧力に減圧する。反応性窒素含有ガスとしては、たとえばアンモニア（ＮＨ₃）ガスを用いることができる。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、上記の図３−３に示すようにシリサイド層１５を形成した半導体基板１１を該チャンバ内に配置して所定の時間だけ該半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する。 More specifically, first, in the reactive nitrogen-containing gas exposure step, as shown in FIG. 5, the reactive nitrogen-containing gas valve connected to the chamber used as a reaction tank is opened, and only the reactive nitrogen-containing gas is placed in the chamber. Introduce and depressurize to a predetermined pressure. As the reactive nitrogen-containing gas, for example, ammonia (NH ₃ ) gas can be used. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 on which the silicide layer 15 is formed as shown in FIG. The substrate 11 is exposed to a reactive nitrogen-containing gas atmosphere.

これにより反応性窒素含有ガスが、加熱された半導体基板１１のシリコンと直接反応することができる。この場合の反応は気相反応ではないため、温度依存性が小さく、４５０℃以下の低温でも十分に反応可能である。上記のように反応性窒素含有ガスとしてアンモニア（ＮＨ₃）ガスを用いることにより、半導体基板１１のシリコンと反応性窒素含有ガスとを確実に反応させることができる。 As a result, the reactive nitrogen-containing gas can directly react with the heated silicon of the semiconductor substrate 11. Since the reaction in this case is not a gas phase reaction, the temperature dependency is small, and the reaction can be sufficiently performed even at a low temperature of 450 ° C. or lower. By using ammonia (NH ₃ ) gas as the reactive nitrogen-containing gas as described above, the silicon of the semiconductor substrate 11 and the reactive nitrogen-containing gas can be reliably reacted.

つぎに、反応性シリコン含有ガス暴露工程に移行する。反応性シリコン含有ガス暴露工程においては、まず、チャンバ内の反応性窒素含有ガスを排出し、図５に示すように反応槽として用いるチャンバに接続した反応性シリコン含有ガスバルブを開き、該チャンバ内に反応性シリコン含有ガスを導入し、所定の圧力に減圧する。反応性シリコン含有ガスとしては、たとえばジクロルシラン（ＳｉＣｌ₂Ｈ₂）ガスを用いることができる。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、所定の時間だけ該半導体基板１１を反応性シリコン含有ガス雰囲気中に暴露する。 Next, the process proceeds to a reactive silicon-containing gas exposure step. In the reactive silicon-containing gas exposure step, first, the reactive nitrogen-containing gas in the chamber is discharged, and the reactive silicon-containing gas valve connected to the chamber used as a reaction vessel is opened as shown in FIG. A reactive silicon-containing gas is introduced and the pressure is reduced to a predetermined pressure. As the reactive silicon-containing gas, for example, dichlorosilane (SiCl ₂ H ₂ ) gas can be used. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 is exposed to the reactive silicon-containing gas atmosphere for a predetermined time.

これにより反応性シリコン含有ガスが、半導体基板１１上の反応性窒素含有ガスと直接反応することができる。この場合の反応も気相反応ではないため、温度依存性が小さく、４５０℃以下の低温でも十分に反応可能である。上記のように反応性シリコン含有ガスとしてジクロルシラン（ＳｉＣｌ₂Ｈ₂）ガスを用いることにより、反応性窒素含有ガスと反応性シリコン含有ガスとを確実に反応させることができる。 As a result, the reactive silicon-containing gas can directly react with the reactive nitrogen-containing gas on the semiconductor substrate 11. Since the reaction in this case is not a gas phase reaction, the temperature dependency is small, and the reaction can be sufficiently performed even at a low temperature of 450 ° C. or less. By using dichlorosilane (SiCl ₂ H ₂ ) gas as the reactive silicon-containing gas as described above, the reactive nitrogen-containing gas and the reactive silicon-containing gas can be reliably reacted.

この後、反応性シリコン含有ガスをチャンバから排出することにより、１サイクルが終了する。そして、このサイクルを複数回だけ繰り返すことにより所望の膜厚のシリコン窒化膜（Ｓｉ₃Ｎ₄）を形成することができる。なお、２サイクル目以降の反応性窒素含有ガス暴露工程においては、先のサイクルで反応性シリコン含有ガスをチャンバから排出した後、チャンバに接続した反応性窒素含有ガスバルブを開き、該チャンバ内に反応性窒素含有ガスを導入し、所定の圧力に減圧する。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、所定の時間だけ該半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する。 Thereafter, the reactive silicon-containing gas is discharged from the chamber to complete one cycle. A silicon nitride film (Si ₃ N ₄ ) having a desired film thickness can be formed by repeating this cycle a plurality of times. In the reactive nitrogen-containing gas exposure process after the second cycle, after the reactive silicon-containing gas is exhausted from the chamber in the previous cycle, the reactive nitrogen-containing gas valve connected to the chamber is opened and the reaction is performed in the chamber. Gas containing nitrogen is introduced and the pressure is reduced to a predetermined pressure. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 is exposed to the reactive nitrogen-containing gas atmosphere for a predetermined time.

上記の１サイクルにより、半導体基板１１上に１層のシリコン窒化膜（Ｓｉ₃Ｎ₄）が形成される。１サイクルは、たとえば３０秒〜６０秒とされ、この１サイクルにより０．２ｎｍ〜０．３ｎｍ程度の膜厚のシリコン窒化膜（Ｓｉ₃Ｎ₄）が形成される。したがって、たとえば５０ｎｍの膜厚のシリコン窒化膜（Ｓｉ₃Ｎ₄）は、１時間２３分〜２時間４７分程度の時間で形成することが可能であり、工業的に十分な生産性を確保することができる。 By one cycle described above, a single layer of silicon nitride film (Si ₃ N ₄ ) is formed on the semiconductor substrate 11. One cycle is, for example, 30 seconds to 60 seconds, and a silicon nitride film (Si ₃ N ₄ ) having a thickness of about 0.2 nm to 0.3 nm is formed by this one cycle. Therefore, for example, a silicon nitride film (Si ₃ N ₄ ) having a thickness of 50 nm can be formed in a time of about 1 hour 23 minutes to 2 hours 47 minutes, and industrially sufficient productivity is ensured. be able to.

上述したように、上記の反応性窒素含有ガス暴露工程（Ｓ２０１）と反応性シリコン含有ガス暴露工程（Ｓ２０２）とは、４５０℃以下の温度範囲で行う。シリサイド層１５およびメタル電極１８（シリサイド層）であるニッケルシリサイド（ＮｉＳｉ）は耐熱性が低い。このため、４５０℃よりも高い温度でライナー膜２２の形成を行った場合には、ニッケルシリサイド（ＮｉＳｉ）が凝集して抵抗が上昇してしまい、低抵抗化が図れず、シリサイド層としてニッケルシリサイド（ＮｉＳｉ）を用いる効果を得ることができないからである。したがって、上記のように４５０℃以下の温度範囲でライナー膜２２の形成を行うことにより、シリサイド層であるニッケルシリサイド（ＮｉＳｉ）に悪影響を与えることなく、ニッケルシリサイド（ＮｉＳｉ）が低電気抵抗値を示す状態を保持したままライナー膜２２を形成することができる。 As described above, the reactive nitrogen-containing gas exposure step (S201) and the reactive silicon-containing gas exposure step (S202) are performed in a temperature range of 450 ° C. or lower. Nickel silicide (NiSi) which is the silicide layer 15 and the metal electrode 18 (silicide layer) has low heat resistance. For this reason, when the liner film 22 is formed at a temperature higher than 450 ° C., the nickel silicide (NiSi) aggregates to increase the resistance, so that the resistance cannot be reduced, and the nickel silicide is used as the silicide layer. This is because the effect of using (NiSi) cannot be obtained. Therefore, by forming the liner film 22 in the temperature range of 450 ° C. or lower as described above, the nickel silicide (NiSi) has a low electric resistance value without adversely affecting the nickel silicide (NiSi) that is the silicide layer. The liner film 22 can be formed while maintaining the state shown.

なお、上記においては、チャンバ内の温度（半導体基板の加熱温度）を３００℃〜４５０℃の温度としているが、これは上記のガスの組み合わせにおいて良好な反応が得られる好ましい温度範囲である。したがって、チャンバ内の温度（半導体基板の加熱温度）はこれに限定されるものではなく、本発明においては、チャンバ内の温度（半導体基板の加熱温度）を４５０℃以下の温度とすることが重要である。 In the above description, the temperature in the chamber (heating temperature of the semiconductor substrate) is set to 300 ° C. to 450 ° C., which is a preferable temperature range in which a favorable reaction can be obtained with the combination of the above gases. Therefore, the temperature in the chamber (heating temperature of the semiconductor substrate) is not limited to this, and in the present invention, it is important that the temperature in the chamber (heating temperature of the semiconductor substrate) is 450 ° C. or lower. It is.

また、上述したように、上記の反応性窒素含有ガス暴露工程（Ｓ２０１）と反応性シリコン含有ガス暴露工程（Ｓ２０２）とは、減圧下で行う。常温では反応性窒素含有ガスと反応性シリコン含有ガスとの反応が生じないためである。なお、減圧する際の圧力は、チャンバ内の温度（半導体基板の加熱温度）、１サイクルの時間、形成するシリコン窒化膜（Ｓｉ₃Ｎ₄）の膜厚などの諸条件により適宜設定可能である。 Further, as described above, the reactive nitrogen-containing gas exposure step (S201) and the reactive silicon-containing gas exposure step (S202) are performed under reduced pressure. This is because the reaction between the reactive nitrogen-containing gas and the reactive silicon-containing gas does not occur at room temperature. Note that the pressure at which the pressure is reduced can be appropriately set according to various conditions such as the temperature in the chamber (heating temperature of the semiconductor substrate), the time of one cycle, and the thickness of the silicon nitride film (Si ₃ N ₄ ) to be formed. .

また、半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する暴露時間と、半導体基板１１を反応性窒シリコン含有ガス雰囲気中に暴露する暴露時間と、の比率は特に限定されるものではなく、各ガスの流量、圧力などの諸条件により適宜設定可能である。 Further, the ratio of the exposure time for exposing the semiconductor substrate 11 to the reactive nitrogen-containing gas atmosphere and the exposure time for exposing the semiconductor substrate 11 to the reactive silicon nitride-containing gas atmosphere is not particularly limited, It can be appropriately set according to various conditions such as the flow rate and pressure of each gas.

（層間絶縁膜形成工程、コンタクト・配線層形成工程）
その後、図３−５に示すように層間絶縁膜２３として酸化膜を堆積し、該層間絶縁膜２３のみをエッチングして図３−６に示すように該層間絶縁膜２３の表面からライナー膜２２まで達するコンタクトホール２４ａを形成する。さらに、ライナー膜２２であるシリコン窒化膜（Ｓｉ₃Ｎ₄）のみをエッチングすることにより、図３−７に示すように層間絶縁膜２３の表面からシリサイド層１５まで達するコンタクトホール２４ｂを形成する。 (Interlayer insulation film formation process, contact / wiring layer formation process)
Thereafter, an oxide film is deposited as an interlayer insulating film 23 as shown in FIG. 3-5, and only the interlayer insulating film 23 is etched, and a liner film 22 is formed from the surface of the interlayer insulating film 23 as shown in FIG. 3-6. A contact hole 24a is formed to reach the bottom. Further, by etching only the silicon nitride film (Si ₃ N ₄ ) that is the liner film 22, a contact hole 24b reaching from the surface of the interlayer insulating film 23 to the silicide layer 15 is formed as shown in FIG. 3-7.

このように、層間絶縁膜２３のみをエッチングした後、ライナー膜２２であるシリコン窒化膜（Ｓｉ₃Ｎ₄）のみをエッチングすることにより、コンタクトホール形成の際の位置ずれが生じた場合においても素子分離１２がエッチングされることが防止される。したがって、素子分離１２はその機能を確実に発揮することができる。 Thus, after etching only the interlayer insulating film 23, only the silicon nitride film (Si ₃ N ₄ ) as the liner film 22 is etched, so that the element can be formed even in the case where the position shift occurs when the contact hole is formed. The separation 12 is prevented from being etched. Therefore, the element isolation 12 can reliably perform its function.

そして、少なくとも導電材料を含む材料により該コンタクトホール２４ｂを埋め込んで、シリサイド層１５（ソース・ドレイン拡散層１４）に導通するコンタクト２４を形成する。さらに、層間絶縁膜２３上にコンタクト２４と導通する配線層２５を形成することにより、図１−１に示す本実施の形態にかかる半導体装置を作製することができる。 Then, the contact hole 24b is filled with a material containing at least a conductive material, and a contact 24 that is electrically connected to the silicide layer 15 (source / drain diffusion layer 14) is formed. Furthermore, by forming a wiring layer 25 that is electrically connected to the contact 24 on the interlayer insulating film 23, the semiconductor device according to the present embodiment shown in FIG. 1-1 can be manufactured.

上述したように、本実施の形態にかかる半導体装置の製造方法においては、反応性窒素含有ガス暴露工程（Ｓ２０１）と反応性シリコン含有ガス暴露工程（Ｓ２０２）とを１サイクルとして、このサイクルを繰り返すことによりシリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２を形成する。そしてこれらの工程は４５０℃以下の温度範囲で行われるため、シリサイド層であるニッケルシリサイド（ＮｉＳｉ）に悪影響を与えることなく、ニッケルシリサイド（ＮｉＳｉ）が低電気抵抗値を示す状態を保持したままライナー膜２２を形成することができる。したがって、本実施の形態にかかる半導体装置の製造方法においては、デバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置を作製することができる。 As described above, in the method of manufacturing a semiconductor device according to the present embodiment, the reactive nitrogen-containing gas exposure step (S201) and the reactive silicon-containing gas exposure step (S202) are set as one cycle, and this cycle is repeated. Thus, the liner film 22 made of a silicon nitride film (Si ₃ N ₄ ) is formed. Since these steps are performed in a temperature range of 450 ° C. or lower, the liner remains while nickel silicide (NiSi) maintains a low electrical resistance value without adversely affecting the nickel silicide (NiSi) that is the silicide layer. A film 22 can be formed. Therefore, in the method for manufacturing a semiconductor device according to the present embodiment, it is possible to manufacture a semiconductor device that can improve device characteristics and cope with further miniaturization.

実施の形態２．
実施の形態２では、図１−１および図１−２に示した半導体装置の他の製造方法について説明する。本実施の形態にかかる半導体装置の製造方法が、上述した実施の形態１における半導体装置の製造方法と異なる点は、シリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２の形成工程であるため、ここでは、ライナー膜２２の形成工程について説明し、他の工程については省略する。 Embodiment 2. FIG.
In the second embodiment, another method for manufacturing the semiconductor device shown in FIGS. 1-1 and 1-2 will be described. The semiconductor device manufacturing method according to the present embodiment differs from the semiconductor device manufacturing method according to the first embodiment described above in the process of forming the liner film 22 made of a silicon nitride film (Si ₃ N ₄ ). Here, the step of forming the liner film 22 will be described, and the other steps will be omitted.

ここで、本実施の形態におけるライナー膜２２の形成方法について図６および図７を参照して説明する。図６は、本実施の形態におけるライナー膜２２の製造工程を説明するためのフローチャートである。また、図７は、本実施の形態におけるライナー膜２２の製造工程におけるサイクルを説明するための図である。 Here, a method of forming the liner film 22 in the present embodiment will be described with reference to FIGS. FIG. 6 is a flowchart for explaining the manufacturing process of the liner film 22 in the present embodiment. FIG. 7 is a diagram for explaining a cycle in the manufacturing process of the liner film 22 in the present embodiment.

本実施の形態におけるライナー膜２２の形成方法は、図６に示すように反応性シリコン含有ガス暴露工程（Ｓ３０１）と、反応性窒素含有ガス暴露工程（Ｓ３０２）と、を有する。反応性シリコン含有ガス暴露工程は、上記の図３−３に示すようにシリサイド層１５を形成した半導体基板１１を減圧下において４５０℃以下の温度範囲で反応性シリコン含有ガス雰囲気中に所定の時間だけ暴露する工程である。反応性窒素含有ガス暴露工程は、反応性シリコン含有ガス雰囲気中に暴露した半導体基板を減圧下において４５０℃以下の温度範囲で反応性窒素含有ガス雰囲気中に所定の時間だけ暴露する工程である。 The method of forming the liner film 22 in the present embodiment includes a reactive silicon-containing gas exposure step (S301) and a reactive nitrogen-containing gas exposure step (S302) as shown in FIG. In the reactive silicon-containing gas exposure step, the semiconductor substrate 11 on which the silicide layer 15 is formed as shown in FIG. 3-3 is kept in a reactive silicon-containing gas atmosphere for a predetermined time in a temperature range of 450 ° C. or lower under reduced pressure. It is a process that only exposes. The reactive nitrogen-containing gas exposure step is a step of exposing the semiconductor substrate exposed in the reactive silicon-containing gas atmosphere to the reactive nitrogen-containing gas atmosphere at a temperature range of 450 ° C. or lower under a reduced pressure for a predetermined time.

そして、これらの反応性シリコン含有ガス暴露工程（Ｓ３０１）と、反応性窒素含有ガス暴露工程（Ｓ３０２）と、を１サイクルとして、該サイクルを１サイクル以上繰り返す。なお、反応性シリコン含有ガスとは、実施の形態１の場合と同様に４５０℃以下の温度範囲で反応するシリコンを含有するガスである。また、反応性窒素含有ガスとは、実施の形態１の場合と同様に４５０℃以下の温度範囲で反応する窒素を含有するガスである。 Then, the reactive silicon-containing gas exposure step (S301) and the reactive nitrogen-containing gas exposure step (S302) are set as one cycle, and the cycle is repeated one cycle or more. The reactive silicon-containing gas is a gas containing silicon that reacts in a temperature range of 450 ° C. or lower as in the case of the first embodiment. The reactive nitrogen-containing gas is a gas containing nitrogen that reacts in a temperature range of 450 ° C. or lower as in the case of the first embodiment.

つぎに、具体的に説明する。まず、反応性シリコン含有ガス暴露工程においては、図６に示すように反応槽として用いるチャンバに接続した反応性シリコン含有ガスバルブを開き、反応性シリコン含有ガスのみをチャンバ内に導入して所定の圧力に減圧する。反応性シリコン含有ガスとしては、たとえばジクロルシラン（ＳｉＣｌ₂Ｈ₂）ガスを用いることができる。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、上記の図３−３に示すようにシリサイド層１５を形成した半導体基板１１を該チャンバ内に配置して所定の時間だけ該半導体基板１１を反応性シリコン含有ガス雰囲気中に暴露する。 Next, a specific description will be given. First, in the reactive silicon-containing gas exposure step, as shown in FIG. 6, a reactive silicon-containing gas valve connected to a chamber used as a reaction vessel is opened, and only the reactive silicon-containing gas is introduced into the chamber to obtain a predetermined pressure. Depressurize to. As the reactive silicon-containing gas, for example, dichlorosilane (SiCl ₂ H ₂ ) gas can be used. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 on which the silicide layer 15 is formed as shown in FIG. The substrate 11 is exposed to a reactive silicon-containing gas atmosphere.

これにより反応性シリコン含有ガスが、加熱された半導体基板１１上に堆積し、Ｓｉ₃Ｎ₄膜を形成する下地部分にＳｉ₃Ｎ₄が既に形成されている場合においても、後の工程での反応性シリコン含有ガスと反応性窒素含有ガスとが反応し易くなる。 As a result, the reactive silicon-containing gas is deposited on the heated semiconductor substrate 11 and Si ₃ N ₄ is already formed in the underlying portion on which the Si ₃ N ₄ film is formed. The reactive silicon-containing gas and the reactive nitrogen-containing gas easily react.

つぎに、反応性窒素含有ガス暴露工程に移行する。反応性窒素含有ガス暴露工程においては、まず、チャンバ内の反応性シリコン含有ガスを排出し、図５に示すように反応槽として用いるチャンバに接続した反応性窒素含有ガスバルブを開き、該チャンバ内に反応性窒素含有ガスを導入し、所定の圧力に減圧する。反応性窒素含有ガスとしては、たとえばアンモニア（ＮＨ₃）ガスを用いることができる。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、所定の時間だけ該半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する。 Next, the process proceeds to a reactive nitrogen-containing gas exposure step. In the reactive nitrogen-containing gas exposure step, first, the reactive silicon-containing gas in the chamber is exhausted, and the reactive nitrogen-containing gas valve connected to the chamber used as a reaction vessel is opened as shown in FIG. A reactive nitrogen-containing gas is introduced and the pressure is reduced to a predetermined pressure. As the reactive nitrogen-containing gas, for example, ammonia (NH ₃ ) gas can be used. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 is exposed to the reactive nitrogen-containing gas atmosphere for a predetermined time.

これにより反応性窒素含有ガスが、半導体基板１１上の反応性シリコン含有ガスと直接反応することができる。この場合の反応は気相反応ではないため、温度依存性が小さく、４５０℃以下の低温でも十分に反応可能である。上記のように反応性窒素含有ガスとしてアンモニア（ＮＨ₃）ガスを用いることにより、反応性シリコン含有ガスと反応性窒素含有ガスとを確実に反応させることができる。 As a result, the reactive nitrogen-containing gas can directly react with the reactive silicon-containing gas on the semiconductor substrate 11. Since the reaction in this case is not a gas phase reaction, the temperature dependency is small, and the reaction can be sufficiently performed even at a low temperature of 450 ° C. or lower. By using ammonia (NH ₃ ) gas as the reactive nitrogen-containing gas as described above, the reactive silicon-containing gas and the reactive nitrogen-containing gas can be reliably reacted.

この後、反応性窒素含有ガスをチャンバから排出することにより、１サイクルが終了する。そして、このサイクルを複数回だけ繰り返すことにより所望の膜厚のシリコン窒化膜（Ｓｉ₃Ｎ₄）を形成することができる。なお、２サイクル目以降の反応性シリコン含有ガス暴露工程においては、先のサイクルで反応性窒素含有ガスをチャンバから排出した後、チャンバに接続した反応性シリコン含有ガスバルブを開き、該チャンバ内に反応性シリコン含有ガスを導入し、所定の圧力に減圧する。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、所定の時間だけ該半導体基板１１を反応性シリコン含有ガス雰囲気中に暴露する。 Thereafter, the reactive nitrogen-containing gas is discharged from the chamber to complete one cycle. A silicon nitride film (Si ₃ N ₄ ) having a desired film thickness can be formed by repeating this cycle a plurality of times. In the reactive silicon-containing gas exposure process after the second cycle, after the reactive nitrogen-containing gas is exhausted from the chamber in the previous cycle, the reactive silicon-containing gas valve connected to the chamber is opened, and the reaction is performed in the chamber. An oxygen-containing silicon gas is introduced and the pressure is reduced to a predetermined pressure. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 is exposed to the reactive silicon-containing gas atmosphere for a predetermined time.

上述したように、上記の反応性シリコン含有ガス暴露工程（Ｓ３０１）と反応性窒素含有ガス暴露工程（Ｓ３０２）とは、４５０℃以下の温度範囲で行う。シリサイド層１５およびメタル電極１８（シリサイド層）であるニッケルシリサイド（ＮｉＳｉ）は耐熱性が低い。このため、４５０℃よりも高い温度でライナー膜２２の形成を行った場合には、ニッケルシリサイド（ＮｉＳｉ）が凝集して抵抗が上昇してしまい、低抵抗化が図れず、シリサイド層としてニッケルシリサイド（ＮｉＳｉ）を用いる効果を得ることができないからである。したがって、上記のように４５０℃以下の温度範囲でライナー膜２２の形成を行うことにより、シリサイド層であるニッケルシリサイド（ＮｉＳｉ）に悪影響を与えることなく、ニッケルシリサイド（ＮｉＳｉ）が低電気抵抗値を示す状態を保持したままライナー膜２２を形成することができる。 As described above, the reactive silicon-containing gas exposure step (S301) and the reactive nitrogen-containing gas exposure step (S302) are performed in a temperature range of 450 ° C. or lower. Nickel silicide (NiSi) which is the silicide layer 15 and the metal electrode 18 (silicide layer) has low heat resistance. For this reason, when the liner film 22 is formed at a temperature higher than 450 ° C., the nickel silicide (NiSi) aggregates to increase the resistance, so that the resistance cannot be reduced, and the nickel silicide is used as the silicide layer. This is because the effect of using (NiSi) cannot be obtained. Therefore, by forming the liner film 22 in the temperature range of 450 ° C. or lower as described above, the nickel silicide (NiSi) has a low electric resistance value without adversely affecting the nickel silicide (NiSi) that is the silicide layer. The liner film 22 can be formed while maintaining the state shown.

なお、上記においては、チャンバ内の温度（半導体基板の加熱温度）を３００℃〜４５０℃の温度としているが、これも実施の形態１の場合と同様に上記のガスの組み合わせにおいて良好な反応が得られる好ましい温度範囲である。したがって、チャンバ内の温度（半導体基板の加熱温度）はこれに限定されるものではなく、本発明においては、チャンバ内の温度（半導体基板の加熱温度）を４５０℃以下の温度とすることが重要である。 In the above, the temperature in the chamber (heating temperature of the semiconductor substrate) is set to a temperature of 300 ° C. to 450 ° C. However, as in the case of the first embodiment, a good reaction is achieved with the above gas combination. This is a preferable temperature range to be obtained. Therefore, the temperature in the chamber (heating temperature of the semiconductor substrate) is not limited to this, and in the present invention, it is important that the temperature in the chamber (heating temperature of the semiconductor substrate) is 450 ° C. or lower. It is.

また、上述したように、反応性シリコン含有ガス暴露工程（Ｓ３０１）と上記の反応性窒素含有ガス暴露工程（Ｓ３０２）とは、実施の形態１の場合と同様に減圧下で行う。本実施の形態においても、常温では反応性シリコン含有ガスと反応性窒素含有ガスとの反応が生じないためである。なお、減圧する際の圧力は、チャンバ内の温度（半導体基板の加熱温度）、１サイクルの時間、形成するシリコン窒化膜（Ｓｉ₃Ｎ₄）の膜厚などの諸条件により適宜設定可能である。 Further, as described above, the reactive silicon-containing gas exposure step (S301) and the reactive nitrogen-containing gas exposure step (S302) are performed under reduced pressure as in the first embodiment. This is also because in this embodiment, the reaction between the reactive silicon-containing gas and the reactive nitrogen-containing gas does not occur at room temperature. Note that the pressure at which the pressure is reduced can be appropriately set according to various conditions such as the temperature in the chamber (heating temperature of the semiconductor substrate), the time of one cycle, and the thickness of the silicon nitride film (Si ₃ N ₄ ) to be formed. .

また、半導体基板１１を反応性窒シリコン含有ガス雰囲気中に暴露する暴露時間と、半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する暴露時間と、の比率は、実施の形態１の場合と同様に特に限定されるものではなく、各ガスの流量、圧力などの諸条件により適宜設定可能である。 The ratio of the exposure time for exposing the semiconductor substrate 11 to the reactive silicon nitride-containing gas atmosphere and the exposure time for exposing the semiconductor substrate 11 to the reactive nitrogen-containing gas atmosphere is the same as that in the first embodiment. Similarly, it is not particularly limited, and can be appropriately set according to various conditions such as the flow rate and pressure of each gas.

上述したように、本実施の形態にかかる半導体装置の製造方法においては、反応性シリコン含有ガス暴露工程（Ｓ３０１）と反応性窒素含有ガス暴露工程（Ｓ３０２）とを１サイクルとして、このサイクルを繰り返すことによりシリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２を形成する。そしてこれらの工程は４５０℃以下の温度範囲で行われるため、実施の形態１の場合と同様にシリサイド層であるニッケルシリサイド（ＮｉＳｉ）に悪影響を与えることなく、ニッケルシリサイド（ＮｉＳｉ）が低電気抵抗値を示す状態を保持したままライナー膜２２を形成することができる。したがって、本実施の形態にかかる半導体装置の製造方法においても、実施の形態１の場合と同様にデバイス特性の向上を図るとともにさらなる微細化に対応可能な半導体装置を作製することができる。 As described above, in the method of manufacturing a semiconductor device according to the present embodiment, the reactive silicon-containing gas exposure step (S301) and the reactive nitrogen-containing gas exposure step (S302) are set as one cycle, and this cycle is repeated. Thus, the liner film 22 made of a silicon nitride film (Si ₃ N ₄ ) is formed. Since these steps are performed at a temperature range of 450 ° C. or lower, nickel silicide (NiSi) has a low electric resistance without adversely affecting nickel silicide (NiSi), which is a silicide layer, as in the first embodiment. The liner film 22 can be formed while maintaining the state showing the value. Therefore, also in the method for manufacturing a semiconductor device according to the present embodiment, it is possible to manufacture a semiconductor device that can improve device characteristics and cope with further miniaturization as in the case of the first embodiment.

実施の形態３．
実施の形態３では、図１−１および図１−２に示した半導体装置の他の製造方法について説明する。本実施の形態にかかる半導体装置の製造方法が、上述した実施の形態１における半導体装置の製造方法と異なる点は、シリコン窒化膜（Ｓｉ₃Ｎ₄）からなるライナー膜２２の形成工程であるため、ここでは、ライナー膜２２の形成工程について説明し、他の工程については省略する。 Embodiment 3 FIG.
In the third embodiment, another method for manufacturing the semiconductor device shown in FIGS. 1-1 and 1-2 will be described. The semiconductor device manufacturing method according to the present embodiment differs from the semiconductor device manufacturing method according to the first embodiment described above in the process of forming the liner film 22 made of a silicon nitride film (Si ₃ N ₄ ). Here, the step of forming the liner film 22 will be described, and the other steps will be omitted.

本実施の形態においては、ライナー膜形成工程において、反応性窒素含有ガスとしてアンモニア（ＮＨ₃）ガスの代わりにプラズマで励起したアンモニア（ＮＨ₃）ガスを用いる。 In this embodiment, the liner film forming step, ammonia (NH ₃₎ as reactive nitrogen-containing gas ammonia excited by plasma instead of the gas (NH ₃₎ using a gas.

具体的に説明すると、まず、反応性窒素含有ガス暴露工程において、図５に示すように反応槽として用いるチャンバに接続した反応性窒素含有ガスバルブを開き、反応性窒素含有ガスのみをチャンバ内に導入して所定の圧力に減圧する。ここで、反応性窒素含有ガスとして、プラズマで励起したアンモニア（ＮＨ₃）ガスを導入する。そして、チャンバ内を３００℃〜４５０℃の温度範囲に加熱し、上記の図３−３に示すようにシリサイド層１５を形成した半導体基板１１を該チャンバ内に配置して所定の時間だけ該半導体基板１１を反応性窒素含有ガス雰囲気中に暴露する。 Specifically, first, in the reactive nitrogen-containing gas exposure step, as shown in FIG. 5, the reactive nitrogen-containing gas valve connected to the chamber used as the reaction tank is opened, and only the reactive nitrogen-containing gas is introduced into the chamber. The pressure is reduced to a predetermined pressure. Here, ammonia (NH ₃ ) gas excited by plasma is introduced as the reactive nitrogen-containing gas. Then, the inside of the chamber is heated to a temperature range of 300 ° C. to 450 ° C., and the semiconductor substrate 11 on which the silicide layer 15 is formed as shown in FIG. The substrate 11 is exposed to a reactive nitrogen-containing gas atmosphere.

これにより反応性窒素含有ガスが、加熱された半導体基板１１のシリコンと直接反応することができる。この場合の反応は気相反応ではないため、温度依存性が小さく、４５０℃以下の低温でも十分に反応可能である。上記のように反応性窒素含有ガスとしてプラズマで励起したアンモニア（ＮＨ₃）ガスを用いることにより、半導体基板１１のシリコンと反応性窒素含有ガスとをより確実に反応させることができる。すなわち、反応性窒素含有ガスとしてプラズマで励起したアンモニア（ＮＨ₃）ガスを用いることにより、反応性が向上するため、反応速度を同じ条件とした場合には、より低温で反応させることができる。また、チャンバ内の温度（半導体基板の加熱温度）を同じ条件とした場合には、より早い反応速度で反応させることができる。 As a result, the reactive nitrogen-containing gas can directly react with the heated silicon of the semiconductor substrate 11. Since the reaction in this case is not a gas phase reaction, the temperature dependency is small, and the reaction can be sufficiently performed even at a low temperature of 450 ° C. or lower. By using ammonia (NH ₃ ) gas excited by plasma as the reactive nitrogen-containing gas as described above, the silicon of the semiconductor substrate 11 and the reactive nitrogen-containing gas can be more reliably reacted. That is, by using ammonia (NH ₃ ) gas excited by plasma as the reactive nitrogen-containing gas, the reactivity is improved. Therefore, when the reaction rate is the same, the reaction can be performed at a lower temperature. Further, when the temperature in the chamber (heating temperature of the semiconductor substrate) is the same, the reaction can be performed at a faster reaction rate.

以上のように、本発明にかかる半導体装置の製造方法は、電気抵抗の低抵抗化によりデバイス動作速度の向上を図るとともにさらなる微細化に対応可能な半導体装置の製造に有用であり、特に、シリサイド層として、より電気抵抗の低い材料であるニッケルシリサイド（ＮｉＳｉ）を適用した半導体装置の製造に適している。 As described above, the method for manufacturing a semiconductor device according to the present invention is useful for manufacturing a semiconductor device capable of improving the device operation speed by reducing the electric resistance and responding to further miniaturization. The layer is suitable for manufacturing a semiconductor device to which nickel silicide (NiSi), which is a material having lower electrical resistance, is applied.

本発明の実施の形態１にかかる半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device concerning Embodiment 1 of this invention. 実施の形態１にかかる半導体装置のゲート構造を説明する断面図であり、図１−１におけるゲート構造周辺部を拡大して示す図である。1 is a cross-sectional view illustrating a gate structure of a semiconductor device according to a first embodiment, and is an enlarged view of a peripheral portion of the gate structure in FIG. 1-1. 実施の形態１にかかる半導体装置の製造方法を説明するためのフローチャートである。4 is a flowchart for explaining a manufacturing method of the semiconductor device according to the first embodiment; 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１にかかる半導体装置の製造工程を説明するための断面図である。6 is a cross-sectional view for explaining a manufacturing step of the semiconductor device according to the first embodiment; FIG. 実施の形態１におけるライナー膜の製造工程を説明するためのフローチャートである。4 is a flowchart for explaining a liner film manufacturing process according to the first embodiment. 実施の形態１におけるライナー膜の製造工程におけるサイクルを説明するための図である。FIG. 6 is a diagram for explaining a cycle in a liner film manufacturing process in the first embodiment. 実施の形態２におけるライナー膜の製造工程を説明するためのフローチャートである。10 is a flowchart for explaining a liner film manufacturing process according to the second embodiment. 実施の形態２におけるライナー膜の製造工程におけるサイクルを説明するための図である。FIG. 10 is a diagram for explaining a cycle in a liner film manufacturing process according to the second embodiment.

符号の説明Explanation of symbols

１１半導体基板
１２素子分離
１３チャネル領域
１４ソース・ドレイン拡散層
１５シリサイド層
１６ゲート絶縁膜
１７ポリシリコン電極
１８メタル電極
１９ゲート電極
２０ａサイドウォールスペーサ
２０ｂサイドウォールスペーサ
２１ゲート構造
２２ライナー膜
２３層間絶縁膜
２４コンタクト
２４ａコンタクトホール
２４ｂコンタクトホール
２５配線層 DESCRIPTION OF SYMBOLS 11 Semiconductor substrate 12 Element isolation | separation 13 Channel area | region 14 Source / drain diffused layer 15 Silicide layer 16 Gate insulating film 17 Polysilicon electrode 18 Metal electrode 19 Gate electrode 20a Side wall spacer 20b Side wall spacer 21 Gate structure 22 Liner film 23 Interlayer insulating film 24 contact 24a contact hole 24b contact hole 25 wiring layer

Claims

半導体基板上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成するゲート電極形成工程と、
前記半導体基板の表層の前記ゲート絶縁膜およびゲート電極の周辺領域に、チャネル領域を規定するように所定の間隔を隔てて一対のソース・ドレイン拡散層を形成するソース・ドレイン拡散層形成工程と、
前記ゲート電極の表層および前記一対のソース・ドレイン拡散層の表層にシリサイド層を形成するシリサイド層形成工程と、
前記シリサイド層の形成後に、前記半導体基板を減圧下において４５０℃以下の温度範囲で窒素含有ガス雰囲気中およびシリコン含有ガス雰囲気中に個別に暴露して半導体基板上にライナー膜を形成するライナー膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。 A gate insulating film forming step of forming a gate insulating film on the semiconductor substrate;
Forming a gate electrode on the gate insulating film; and
A source / drain diffusion layer forming step of forming a pair of source / drain diffusion layers at a predetermined interval so as to define a channel region in a peripheral region of the gate insulating film and the gate electrode on a surface layer of the semiconductor substrate;
A silicide layer forming step of forming a silicide layer on a surface layer of the gate electrode and a surface layer of the pair of source / drain diffusion layers;
After forming the silicide layer, forming the liner film on the semiconductor substrate by exposing the semiconductor substrate to a nitrogen-containing gas atmosphere and a silicon-containing gas atmosphere at a temperature range of 450 ° C. or lower under reduced pressure. Process,
A method for manufacturing a semiconductor device, comprising:

前記ライナー膜形成工程は、
前記半導体基板を減圧下において４５０℃以下の温度範囲で窒素含有ガス雰囲気中に所定の時間だけ暴露する窒素含有ガス暴露工程と、
前記窒素含有ガス雰囲気中に暴露した半導体基板を減圧下において４５０℃以下の温度範囲でシリコン含有ガス雰囲気中に所定の時間だけ暴露するシリコン含有ガス暴露工程と、
を１サイクルとして、該サイクルを１サイクル以上繰り返すこと
を特徴とする請求項１に記載の半導体装置の製造方法。 The liner film forming step includes:
A nitrogen-containing gas exposure step of exposing the semiconductor substrate to a nitrogen-containing gas atmosphere under a reduced pressure at a temperature range of 450 ° C. or lower for a predetermined time;
A silicon-containing gas exposure step of exposing the semiconductor substrate exposed in the nitrogen-containing gas atmosphere to a silicon-containing gas atmosphere under a reduced pressure at a temperature range of 450 ° C. or lower for a predetermined time;
The semiconductor device manufacturing method according to claim 1, wherein the cycle is repeated one or more cycles.

前記ライナー膜形成工程は、
前記半導体基板を減圧下において４５０℃以下の温度範囲でシリコン含有ガス雰囲気中に所定の時間だけ暴露するシリコン含有ガス暴露工程と、
前記シリコン含有ガス雰囲気中に暴露した半導体基板を減圧下において４５０℃以下の温度範囲で窒素含有ガス雰囲気中に所定の時間だけ暴露する窒素含有ガス暴露工程と、
を１サイクルとして、該サイクルを１サイクル以上繰り返すこと
を特徴とする請求項１に記載の半導体装置の製造方法。 The liner film forming step includes:
A silicon-containing gas exposure step of exposing the semiconductor substrate in a silicon-containing gas atmosphere at a temperature range of 450 ° C. or lower under reduced pressure for a predetermined time;
A nitrogen-containing gas exposure step of exposing the semiconductor substrate exposed in the silicon-containing gas atmosphere to a nitrogen-containing gas atmosphere at a temperature range of 450 ° C. or lower under reduced pressure for a predetermined time;
The semiconductor device manufacturing method according to claim 1, wherein the cycle is repeated one or more cycles.

前記窒素含有ガスとしてアンモニアガスを用いること
を特徴とする請求項１に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein ammonia gas is used as the nitrogen-containing gas.

前記窒素含有ガスとしてプラズマで励起したアンモニアガスを用いること
を特徴とする請求項４に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 4, wherein ammonia gas excited by plasma is used as the nitrogen-containing gas.

前記シリコン含有ガスとしてジクロルシランガスを用いること
を特徴とする請求項１に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein dichlorosilane gas is used as the silicon-containing gas.