JP2009086733A - 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム - Google Patents

情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム Download PDF

Info

Publication number
JP2009086733A
JP2009086733A JP2007252025A JP2007252025A JP2009086733A JP 2009086733 A JP2009086733 A JP 2009086733A JP 2007252025 A JP2007252025 A JP 2007252025A JP 2007252025 A JP2007252025 A JP 2007252025A JP 2009086733 A JP2009086733 A JP 2009086733A
Authority
JP
Japan
Prior art keywords
cpu
application
cycle
current cycle
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007252025A
Other languages
English (en)
Inventor
Hideki Yoshida
英樹 吉田
Nobuo Sakiyama
伸夫 崎山
Tetsuo Kimura
哲郎 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007252025A priority Critical patent/JP2009086733A/ja
Priority to US12/230,452 priority patent/US20090089795A1/en
Publication of JP2009086733A publication Critical patent/JP2009086733A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Traffic Control Systems (AREA)

Abstract

【課題】周期ごとに発生するアプリケーションの実行処理の打ち切りを抑制できる。
【解決手段】本発明のプログラムは、一定周期ごとに複数のアプリケーション3a〜3dに対してCPU時間を割り当てるプログラム2であって、情報処理装置に、次の周期に処理されるアプリケーション3a〜3dごとにCPU時間を割り当てる機能と、現在の周期に処理されるアプリケーション3a〜3dのうち、現在の周期内にその処理が完了しないアプリケーション3a〜3dが存在するか否かを判定する機能と、次の周期に処理されるアプリケーション3a〜3dの割当CPU時間の合計と、周期の長さとの差分とから、次の周期でのCPU空き時間を算出する機能と、次の周期でのCPU空き時間を上限として、現在の周期内にその処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる機能とを実現させることを特徴とする。
【選択図】 図2

Description

本発明は、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラムに関するものである。
船舶、航空機、自動車などの輸送機械には、センサによって把握した周囲の状況をリアルタイムに画面に表示させるセンサ情報システムが用いられている。例えば、船舶は、レーダー、ソナー、赤外線センサ、カメラなどの複数のセンサを備え、各局面に応じて複数のセンサのセンシング結果を解析することにより周囲の状況を把握する。周囲の状況を把握することにより、船舶は、衝突事故を回避し、安全な航行を実現する。
輸送機械に備えられるセンサ情報システムでは、センサによって把握した周囲の状況を即座にユーザへ知らせるために、所定時間以下の周期ごとに、画面に表示される周囲の状況が更新されなければならない。
このため、センサ情報システムでは、一定周期ごとに、各種センサからのセンシング結果を解析するアプリケーションや、その解析結果を画面に表示するアプリケーションが実行される。このようなアプリケーションは、ある周期に実行処理が開始されたときにはその周期内に実行処理が終了することが要求されるものの、周期内であればどのようなタイミングで実行されたとしても問題がないという特徴がある。
このような特徴を持つアプリケーションに対してCPU(Central Processing Unit)時間の割り当て(以下、CPU時間のスケジューリングと呼ぶ)を行う際には、ある周期においてアプリケーションに割り当てられるCPU時間の合計が重要となる。
このような周期を考慮したセンサ信号解析用のアプリケーションに対してスケジューリングを行う方式として、例えば、市場メカニズムに基づくQoS(Quality of Service)適応リソース割り当て技術がある(例えば、非特許文献1。)。
上記の非特許文献1に開示されている技術では、各アプリケーションが仮想的な通貨を用いてCPU時間の入札を行い、CPU時間を所定単位ごとに獲得する。
"市場メカニズムに基づくQoS適応リソース割り当て技術",東芝レビュー,Vol.62,No.3,2007,(2007年3月),インターネット<http://www.toshiba.co.jp/tech/review/2007/03/62_03pdf/01_1.pdf>
上記の非特許文献1に開示されている技術では、アプリケーションの実行処理に要する時間を事前に正しく見積もる必要がある。しかし、各種センサとの通信遅延やキャッシュミスなどの要因によって、実際にアプリケーションの実行処理に要する時間は変動する。
そのため、たとえ、アプリケーションの実行処理に要する時間を事前に見積もり、周期内にアプリケーションの実行処理が完了するようにCPU時間を割り当てたとしても、その周期内にアプリケーションの実行処理が完了しない事態が発生する。
このように周期内にアプリケーションの実行処理が完了しない場合、そのアプリケーションの実行処理は途中で打ち切られる。アプリケーションの実行処理を途中で打ち切ることにより、センシング結果の解析が十分に行われない、あるいは周囲の状況を示す情報が画面に正しく表示されないなどの不具合が発生し、例えば、船舶の安全な航行に支障をきたす恐れがある。
本発明は、上記を鑑みてなされたものであって、周期ごとに発生するアプリケーションの実行処理の打ち切りを抑制できる情報処理装置、情報処理装置の制御方法、および情報処理装置の制御プログラムを提供することを目的とする。
上記目的を達成するために、本発明の実施形態に係る情報処理装置の制御プログラムは、一定周期ごとに複数のアプリケーションを実行するCPUを備える情報処理装置の制御プログラムであって、情報処理装置に、現在の周期内に、次の周期に実行する各アプリケーションに対してCPU時間を割り当てる第1の割当機能と、前記第1の割当機能によって割り当てられたCPU時間を記憶手段へ書き込む書込機能と、現在の周期に実行するアプリケーションのうち、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定する判定機能と、現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、次の周期におけるCPUの空き時間を算出する算出機能と、前記次の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる第2の割当機能とを実現させることを特徴とする。
本発明によれば、周期ごとに発生するアプリケーションの実行処理の打ち切りを抑制できる。
以下、本発明の実施形態について説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係るセンサ情報システム100の構成を示すブロック図である。
この第1の実施形態に係るセンサ情報システム100は、情報処理装置10と、レーダー装置20と、ソナー装置30と、入力装置40と、表示装置50とを備える。情報処理装置10は、CPU12Aと、CPU12Bと、メインメモリ11と、入出力インタフェース13A〜13Dとを備える。CPU12Aはキャッシュメモリ12A−1を内蔵し、CPU12Bはキャッシュメモリ12B−1を内蔵する。
CPU12A、CPU12B、メインメモリ11、および入出力インタフェース13A〜13Dは、互いにバスラインで接続される。入出力インタフェース13Aは入力装置40と接続される。入出力インタフェース13Bは表示装置50と接続される。入出力インタフェース13Cはレーダー装置20と接続される。入出力インタフェース13Dはソナー装置30と接続される。
このセンサ情報システム100は、船舶、航空機などの輸送機械に搭載される。センサ情報システム100は、レーダー装置20とソナー装置30によって周囲の状況を測定し、その測定結果を表示装置50に画面情報として表示することにより、例えば、危険な障害物などをいち早く乗組員(ユーザ)に知らせるためのリアルタイムシステムである。なお、センサ情報システム100は、1000msecごとに、レーダー装置20とソナー装置30によって周囲の状況を測定し、逐次その測定結果を画面情報として表示する。
レーダー装置20は、電波を発信し、障害物や目標物からの電波の反射波を測定する。レーダー装置20は、入出力インタフェース13Aを介して、測定結果である電波の反射波に関する情報(以下、センシング結果と呼ぶ。)をメインメモリ11に記憶させる。なお、レーダー装置20のセンシング結果を解析することによって、周囲に存在する障害物や目標物の距離や方位などを把握できる。
ソナー装置30は、音波を発信し、障害物や目標物からの音波の反射波を測定する。ソナー装置30は、入出力インタフェース13Bを介して、測定結果である音波の反射波に関する情報(以下、センシング結果と呼ぶ。)をメインメモリ11に記憶させる。なお、ソナー装置30のセンシング結果を解析することによって、周囲に存在する障害物や目標物の距離や方位などを把握できる。
入力装置40は、キーボードやマウスなど、ユーザが情報を入力するための装置である。ユーザは、入力装置40を操作することによって、ソナー装置30およびレーダー装置20によるセンシング結果を、どのように表示装置50に表示させるかを指定する。ユーザにより入力された情報は、入出力インタフェース13Cを介して、CPU12A、12Bへ伝達される。
情報処理装置10は、レーダー装置20およびソナー装置30によるセンシング結果を解析する。情報処理装置10は、入力装置40から入力された情報に従って、その解析結果から画面情報を作成し、入出力インタフェース13Dを介して表示装置50へ送信する。
表示装置50は、情報処理装置10から送信された画面情報を表示するディスプレイである。
図2(a)はCPU12Aが実行するソフトウェアの構成を示す図であり、図2(b)はCPU12Bが実行するソフトウェアの構成を示す図である。
CPU12AとCPU12Bは、マルチプロセッサに対応した同一のOS1(Operating System)、例えば、Windows(R)、Linux(R)を実行する。CPU12Aは、OS1の他、ミドルウェアとしてスケジューラ2を実行する。CPU12Bは、OS1の他、レーダー信号解析用アプリケーション3a、レーダー画面表示用アプリケーション3b、ソナー信号解析用アプリケーション3c、およびソナー画面表示用アプリケーション3dを実行する。
OS1に従って、CPU12AとCPU12Bは、メインメモリ11へのアクセス、入出力インタフェース13A〜13Dの制御、入力装置40からの入力情報の処理、表示装置50へ画面情報の表示などを行う。OS1に従って、CPU12AとCPU12Bは、実行可能な状態にある複数のプログラム(例えば、スケジューラ2や各アプリケーション3)に対して、ラウンドロビン方式によってタイムスライス(50msec)ごとにCPU時間を割り当て、複数のプログラムを並列に実行する。なお、プログラムに割り当てられるCPU時間とは、CPU12AあるいはCPU12Bがそのプログラムの実行処理を行う時間である。
スケジューラ2に従って、CPU12Aは、各アプリケーション3に、周期ごとに割り当てるCPU時間を決定する。なお、CPU12Aは、それぞれのアプリケーション3の優先度に応じて、アプリケーションごとにCPU時間を割り当てる。
レーダー信号解析用アプリケーション3aに従って、CPU12Bは、レーダー装置20からのセンシング結果をメインメモリ11から読み出し、そのセンシング結果を解析して、周囲に存在する障害物や目標物の距離や方位などを示す情報を構成する。
レーダー画面表示用アプリケーション3bに従って、CPU12Bは、レーダー信号解析用アプリケーション3aを実行することによって得られた解析結果を、表示装置50に表示するための画面情報に変替する。
ソナー信号解析用アプリケーション3cに従って、CPU12Bは、ソナー装置30からのセンシング結果をメインメモリ11から読み出し、そのセンシング結果を解析して、周囲に存在する障害物や目標物の距離や方位などを示す情報を構成する。
ソナー画面表示用アプリケーション3dに従って、CPU12Bは、ソナー信号解析用アプリケーション3cを実行することによって得られた解析結果を、表示装置50に表示するための画面情報に変替する。
なお、センサ情報システム100は、1000msecごとに、レーダー装置20とソナー装置30によって周囲の状況を測定し、逐次その測定結果を画面情報として表示するため、CPU12AとCPU12Bは、周期(1000msec)内に、レーダー信号解析用アプリケーション3a、レーダー画面表示用アプリケーション3b、ソナー信号解析用アプリケーション3c、およびソナー画面表示用アプリケーション3dの実行処理を完了する必要がある。
図3は、CPU12Aが実行するスケジューラ2と、CPU12Bが実行するレーダー画面表示用アプリケーション3bとの関係を示す。なお、CPU12Aが実行するスケジューラ2と、CPU12Bが実行するレーダー信号解析用アプリケーション3a、ソナー信号解析用アプリケーション3c、およびソナー画面表示用アプリケーション3dとの関係も同様である。
図4は、スケジューラ2およびレーダー画面表示用アプリケーション3bを実行する際の、一周期におけるCPU12AとCPU12Bの動作を示すフローチャートである。なお、センサ情報システム100のCPU12AとCPU12Bは、周期ごとに同様の処理を繰り返す。
まず、前の周期(1000msec)が終了し、現在の周期(1000msec)へ切り替わる(ステップS101)。なお、前の周期において、現在の周期における各アプリケーション3に対するCPU時間の割り当て結果が、次周期用記憶配列2−3として、メインメモリ11に記憶されているものとする。
図5は、現在の周期における各アプリケーション3に対するCPU時間の割り当て結果である。なお、周期の長さが1000msecであり、各アプリケーション3に割り当てられたCPU時間の合計は800msecであるため、現在の周期におけるCPU空き時間(未割当CPU時間)は200msecである。
次に、CPU12Aは、スケジューラ2の割当コード2−1に従い、次周期用記憶配列2−3としてメインメモリ11に記憶された、現在の周期における各アプリケーション3に対するCPU時間の割り当て結果を、現周期用記憶配列2−2としてメインメモリ11に記憶しなおす(ステップS102)。
次に、CPU12Aは、割当コード2−1に従い、次の周期における各アプリケーション3に対するCPU時間の割り当てを行い、その割り当て結果を、次周期用記憶配列2−3として、メインメモリ11に記憶する(ステップS103)。その後、CPU12Aは待機状態となる。
図6は、次の周期における各アプリケーション3に対するCPU時間の割り当て結果である。なお、周期の長さが1000msecであり、各アプリケーション3に割り当てられたCPU時間の合計は850msecであるため、次周期におけるCPU空き時間(未割当CPU時間)は150msecである。
次に、CPU12Bは、レーダー画面表示用アプリケーション3bに対してCPU時間が割り当てられているため、レーダー画面表示用アプリケーション3bの実行を開始する。なお、CPU12Bは、同様に、レーダー信号解析用アプリケーション3a、ソナー信号解析用アプリケーション3c、およびソナー画面表示用アプリケーション3dを実行するが、その説明については省略する。
次に、CPU12Bは、レーダー画面表示用アプリケーション3bの実行コード3b−1に従い、レーダー装置20のセンシング結果の解析を行う(ステップS104)。
レーダー画面表示用アプリケーション3bの実行処理が終了した場合(ステップS105のはい)、CPU12Bは、その他のアプリケーションを実行するか、その動作を終了する。
一方、レーダー画面表示用アプリケーション3bの実行処理が終了していない場合(ステップS105のいいえ)には、CPU12Bは、進捗管理コード3b−2に従って、レーダー画面表示用アプリケーション3bの実行コード3b−1の進捗状況を調べ、レーダー画面表示用アプリケーション3bに割り当てられたCPU時間50msec以内に、その実行処理が完了するか否かを判定する(ステップS106)。
割り当てられたCPU時間50msec以内にレーダー画面表示用アプリケーション3bの実行処理が完了すると判定された場合(ステップS106のはい)には、CPU12Bは、実行コード3b−1の実行処理を継続する(ステップS104)。
一方、割り当てられたCPU時間50msec以内にレーダー画面表示用アプリケーション3bの実行処理が完了しないと判定された場合(ステップS106のいいえ)には、CPU12Bは、進捗管理コード3b−2に従って、CPU時間の再割り当てをCPU12Aに対して要求する。
レーダー画面表示用アプリケーション3bを実行するCPU12BからのCPU時間の再割り当て要求を受信した場合、CPU12Aは、スケジューラ2の割当コード2−1に従い、現周期用記憶配列2−2(図5)として記憶された未割り当てCPU時間200msecを上限として、レーダー画面表示用アプリケーション3bに対してCPU時間の再割り当てを行う(ステップS107のはい、S108)。
このCPU時間の再割り当てによってレーダー画面表示用アプリケーション3bの実行処理用に割り当てられたCPU時間に不足がなくなった場合(ステップS109のはい)、CPU12Aは、CPU時間の再割り当てを行ったことをCPU12Bに対して通知する。CPU12Bは、CPU時間の再割り当てが行われたレーダー画面表示用アプリケーション3bに従い、さらに、実行コード3b−1や進捗管理コード3b−2を実行する(ステップS104、S106)。
一方、レーダー画面表示用アプリケーション3bを実行するCPU12BからのCPU時間の再割り当て要求を受信したとしても、現周期用記憶配列2−2として記憶された未割り当てCPU時間が存在しない場合(ステップS107のいいえ)、あるいは、CPU時間の再割り当てを行ったにも関わらずレーダー画面表示用アプリケーション3bの実行処理用に割り当てられたCPU時間が不足する場合(ステップS109のいいえ)、CPU12Bは、スケジューラ2の割当コード2−1に従い、次周期用記憶配列2−3(図6)として記憶された未割り当てCPU時間150msecを上限として、レーダー画面表示用アプリケーション3bに対してCPU時間の再割り当てを行う(ステップS110のはい、S111)。CPU12Aは、CPU時間の再割り当てを行ったことをCPU12Bに対して通知する。CPU12Bは、CPU時間の再割り当てが行われたレーダー画面表示用アプリケーション3bに従い、さらに、実行コード3b−1や進捗管理コード3b−2を実行する(ステップS104、S106)。
一方、次周期用記憶配列2−3として記憶された未割り当てCPU時間が存在しない場合(ステップS110のいいえ)は、CPU12Bは、レーダー画面表示用アプリケーション3bの実行処理を打ち切る(ステップS112)。
なお、レーダー画面表示用アプリケーション3bの実行処理の打ち切りは、CPU12Bが、レーダー画面表示用アプリケーション3bに従って行ってもよく、OS1に従って行っても良い。レーダー画面表示用アプリケーション3bが第三者によって作成された場合やレーダー画面表示用アプリケーション3bに不具合がある場合などは、CPU12Bは、OS1に従って、強制的にレーダー画面表示用アプリケーション3bの実行処理を打ち切る。
図7は、CPU12AとCPU12Bがスケジューラ2および各アプリケーション3を実行したときの処理の様子の一例を示す図である。なお、現在の周期における各アプリケーション3に対するCPU時間の割り当て結果を図5とする。次周期における各アプリケーション3に対するCPU時間の割り当て結果を図6とする。また、現在の周期において実際に各アプリケーション3を実行した際の各アプリケーション3の実行処理に要したCPU時間が図8であったものとする。
まず、前の周期から現在の周期へ切り替わった際に、CPU12Aはスケジューラ2の実行を開始し、CPU12Bはレーダー信号解析用アプリケーション3aとソナー信号解析用アプリケーション3cの実行を開始する。
CPU12Bは、前の周期で事前に割り当てられたCPU時間(図5)に従い、レーダー信号解析用アプリケーション3aとソナー信号解析用アプリケーション3cとを、タイムスライス(50msec)ごとに交互に実行する。
レーダー信号解析用アプリケーション3aとソナー信号解析用アプリケーション3cの実行処理が前の周期で事前に割り当てられたCPU時間内には完了せず、現在の周期の未割当CPU時間が存在するため、現在の周期の未割当CPU時間から、CPU時間の再割り当てが行われる。CPU12Bは、前の周期で事前に割り当てられたCPU時間と、再割り当てされたCPU時間とをかけて、レーダー信号解析用アプリケーション3aとソナー信号解析用アプリケーション3cとの実行処理を行う。
レーダー信号解析用アプリケーション3aとソナー信号解析用アプリケーション3cの実行処理が完了した後、CPU12Bは、それぞれレーダー画面表示用アプリケーション3bとソナー画面表示用アプリケーション3dの実行処理を開始する。
CPU12Bは、ソナー画面表示用アプリケーション3dの実行処理を、前の周期で事前に割り当てられたCPU時間内に完了した。一方、レーダー画面表示用アプリケーション3bの実行処理は、前の周期で事前に割り当てられたCPU時間内には完了しなかった。ここで、現在の周期の未割当CPU時間が存在せず、かつ、次周期の未割当CPU時間が存在するので、CPU12Aは、スケジューラ2に従って、次周期の未割当CPU時間から、CPU時間の再割り当てを行う。CPU12Bは、前の周期で事前に割り当てられたCPU時間と、再割り当てされたCPU時間とをかけて、レーダー画面表示用アプリケーション3bの実行処理を行う。
図9は、表示装置50の画面のピクセルを示す図である。
表示装置50は、縦m個(mは1以上の整数)、横n個(nは1以上の整数)、全体としてm×n個のピクセルを有する。CPU12Bは、レーダー画面表示用アプリケーション3bに従い、レーダー信号解析用アプリケーション3aを実行することにより得られた解析結果から、各ピクセルの輝度を算出する。なお、CPU12Bは、レーダー画面表示用アプリケーション3bに従い、各ピクセルの色彩(RGB:Red−Green−Blue)を算出しても良い。
図10は、レーダー画面表示用アプリケーション3bのコード3b−codeの一例を示す図である。なお、ソナー画面表示用アプリケーション3dについても、レーダー信号解析用アプリケーション3aを実行することにより得られた解析結果ではなく、ソナー信号解析用アプリケーション3cを実行することにより得られた解析結果を用いる点以外、図10と同様のコードで実現されるものと理解される。
レーダー画面表示用アプリケーション3bは、前処理コード3b−code1と、ピクセル輝度の算出コード3b−code2と、進捗状況算出コード3b−code3と、ループコード3b−code4と、後処理コード3b−code5とを有する。
前処理コード3b−code1は、メインメモリ11に記憶された解析結果の読み出しなどを行うためのコードである。
ピクセル輝度の算出コード3b−code2は、レーダー信号解析用アプリケーション3aを実行することにより得られた解析結果から、i行j列のピクセルの輝度を算出するためのコードである。“i”と“j”はループカウンタ値であり、“i”は“1”から“m”まで、“j”は“1”から“n”まで、スイープされる。
進捗状況算出コード3b−code3は、進捗状況算出コード3b−code3を実行する時点におけるレーダー画面表示用アプリケーション3bの進捗状況を[{(i/m)*100}%]なる式により算出するためのコードである。例えば、表示装置50が1600×1200ピクセルで画面情報を表示するときには、“m”は1200行となり、ループカウンタ値“i”が600であれば、進捗度は、{(600/1200)*100}%=50%と算出される。なお、進捗状況算出コード3b−code3は、前処理コード3b−code1や後処理コード3b−code5などを考慮した式によって、レーダー画面表示用アプリケーション3bの進捗状況を算出するためのコードであっても良い。
進捗状況算出コード3b−code3は、図10に示す例ではループ処理を“n”回繰り返すたびに実行されるが、ループ処理を1回行うたびに実行されるものであってもよい。また、進捗状況算出コード3b−code3は、ループ処理の回数とは無関係に、タイマーが所定の時刻になったときに実行されるものであっても良い。例えば、周期1000msecの90%、すなわち、現在の周期に切り替わってから900msec経過した時点で、進捗状況算出コード3b−code3が実行されても良い。
ループコード3b−code4は、例えば、図10に示す“for文”であり、ピクセル輝度の算出コード3b−code2と進捗状況算出コード3b−code3とを、定期的に繰り返し実行するためのコードである。
後処理コード3ab−code5は、各ピクセルの輝度から表示装置50に送信する画面情報を構成するためのコードである。
図11は、レーダー信号解析用アプリケーション3aのコード3a−codeの一例を示す図である。なお、ソナー信号解析用アプリケーション3cについても、レーダー装置20のセンシング結果ではなく、ソナー装置30のセンシング結果を用いる点以外、図11と同様のコードで実現されるものと理解される。
レーダー信号解析用アプリケーション3aは、前処理コード3a−1と、反射データの解析コード3a−code2と、進捗状況算出コード3a−code3と、ループコード3a−code4と、後処理コード3a−code5とを有する。
前処理コード3a−code1は、メインメモリ11に記憶されたセンシング結果の読み出しなどを行うためのコードである。
反射データの解析コード3a−code2は、レーダー装置20のセンシング結果、即ち、仰角“i”、方位角“j”に対して電波を送信した際の反射波の情報を示すデータを、それぞれ解析するためのコードである。“i”と“j”はループカウンタ値であり、“i”は“1”から“p”まで、“j”は“1”から“q”まで、スイープされる。
進捗状況算出コード3a−code3は、進捗状況算出コード3a−code3を実行する時点におけるレーダー画面表示用アプリケーション3bの進捗状況を[{(i/p)*100}%]なる式により算出するためのコードである。なお、進捗状況算出コード3a−code3は、前処理コード3a−code1や後処理コード3a−code5などを考慮した式によって、レーダー信号解析用アプリケーション3aの進捗状況を算出するためのコードであっても良い。
ループコード3a−code4は、例えば、図11に示す“for文”であり、反射データの解析コード3a−code2と進捗状況算出コード3a−code3とを、定期的に繰り返し実行するためのコードである。
後処理コード3a−code5は、それぞれの反射データの解析結果を総合して、レーダー装置20からのセンシング結果を解析した結果を構成するためのコードである。
図12は、図4のステップS106において、CPU12Bが、各アプリケーション3の進捗管理コード3b−2に従って、現在の周期において割り当てられたCPU時間内に、実行中のアプリケーションの実行処理が完了するか否かを判定する際の動作を示すフローチャートである。なお、進捗管理コード3b−2は、進捗状況算出コード3b−code3を有する。
まず、CPU12Bは、ループカウンタ値を総ループ回数で除算した結果を、進捗度とする(ステップS201)。
次に、CPU12Bは、現在までにアプリケーションの実行処理に要したCPU時間を、進捗度で除算した結果を、実行中のアプリケーションの実行処理に要すると予想されるCPU時間(以下、予想総CPU時間と呼ぶ)とする(ステップS202)。なお、CPU12Bは、OS1に従って、現在までにアプリケーションの実行処理に要したCPU時間を管理しているものとする。
次に、CPU12Bは、予想総CPU時間から、現在の周期において割り当てられたCPU時間(以下、現周期の割当CPU時間と呼ぶ)を減算した結果を、アプリケーションの実行処理を行うにあたって不足するCPU時間(以下、不足時間と呼ぶ)とする(ステップS203)。
不足時間が“0”以下であれば(ステップS204のいいえ)、CPU12Bは、実行中のアプリケーションの実行処理が、現周期の割当CPU時間内に、完了すると判定する(ステップS205)。
一方、不足時間が“0”より大きければ(ステップS204のはい)、CPU12Bは、実行中のアプリケーションの実行処理が、現周期の割当CPU時間内に、完了しないと判定する(ステップS206)。
図13は、図4のステップS107〜S109において、CPU12Aが、スケジューラ2の割当コード2−1に従って、現周期の未割当CPU時間から、アプリケーションに対してCPU時間の再割当を行う際の動作を示すフローチャートである。
まず、CPU12Aは、CPU12Bから、CPU時間の再割当要求として、アプリケーションの種別と、そのアプリケーションの実行に不足する不足時間とを受信する。
次に、CPU12Aは、不足時間が現周期の未割当CPU時間よりも大きいか否かを判定する(ステップS301)。なお、不足時間は、CPU12Bが、図12のステップS203において、進捗管理コード3b−2にしたがって算出したものである。
不足時間が現周期の未割当CPU時間よりも大きいと判定された場合(ステップS301のはい)、CPU12Aは、アプリケーションに対してCPU時間の再割当を行う際に、追加するCPU時間(以下、追加割当時間と呼ぶ)を、現周期の未割当CPU時間の残りすべてとする(ステップS302)。
一方、不足時間が現周期の未割当CPU時間より大きくないと判定された場合(ステップS301のいいえ)、CPU12Aは、追加割当時間を不足時間とする(ステップS303)。
次に、CPU12Aは、現周期の未割当CPU時間から追加割当時間を減算した減算結果へ、現周期の未割当CPU時間を更新する(ステップS304)。
次に、CPU12Aは、不足時間から追加割当時間を減算した減算結果へ、不足時間を更新する(ステップS305)。
次に、CPU12Aは、CPU時間の再割当を行うアプリケーションに関しての、現周期の割当CPU時間と、追加割当時間とを加算した加算結果へ、現周期の割当CPU時間を更新する(ステップS306)。
次に、CPU12Aは、不足時間が0より大きいか否かを判定する(ステップS307)。
不足時間が0より大きくないと判定された場合(ステップS307のいいえ)、CPU12Bは、アプリケーションに対するCPU時間の再割当を完了できたものとして(ステップS308)、他の処理、例えばアプリケーションの実行処理などへ移行する。
一方、不足時間が0より大きいと判定された場合(ステップS307のはい)、CPU12Aは、アプリケーションに対して再割り当てしたCPU時間が不足しているものとして(ステップS309)、さらなるCPU時間の割り当てを試みる。
図14は、図4のステップS110、111において、CPU12Aが、スケジューラ2の割当コード2−1に従って、次周期の未割当CPU時間から、アプリケーションに対してCPU時間の再割当を行う際の動作を示すフローチャートである。
まず、CPU12Aは、不足時間が次周期の未割当CPU時間よりも大きいか否かを判定する(ステップS401)。なお、不足時間は、CPU12Aが、図12のステップS203で算出したもの、あるいは、図13のステップS305で更新したものである。
不足時間が次周期の未割当CPU時間よりも大きいと判定された場合(ステップS401のはい)、CPU12Aは、追加割当時間を、次周期の未割当CPU時間の残りすべてとする(ステップS402)。
一方、不足時間が次周期の未割当CPU時間より大きくないと判定された場合(ステップS401のいいえ)、CPU12Aは、追加割当時間を不足時間とする(ステップS403)。
次に、CPU12Aは、次周期の未割当CPU時間から追加割当時間を減算した減算結果へ、次周期の未割当CPU時間を更新する(ステップS404)。
次に、CPU12Aは、不足時間から追加割当時間を減算した減算結果へ、不足時間を更新する(ステップS405)。
次に、CPU12Aは、CPU時間の再割当を行うアプリケーションに関しての、現周期の割当CPU時間と、追加割当時間とを加算した加算結果へ、現周期の割当CPU時間を更新する(ステップS406)。
このように、第1の実施形態に係るセンサ情報システム100によれば、周期ごとに発生するアプリケーションの実行処理を行う際に、次の周期に実行する各アプリケーション3に対してCPU時間をあらかじめ割り当てることによって、現在の周期中に実行処理が完了しないアプリケーションが存在したとしても、次の周期におけるCPUの空き時間を上限として、実行処理が完了しないアプリケーションに対してCPU時間を再割り当てすることによって、アプリケーションの実行処理の打ち切りを抑制できる。
また、このセンサ情報システム100のスケジューリング機能は、情報処理装置10に搭載されたCPUにプログラムを実行させることにより実現されるものとしたが、専用のハードウェアを用いることで実現することができる。
例えば、情報処理装置10は、現周期用記憶配列2−2と次周期用記憶配列2−3とをそれぞれ記憶するメモリである現周期用記憶部と次周期用記憶部とを備えていて、各アプリケーション3の実行処理を行うCPU12A、12Bの代わりに、専用のハードウェアとして、アプリケーションの進捗管理コードをCPU12Bが実行することによって実現する機能を有する進捗管理部と、スケジューラ2の割当コード2−1をCPU12Aが実行することによって実現する機能とを有するCPU時間割当部とを備えていても良い。
(第2の実施形態)
第1の実施形態に係るセンサ情報システム100が有するアプリケーションのコードは、ループコードを有していて、例えば、ループカウンタ値を総ループ回数で除算した除算結果を、そのアプリケーションの進捗状況としていた。一方、第2の実施形態に係るセンサ情報システムが有するアプリケーションのコードは、進捗度を指示するためのコードを有している。なお、この第2の実施形態に係るセンサ情報システムと第1の実施形態に係るセンサ情報システム100との相違点は、アプリケーションのコードであるため、その他の部分については、その説明を省略する。
図15は、レーダー画面表示用アプリケーション3bのコード3b−code10の構成の一例を示す図である。なお、レーダー信号解析用アプリケーション3a、ソナー信号解析用アプリケーション3cおよびソナー画面表示用アプリケーション3dについても、図15と同様の構成のコードで実現されるものと理解される。
レーダー画面表示用アプリケーション3bのコード3b−code10は、第1乃至第4の処理コード3b−code11〜3b−code14と、進捗度指示コード3b−code15〜3b−code17とを有する。
第1乃至第4の処理コード3b−code11〜3b−code14は、レーダー画面表示用アプリケーション3bのコード3b−code10を、機能の種類、フェイズなどに応じて4つに分割して得られるコードである。
進捗度指示コード3b−code15〜3b−code17は、それぞれ、第1の処理コード3b−code11と第2の処理コード3b−code12の間、第2の処理コード3b−code12と第3の処理コード3b−code13の間、および第3の処理コード3b−code13と第4の処理コード3b−code14の間に挿入される。
第1の処理コード3b−code11と第2の処理コード3b−code12の間に挿入された進捗度指示コード3b−code15は、進捗度が20%であることを示す。即ち、第1の処理コード3b−code11の実行処理に要するCPU時間は、第1乃至第4の処理コード3b−code11〜3b−code14の実行に要するCPU時間の20%であることを示す。
第2の処理コード3b−code12と第3の処理コード3b−code13の間に挿入された進捗度指示コード3b−code16は、進捗度が50%であることを示す。即ち、第1および第2の処理コード3b−code11〜3b−code12の実行処理に要するCPU時間は、第1乃至第4の処理コード3b−code11〜3b−code14の実行に要するCPU時間の50%であることを示す。
第3の処理コード3b−code13と第4の処理コード3b−code14の間に挿入された進捗度指示コード3b−code17は、進捗度が80%であることを示す。即ち、第1乃至第3の処理コード3b−code11〜3b−code13の実行処理に要するCPU時間は、第1乃至第4の処理コード3b−code11〜3b−code14の実行に要するCPU時間の80%であることを示す。
CPU12Bは、各アプリケーション3の進捗指示コードに従って現周期の割当CPU時間内に各アプリケーション3の実行処理が完了するか否かを判定する際、進捗度の算出処理(図12のステップS201)を行うのではなく、進捗指示コードによって示された進捗度を読み出す。CPU12Bは、読み出した進捗度をもとにCPU時間の再割り当て要求を行う。なお、各アプリケーション3のコードを機能の種類、フェイズなどに応じて分割する数は4つに限定されない。
このように、各アプリケーションのコードに、そのアプリケーションの進捗度を指定するためのコードを挿入することによって、全体がループによって構成されていないアプリケーションにおいても進捗を把握することができる。なお、アプリケーションの進捗度を指定するためのコードは上記の形態に限定されるものではなく、さまざまな形態が考えられる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。
本発明の第1の実施形態に係るセンサ情報システムの構成を示すブロック図。 CPUが実行するソフトウェアの構成を示すブロック図。 レーダー画面表示用アプリケーションとスケジューラの構成を示すブロック図。 本発明の第1の実施形態に係る情報処理装置の動作を示すフローチャート。 現在の周期において各アプリケーションに割り当てられたCPU時間を示す図。 次周期において各アプリケーションに割り当てられたCPU時間を示す図。 スケジューラと各アプリケーションが実行されるタイミングを示す図。 各アプリケーションの実行処理に要したCPU時間を示す図。 表示装置の表示部のピクセル数を示すブロック図 レーダー画面表示用アプリケーションのコードの構成の一例を示すブロック図。 レーダー信号解析用アプリケーションのコードの構成の一例を示すブロック図。 本発明の第1の実施形態に係る情報処理装置の動作を示すフローチャート。 本発明の第1の実施形態に係る情報処理装置の動作を示すフローチャート。 本発明の第1の実施形態に係る情報処理装置の動作を示すフローチャート。 レーダー画面表示用アプリケーションのコードの構成の一例を示すブロック図。
符号の説明
1・・・OS
2・・・スケジューラ
2−1・・・割当コード
2−2・・・現周期用記憶配列
2−3・・・次周期用記憶配列
3・・・アプリケーション
3a・・・レーダー信号解析用アプリケーション
3a−code・・・レーダー画面表示用アプリケーションのコード
3a−code1・・・前処理コード
3a−code2・・・反射データの解析コード
3a−code3・・・進捗状況算出コード
3a−code4・・・ループコード
3a−code5・・・後処理コード
3b・・・レーダー画面表示用アプリケーション
3b−code・・・レーダー画面表示用アプリケーションのコード
3b−code1・・・前処理コード
3b−code2・・・ピクセル輝度の算出コード
3b−code3・・・進捗状況算出コード
3b−code4・・・ループコード
3b−code5・・・後処理コード
3b−code10・・・レーダー画面表示用アプリケーションのコード
3b−code11・・・第1の処理コード
3b−code12・・・第2の処理コード
3b−code13・・・第3の処理コード
3b−code14・・・第4の処理コード
3b−code15〜3b−code17・・・進捗度指示コード
3b−1・・・実行コード
3b−2・・・進捗管理コード
3c・・・ソナー信号解析用アプリケーション
3d・・・ソナー画面表示用アプリケーション
10・・・情報処理装置
11・・・メインメモリ
12A、12B・・・CPU
12A−1、12B−1・・・キャッシュメモリ
13A〜13D・・・入出力インタフェース
20・・・レーダー装置
30・・・ソナー装置
40・・・入力装置
50・・・表示装置
100・・・センサ情報システム

Claims (10)

  1. 一定周期ごとに複数のアプリケーションを実行するCPUを備える情報処理装置の制御プログラムであって、
    情報処理装置に、
    現在の周期内に、次の周期に実行する各アプリケーションに対してCPU時間を割り当てる第1の割当機能と、
    前記第1の割当機能によって割り当てられたCPU時間を記憶手段へ書き込む書込機能と、
    現在の周期に実行するアプリケーションのうち、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定する判定機能と、
    現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、次の周期におけるCPUの空き時間を算出する算出機能と、
    前記次の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる第2の割当機能とを実現させることを特徴とする情報処理装置の制御プログラム。
  2. 前の周期が現在の周期に切り替わるまでに、現在の周期に実行する各アプリケーションに対してCPU時間を割り当てる第3の割当機能と、
    前記現在の周期に処理される各アプリケーションに対して割り当てられたCPU時間を第2の記憶手段へ書き込む第2の書込機能とを、
    前記判定機能によって現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記第2の記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、現在の周期におけるCPUの空き時間を算出する第2の算出機能と、
    前記現在の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる第4の割当機能とを、前記情報処理装置に実現させることを特徴とする請求項1に記載の情報処理装置の制御プログラム。
  3. 前記現在の周期におけるCPUの空き時間がない場合に、前記第2の割当機能を、前記情報処理装置に実現させることを特徴とする請求項2に記載の情報処理装置の制御プログラム。
  4. 前記判定機能は、前記情報処理装置に、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定する時点において、当該アプリケーションの実行処理に要しているCPU時間と、当該アプリケーションの進捗度とから、当該アプリケーションの実行処理が現在の周期内に完了するか否かを判定させることを特徴とする請求項1または請求項2に記載の情報処理装置の制御プログラム。
  5. 前記現在の周期に処理されるアプリケーションのうち少なくとも1つは、前記判定機能を、前記情報処理装置に実現させることを特徴とする請求項1に記載の情報処理装置の制御プログラム。
  6. 前記アプリケーションは所定の処理を繰り返すためのループコードを有し、
    前記アプリケーションは、前記ループコードによって繰り返した所定の処理の実行回数と、それまでの実行処理に要したCPU時間とを用いて、前記判定機能を、前記情報処理装置に実現させることを特徴とする請求項5に記載の情報処理装置の制御プログラム。
  7. 前記アプリケーションは、当該アプリケーションの実行処理の進捗度を示す進捗度指示コードを有し、前記進捗度指示コードが示すアプリケーションの実行処理の進捗度を用いて、前記判定機能を、前記情報処理装置に実現させることを特徴とする請求項6に記載の情報処理装置の制御プログラム。
  8. 一定周期ごとに複数のアプリケーションを実行するCPUを備える情報処理装置の制御方法であって、
    現在の周期内に、次の周期に実行する各アプリケーションに対してCPU時間を割り当て、
    前記次の周期に処理される各アプリケーションに対して割り当てられたCPU時間を記憶手段へ書き込み、
    現在の周期に実行するアプリケーションのうち、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定し、
    現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、次の周期におけるCPUの空き時間を算出し、
    前記次の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てることを特徴とする情報処理装置の制御方法。
  9. 一定周期ごとに複数のアプリケーションを実行するCPUと、次の周期に処理される各アプリケーションに対して割り当てられたCPU時間を記憶手段とを備える情報処理装置であって、
    前記CPUが、
    現在の周期内に、次の周期に実行する各アプリケーションに対してCPU時間を割り当てる第1の割当手段と、
    前記第1の割当手段によって割り当てられたCPU時間を前記記憶手段へ書き込む書込手段と、
    現在の周期に実行するアプリケーションのうち、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定する判定手段と、
    現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、次の周期におけるCPUの空き時間を算出する算出手段と、
    前記次の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる第2の割当手段とを備えることを特徴とする情報処理装置。
  10. 一定周期ごとに複数のアプリケーションを実行するCPUと、
    現在の周期内に、次の周期に実行する各アプリケーションに対してCPU時間を割り当てる第1の割当手段と、
    前記第1の割当手段によって割り当てられたCPU時間を記憶する記憶手段と、
    現在の周期に実行するアプリケーションのうち、現在の周期内にその実行処理が完了しないアプリケーションが存在するか否かを判定する判定手段と、
    現在の周期内に実行処理が完了しないアプリケーションが存在すると判定された場合に、前記記憶手段に記憶された各アプリケーションに対して割り当てられたCPU時間の合計と、周期の長さとの差分から、次の周期におけるCPUの空き時間を算出する算出手段と、
    前記次の周期におけるCPUの空き時間を上限として、前記現在の周期内に実行処理が完了しないアプリケーションに対して、CPU時間をさらに割り当てる第2の割当手段とを備えることを特徴とする情報処理装置。
JP2007252025A 2007-09-27 2007-09-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム Pending JP2009086733A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007252025A JP2009086733A (ja) 2007-09-27 2007-09-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US12/230,452 US20090089795A1 (en) 2007-09-27 2008-08-28 Information processing apparatus, control method of information processing apparatus, and control program of information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007252025A JP2009086733A (ja) 2007-09-27 2007-09-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Publications (1)

Publication Number Publication Date
JP2009086733A true JP2009086733A (ja) 2009-04-23

Family

ID=40509901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007252025A Pending JP2009086733A (ja) 2007-09-27 2007-09-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Country Status (2)

Country Link
US (1) US20090089795A1 (ja)
JP (1) JP2009086733A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055581A1 (ja) 2009-11-06 2011-05-12 日立オートモティブシステムズ株式会社 車載用マルチアプリ実行装置
JP2014219230A (ja) * 2013-05-02 2014-11-20 三菱電機株式会社 並列信号処理装置
JP5815512B2 (ja) * 2010-05-14 2015-11-17 株式会社日立製作所 リソース管理方法、計算機システムおよびプログラム
JP2017199266A (ja) * 2016-04-28 2017-11-02 日立オートモティブシステムズ株式会社 車両制御装置、及び車両システム
JP2018049405A (ja) * 2016-09-21 2018-03-29 日立オートモティブシステムズ株式会社 車両制御装置および車両制御システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377899B2 (ja) * 2006-09-20 2009-12-02 株式会社東芝 リソース管理装置及びプログラム
JP4249780B2 (ja) * 2006-12-26 2009-04-08 株式会社東芝 リソースを管理する装置、およびプログラム
JP5238525B2 (ja) * 2009-01-13 2013-07-17 株式会社東芝 リソースを管理する装置、およびプログラム
US8533726B2 (en) * 2009-02-24 2013-09-10 Nec Corporation Device, system, method, and program for computing resource allocation based on external environment and transition frequency
WO2014084820A1 (en) * 2012-11-28 2014-06-05 Hewlett-Packard Development Company, L.P. Regulating application task development
WO2015050474A1 (en) * 2013-10-03 2015-04-09 Huawei Technologies Co., Ltd Method and system for assigning a computational block of a software program to cores of a multi-processor system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129951A (en) * 1980-03-18 1981-10-12 Yokogawa Hokushin Electric Corp Mis-processing preventing device for constant periodic processing data
JPH04171538A (ja) * 1990-11-06 1992-06-18 Nec Corp 繰返し型データ処理スケジューリング方式
JP2003337713A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd プロセッサの制御方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2177488C (en) * 1993-11-30 2001-11-20 Nicolae Marius Busuioc Communications network management
JPH10505698A (ja) * 1995-07-05 1998-06-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 複数の装置から成る動的なグループ間での通信システム
CN1157960C (zh) * 1997-12-12 2004-07-14 美国阿尔卡塔尔资源有限合伙公司 电信平台***及其方法
GB2341951A (en) * 1998-09-22 2000-03-29 Ibm Thin-client remote object execution
US6820277B1 (en) * 1999-04-20 2004-11-16 Expanse Networks, Inc. Advertising management system for digital video streams
EP1249102A2 (en) * 2000-01-14 2002-10-16 Qariba Limited Resource allocation
AU2001261521A1 (en) * 2000-05-12 2001-11-26 Invisible Hand Networks, Inc. Method and system for market based resource allocation
US20020095367A1 (en) * 2001-01-18 2002-07-18 Ichiro Mizunuma Competitive access video/audio monitoring system
WO2002065700A2 (en) * 2001-02-14 2002-08-22 Clearspeed Technology Limited An interconnection system
US6886163B1 (en) * 2001-03-19 2005-04-26 Palm Source, Inc. Resource yielding in a multiple application environment
US6895585B2 (en) * 2001-03-30 2005-05-17 Hewlett-Packard Development Company, L.P. Method of mixed workload high performance scheduling
DE60300907T2 (de) * 2002-04-15 2006-05-18 France Telecom Verfahren und System für Ressourcenallokation in Echtzeit zwischen mehreren Einheiten
US7290260B2 (en) * 2003-02-20 2007-10-30 International Business Machines Corporation Dynamic processor redistribution between partitions in a computing system
US7400600B2 (en) * 2003-06-30 2008-07-15 Lucent Technologies Inc. Method of transport provision for a service to a user
US20050076339A1 (en) * 2003-10-03 2005-04-07 Nortel Networks Limited Method and apparatus for automated negotiation for resources on a switched underlay network
US20060149652A1 (en) * 2005-01-06 2006-07-06 Fellenstein Craig W Receiving bid requests and pricing bid responses for potential grid job submissions within a grid environment
US20060173699A1 (en) * 2005-02-02 2006-08-03 Boozer Tanaga A Virtual technology transfer network
US7543020B2 (en) * 2005-02-10 2009-06-02 Cisco Technology, Inc. Distributed client services based on execution of service attributes and data attributes by multiple nodes in resource groups
US20070022040A1 (en) * 2005-07-19 2007-01-25 Raz Gordon System and Method for Facilitating Network Based Commerce
CN101071493A (zh) * 2006-05-10 2007-11-14 阿里巴巴公司 资源竞争交互的方法以及信息展示方法、***
JP2008004046A (ja) * 2006-06-26 2008-01-10 Toshiba Corp リソース管理装置及びそのためのプログラム
JP4377899B2 (ja) * 2006-09-20 2009-12-02 株式会社東芝 リソース管理装置及びプログラム
JP4249780B2 (ja) * 2006-12-26 2009-04-08 株式会社東芝 リソースを管理する装置、およびプログラム
JP5238525B2 (ja) * 2009-01-13 2013-07-17 株式会社東芝 リソースを管理する装置、およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129951A (en) * 1980-03-18 1981-10-12 Yokogawa Hokushin Electric Corp Mis-processing preventing device for constant periodic processing data
JPH04171538A (ja) * 1990-11-06 1992-06-18 Nec Corp 繰返し型データ処理スケジューリング方式
JP2003337713A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd プロセッサの制御方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055581A1 (ja) 2009-11-06 2011-05-12 日立オートモティブシステムズ株式会社 車載用マルチアプリ実行装置
US8832704B2 (en) 2009-11-06 2014-09-09 Hitachi Automotive Systems, Ltd. In-car-use multi-application execution device
JP5815512B2 (ja) * 2010-05-14 2015-11-17 株式会社日立製作所 リソース管理方法、計算機システムおよびプログラム
US9319281B2 (en) 2010-05-14 2016-04-19 Hitachi, Ltd. Resource management method, resource management device, and program product
JP2014219230A (ja) * 2013-05-02 2014-11-20 三菱電機株式会社 並列信号処理装置
JP2017199266A (ja) * 2016-04-28 2017-11-02 日立オートモティブシステムズ株式会社 車両制御装置、及び車両システム
WO2017188109A1 (ja) * 2016-04-28 2017-11-02 日立オートモティブシステムズ株式会社 車両制御装置、及び車両システム
US10994675B2 (en) 2016-04-28 2021-05-04 Hitachi Automotive Systems, Ltd. Vehicle control device and vehicle system
JP2018049405A (ja) * 2016-09-21 2018-03-29 日立オートモティブシステムズ株式会社 車両制御装置および車両制御システム

Also Published As

Publication number Publication date
US20090089795A1 (en) 2009-04-02

Similar Documents

Publication Publication Date Title
JP2009086733A (ja) 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US8144149B2 (en) System and method for dynamically load balancing multiple shader stages in a shared pool of processing units
US9135741B2 (en) Interference-driven resource management for GPU-based heterogeneous clusters
TWI322391B (en) Graphics processing apparatus and method for performing shading operation
CN110796588A (zh) 同时计算和图形调度
US9742869B2 (en) Approach to adaptive allocation of shared resources in computer systems
JP4504422B2 (ja) イメージリソースをローディングする方法及びイメージリソースローディングシステム
KR101733117B1 (ko) 멀티코어 시스템의 태스크 분배 방법 및 장치
US9947068B2 (en) System and method for GPU scheduling
EP2006770A1 (en) Load balancing
KR20120058605A (ko) Gpu 워크의 하드웨어 기반 스케쥴링
TW201415409A (zh) 動態任務分配系統及方法
US9501227B2 (en) Memory controller for heterogeneous computer
WO2017033289A1 (ja) 描画制御装置
CN112181664A (zh) 负载均衡方法及装置、计算机可读存储介质及电子设备
US20130125131A1 (en) Multi-core processor system, thread control method, and computer product
CN110502343B (zh) 一种资源分配方法、***、装置及计算机可读存储介质
KR102224844B1 (ko) 선점 방식을 선택하는 방법 및 장치.
CN109783220B (zh) 内存分配方法、装置、计算机***及存储介质
JP6806065B2 (ja) 仮想計算機システムの性能予測装置、性能予測方法およびコンピュータプログラム
JP6426495B2 (ja) コンピュータシステム、cpuリソース管理方法、および、cpuリソース管理プログラム
Han et al. Criticality-aware partitioning for multicore mixed-criticality systems
Erickson et al. Soft real-time scheduling in *** earth
CN108090029B (zh) 矩阵求逆中的算粒调度装置
US20220050718A1 (en) Scalability advisor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120302