JP2009075361A - 映像信号処理装置、映像信号処理方法、プログラム、および表示装置 - Google Patents

映像信号処理装置、映像信号処理方法、プログラム、および表示装置 Download PDF

Info

Publication number
JP2009075361A
JP2009075361A JP2007244161A JP2007244161A JP2009075361A JP 2009075361 A JP2009075361 A JP 2009075361A JP 2007244161 A JP2007244161 A JP 2007244161A JP 2007244161 A JP2007244161 A JP 2007244161A JP 2009075361 A JP2009075361 A JP 2009075361A
Authority
JP
Japan
Prior art keywords
video signal
frame
unit
subframe
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007244161A
Other languages
English (en)
Inventor
Masayuki Otawara
正幸 大田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2007244161A priority Critical patent/JP2009075361A/ja
Priority to KR1020070126399A priority patent/KR20090031174A/ko
Priority to US12/100,101 priority patent/US20090079873A1/en
Publication of JP2009075361A publication Critical patent/JP2009075361A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることが可能な映像信号処理装置、映像信号処理方法、プログラム、および表示装置を提供する。
【解決手段】入力された映像信号を１フレーム期間に複数回出力し、１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、サブフレームごとに、入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、サブフレームごとに調整された映像信号をサブフレームそれぞれが対応する期間に出力するフレーム分配部とを備える映像信号処理装置が提供される。
【選択図】図３

Description

本発明は、映像信号処理装置、映像信号処理方法、プログラム、および表示装置に関する。
近年、ＣＲＴディスプレイ（Cathode Ray Tube display）に替わる表示装置として、有機ＥＬディスプレイ（organic ElectroLuminescence display。または、ＯＬＥＤディスプレイ（Organic Light Emitting Diode display）とも呼ばれる。）、ＦＥＤ（Field Emission Display。電界放出ディスプレイ）、ＬＣＤ（Liquid Crystal Display。液晶ディスプレイ）、ＰＤＰ（Plasma Display Panel。プラズマディスプレイ）など様々な表示装置が開発されている。
上記のような様々な表示装置における発光方法は、大きく分けるとインパルス（Impulse）発光と、ホールド（Hold）型の発光とに分類することができる。例えば、ＣＲＴディスプレイやＦＥＤなどはインパルス発光により映像を表示し、また、例えば、ＬＣＤなどは、１フレーム期間中発光し続けるホールド型の発光により映像を表示する。
また、インパルス発光をとる表示装置とホールド型の発光をとる表示装置とは、それぞれ表示特性が異なる。例えば、インパルス発光をとる表示装置は、間欠的な発光であるため、動画特性に優れ、前フレームの残像が残る現象いわゆる「動きボケ」の発生がほぼ起こらない（映像をみるユーザが「動きボケ」を感じない。）というメリットがある。しかしながら、インパルス発光をとる表示装置には、その反面、「フリッカー（Flicker）」が発生しやすくなるというデメリットがある。また、ホールド型の発光をとる表示装置は、１フレーム期間の間同じ表示を保持し続けるため、「フリッカー」の発生がほぼ起こらないというメリットがある反面、「動きボケ」が生じやすいというデメリットがある。
このような中、フリッカーや動きボケの発生を抑制して高画質化を図る技術が開発されている。１フレーム期間に２度発光させることによりフリッカーの発生を抑制する技術としては、例えば、特許文献１が挙げられ、１フレーム期間に走査線を１本おきに交互に発光させることによりフリッカーの発生を抑制する技術としては、例えば、特許文献２が挙げられる。また、動画像の表示において補間フレームを作成して表示させることにより二重像の発生を抑制する技術としては、例えば、特許文献３が挙げられる。
特開２００６−３３０６６４号公報 特開２００６−３１７８９４号公報 特開２００６−１６５９７４号公報
しかしながら、フリッカーの発生を抑制する従来の技術を用いた表示装置では、入力される映像信号によらず、常に１フレーム期間に複数回（例えば、２回）発光させるので、入力される映像信号によっては、映像をみるユーザの目の残像効果によって、ユーザには当該文字が二重像として見えてしまう。以下、図１を参照してフリッカーの発生を抑制する従来の技術を用いた従来の表示装置における問題の一例を示す。
（フリッカーの発生を抑制する従来の技術を用いた従来の表示装置における問題）
図１は、フリッカーの発生を抑制する従来の技術を用いた従来の表示装置における問題の一例を説明するための説明図であり、図１（ａ）は従来の表示装置が画面に文字「Ｘ」を静止画像として表示している場合、図１（ｂ）は従来の表示装置が画面に文字「Ｘ」を動画像として表示している場合の一例をそれぞれ示している。
図１（ａ）に示すような静止画像、すなわち、前フレーム期間における表示の内容と現フレーム期間における表示の内容とが同一の場合には、フリッカーの発生を抑制する従来の技術を用いた従来の表示装置が、１フレーム期間に複数回発光させたとしても、文字「Ｘ」の表示位置が変わらないため、大きな問題は生じない。
しかしながら、図（ｂ）に示すような動画像、すなわち、前フレーム期間における文字「Ｘ」の表示位置と現フレーム期間における文字「Ｘ」の表示位置とが異なる場合には、ユーザの目の残像効果によって、ユーザには前フレームにおいて表示されていた文字「Ｘ」が残像として認識されてしまう（すなわち、ユーザには文字「Ｘ」が二重像として見える。）。したがって、フリッカーの発生を抑制する従来の技術を用いた表示装置は、高画質化を十分に図ることができない。
また、上記のように高画質化を阻害する二重像の発生を抑制するための技術が開発されてはいるが、二重像の発生を抑制する従来の技術は、補間フレームの作成の難易度が高く、補間フレームの作成が失敗した場合（例えば、前後のフレームの画像が示す動画像に破綻をきたす補間フレームを作成した場合など）には、表示された映像に著しい破綻が生じてしまう。さらに述べれば、二重像の発生を抑制する従来の技術では、補間フレームの精度を上げようとすればするほど、コストの増加へと直結してしまう。したがって、二重像の発生を抑制する従来の技術を用いた表示装置は、高画質化を十分に図ることができない。
さらに、ＬＣＤなどのようにホールド型の発光をとる表示装置では、発光の原理的に動きボケが生じやすいため、例えば、二重像の発生を抑制する従来の技術と同様の技術によって動きボケの発生防止を図っている。より具体的には、ホールド型の発光をとる表示装置では、例えば、１フレーム期間に２回発光させ、２回目の発光に対応するフレームを前後のフレームから補間することによって動きボケの発生を抑制する。しかしながら、ホールド型の発光をとる表示装置における動きボケの発生防止を図る従来の技術は、上記二重像の発生を抑制する従来の技術と同様に補間フレームの作成の難易度が高いため、補間フレームの作成が失敗する場合がある。したがって、補間フレームを作成することにより動きボケの発生防止を図る従来の技術を用いたホールド型の発光をとる表示装置は、高画質化を十分に図ることができない。
以上のように、フリッカーや二重像、動きボケの発生を抑制して高画質化を図る従来の技術では、高画質化を十分に図ることができない。
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることが可能な、新規かつ改良された映像信号処理装置、映像信号処理方法、プログラム、および表示装置を提供することにある。
上記目的を達成するために、本発明の第１の観点によれば、入力された映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、上記サブフレームごとに、上記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、上記相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、上記サブフレームごとに調整された上記映像信号を上記サブフレームそれぞれが対応する期間に出力するフレーム分配部とを備える映像信号処理装置が提供される。
上記映像信号処理装置は、サブフレーム生成部と、相関判定部と、フレーム分配部とを備える。サブフレーム生成部は、例えば、入力された映像信号を１フレーム期間分（１画面分）保持し、保持された映像信号を複数回読み出すことによって、入力された映像信号を１フレーム期間に複数回出力する。サブフレーム生成部が、入力された映像信号を１フレーム期間に複数回出力することによって、映像信号処理装置は、１フレーム期間内に複数のサブフレームを生成することができる。相関判定部は、各サブフレームごとに、入力された映像信号が表す現フレームと前フレーム（例えば、現フレームが属するフレーム期間の１フレーム期間前に属するフレーム）との間の相関を判定する。また、相関判定部は、例えば、表示画面に表示させるときに対応する画素（例えば、表示位置が同じ画素）ごとに上記相関を判定する。フレーム分配部は、相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整する。また、フレーム分配部は、サブフレームごとに調整された映像信号をサブフレームそれぞれが対応する期間に出力する。かかる構成により、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記フレーム分配部は、上記入力された映像信号を所定の倍率で増幅する増幅部と、上記相関判定部の判定結果に基づいて、上記増幅部が増幅した映像信号または上記入力された映像信号あるいは信号レベルが０の信号を上記サブフレームごとに切り替えて上記サブフレームごとに出力する第１のスイッチング部と、上記第１のスイッチング部から出力される上記サブフレームごとの出力を上記サブフレームそれぞれが対応する期間に出力する第２のスイッチング部とを備えてもよい。
かかる構成により、現フレームと前フレームとの間の相関に基づいて映像信号のゲインと発光時間とを制御することができる。
また、上記第１のスイッチング部は、上記相関判定部において相関があると判定された場合には、上記入力された映像信号を各サブフレームごとに出力し、上記相関判定部において相関がないと判定された場合には、上記増幅部が増幅した映像信号または信号レベルが０の信号を上記サブフレームごとに出力してもよい。
かかる構成により、現フレームと前フレームとの相関に基づいてインパルス発光の状態と、ホールド型の発光の状態とを切り替え、フリッカーおよび動きボケの発生を防止することができる。
また、上記フレーム分配部は、上記相関があると判定された場合および上記相関がないと判定された場合それぞれの上記１フレーム期間における発光量を同一としてもよい。
かかる構成により、画質の低下を防止することができる。
また、上記相関判定部は、入力された映像信号を１フレーム期間保持するフレームメモリと、上記現フレームに対応する映像信号と、上記フレームメモリから出力される上記前フレームに対応する映像信号とを対応する画素ごとに比較する比較部とを備えてもよい。
かかる構成により、現フレームと前フレームとの間の相関を画素ごとに判定することができる。
上記目的を達成するために、本発明の第２の観点によれば、入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、上記相関判定部の判定結果に基づいて上記画素それぞれに対応する映像信号のゲインを調整するゲイン調整部と、上記ゲイン調整部から出力される調整された上記映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、上記サブフレーム生成部から出力された上記サブフレームごとの映像信号を上記サブフレームそれぞれが対応する期間に出力するフレーム分配部とを備える映像信号処理装置が提供される。
上記映像信号処理装置は、相関判定部と、ゲイン調整部と、サブフレーム生成部と、フレーム分配部とを備える。相関判定部は、入力された映像信号が表す現フレームと前フレーム（例えば、現フレームが属するフレーム期間の１フレーム期間前に属するフレーム）との間の相関を判定する。また、相関判定部は、例えば、表示画面に表示させるときに対応する画素（例えば、表示位置が同じ画素）ごとに上記相関を判定することができる。ゲイン調整部は、相関判定部の判定結果に基づいて画素それぞれに対応する映像信号のゲインを調整する。また、ゲイン調整部は、サブフレーム生成部で生成される各サブフレームそれぞれに対応するように、生成されるサブフレームごとに映像信号のゲインを調整する。サブフレーム生成部は、例えば、ゲイン調整部において調整された映像信号を１フレーム期間分（１画面分）保持し、保持された映像信号を複数回読み出すことによって、ゲイン調整部において調整された映像信号を１フレーム期間に複数回出力する。また、サブフレーム生成部は、例えば、ゲイン調整部において調整された映像信号それぞれを同期して出力することができる。フレーム分配部は、サブフレームごとに調整された映像信号をサブフレームそれぞれが対応する期間に出力する。かかる構成により、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記ゲイン調整部は、上記入力された映像信号を増幅する増幅部と、上記相関判定部の判定結果に基づいて、上記増幅部が増幅した映像信号または上記入力された映像信号あるいは信号レベルが０の信号を生成される上記サブフレームごとに切り替え、対応するサブフレームごとに出力する第３のスイッチング部とを備えてもよい。
かかる構成により、現フレームと前フレームとの間の相関に基づいて入力された映像信号のゲインを調整することができる。
また、上記サブフレーム生成部は、上記第３のスイッチング部から出力される上記サブフレームに対応する出力をそれぞれ１フレーム期間に複数回同期して出力する複数のサブフレーム生成手段を備えてもよい。
かかる構成により、現フレームと前フレームとの間の相関に基づいて映像信号のゲインと発光時間とを制御することができる。
また、上記目的を達成するために、本発明の第３の観点によれば、入力された映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するステップと、上記サブフレームごとに、上記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップと、上記判定するステップにおける判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整するステップと、上記サブフレームごとに調整された上記映像信号を上記サブフレームそれぞれが対応する期間に出力するステップとを有する映像信号処理方法が提供される。
かかる方法を用いることにより、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記目的を達成するために、本発明の第４の観点によれば、入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップと、上記判定するステップにおける判定結果に基づいて上記画素それぞれに対応する映像信号のゲインを調整するステップと、上記調整するステップにおいて調整された上記映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するステップと、上記サブフレームごとの映像信号を上記サブフレームそれぞれが対応する期間に出力するステップとを有する映像信号処理方法が提供される。
かかる方法を用いることにより、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記目的を達成するために、本発明の第５の観点によれば、入力された映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するステップ、上記サブフレームごとに、上記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップ、上記判定するステップにおける判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整するステップ、上記サブフレームごとに調整された上記映像信号を上記サブフレームそれぞれが対応する期間に出力するステップをコンピュータに実行させるためのプログラムが提供される。
かかるプログラムにより、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記目的を達成するために、本発明の第６の観点によれば、入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップ、上記判定するステップにおける判定結果に基づいて上記画素それぞれに対応する映像信号のゲインを調整するステップ、上記調整するステップにおいて調整された上記映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するステップ、上記サブフレームごとの映像信号を上記サブフレームそれぞれが対応する期間に出力するステップをコンピュータに実行させるためのプログラムが提供される。
かかるプログラムにより、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記目的を達成するために、本発明の第７の観点によれば、入力された映像信号に基づいて、１フレーム期間における映像信号のゲインと発光時間とを調整する映像信号調整部と、電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、上記映像信号調整部が調整した映像信号に基づいて映像を表示する映像表示部とを備え、上記映像信号調整部は、入力された映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、上記サブフレームごとに、上記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、上記相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、上記サブフレームごとに調整された上記映像信号を上記サブフレームそれぞれが対応する期間に出力するフレーム分配部とを備える表示装置が提供される。
上記表示装置は、映像信号調整部と、映像表示部とを備える。映像信号調整部は、サブフレーム生成部と、相関判定部と、フレーム分配部とを備え、現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御する。映像表示部は、映像信号調整部が調整した映像信号に基づいて映像を表示画面に表示する。ここで、映像表示部は、例えば、電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、映像信号に応じた電流が各画素に印加されることによって、映像信号に応じた映像を表示することができる。かかる構成により、表示装置は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
また、上記目的を達成するために、本発明の第８の観点によれば、入力された映像信号に基づいて、１フレーム期間における映像信号のゲインと発光時間とを調整する映像信号調整部と、電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、上記映像信号調整部が調整した映像信号に基づいて映像を表示する映像表示部とを備え、上記映像信号調整部は、入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、上記相関判定部の判定結果に基づいて上記画素それぞれに対応する映像信号のゲインを調整するゲイン調整部と、上記ゲイン調整部から出力される調整された上記映像信号を１フレーム期間に複数回出力し、上記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、上記サブフレーム生成部から出力された上記サブフレームごとの映像信号を上記サブフレームそれぞれが対応する期間に出力するフレーム分配部とを備える表示装置が提供される。
上記表示装置は、映像信号調整部と、映像表示部とを備える。映像信号調整部は、相関判定部と、ゲイン調整部と、サブフレーム生成部と、フレーム分配部とを備え、現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御する。映像表示部は、映像信号調整部が調整した映像信号に基づいて映像を表示画面に表示する。ここで、映像表示部は、例えば、電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、映像信号に応じた電流が各画素に印加されることによって、映像信号に応じた映像を表示することができる。かかる構成により、表示装置は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
本発明によれば、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することにより高画質化を図ることができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
（本発明の実施形態に係る映像信号のゲインと発光時間との制御アプローチ）
本発明の実施形態に係る映像信号処理装置について説明する前に、まず、本発明の実施形態に係る映像信号のゲインと発光時間との制御アプローチについて説明する。図２は、本発明の実施形態に係る映像信号のゲインと発光時間との制御アプローチを説明するための説明図である。
図２を参照すると、図２は、縦軸に映像信号の信号レベルをとり、横軸に発光時間を示している。図２（ａ）はインパルス発光の状態を示しており、信号レベルがＬ１で発光時間がｔ１であることから、発光量はＬ１×ｔ１で表される。また、図２（ｂ）は、ホールド型の発光の状態を示しており、信号レベルがＬ２（Ｌ２＜Ｌ１）で発光時間がｔ２（ｔ２＞ｔ１）であることから、発光量はＬ２×ｔ２で表される。
ここで、図２（ａ）に示す場合と図２（ｂ）に示す場合とにおける発光量が同一のとき、すなわち、Ｌ１×ｔ１＝Ｌ２×ｔ２のとき、図２（ａ）に示す場合と図２（ｂ）に示す場合との積和は、以下の数式１で表される。
Figure 2009075361
数式１に示す関係が成り立つ場合、すなわち、発光量が同一の場合には、人間の目の積分効果によって、図２（ａ）に示すインパルス発光の状態であっても、または、図２（ｂ）に示すホールド型の発光の状態であっても、ユーザの目には同じ明るさの映像にみえる。したがって、発光量を同一に保てば、インパルス発光の状態とホールド型の発光の状態とを切り替えて表示したとしても階調は損なわれず、画質の劣化は発生しないこととなる。
本発明の実施形態に係る映像信号処理装置は、数式１に示す関係に着目し、映像信号のゲインと発光時間とを、例えば、以下に示す（１）、（２）のように制御することによって、フリッカーと動きボケとの発生を防止する。
（１）現フレームと、前フレームとの間の相関を判定する
本発明の実施形態に係る映像信号処理装置は、入力された映像信号が表す映像が表示されるフレーム（以下、「現フレーム」という。）と、現フレームの１フレーム期間前のフレーム（以下、「前フレーム」という。）との間の相関を判定する。現フレームと前フレームとの相関を判定することによって、本発明の実施形態に係る映像信号処理装置は、映像信号が示す映像に含まれる被写体（例えば、人や動物、あるいは、車などの物。）が静止画像であるのか、または動画像であるのかを判定する。ここで、本発明の実施形態に係る映像信号処理装置は、例えば、入力された映像信号に基づいて、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに上記判定を行うことができるが、上記に限られない。例えば、本発明の実施形態に係る映像信号処理装置は、表示画面を複数の分割領域に分割して、当該分割領域ごとに上記判定を行うこともできる。上記の場合、本発明の実施形態に係る映像信号処理装置は、例えば、分割領域内に含まれる画素それぞれについて相関を判定し、判定結果の頻度が高い方の結果を当該分割領域の判定結果とする。
（２）相関の判定結果に基づいて映像信号のゲインと発光時間とを制御する
（２−１）相関がある場合：静止画像である可能性が高い場合
現フレームと前フレームとの相関を判定した結果、相関があると判定された場合には静止画像である可能性が高いので、本発明の実施形態に係る映像信号処理装置は、例えば、図２（ｂ）に示すホールド型の発光を選択する。そして、本発明の実施形態に係る映像信号処理装置は、図２（ｂ）に示すような状態を作りだすように、映像信号のゲインと発光時間とを制御する。
静止画像が表示される場合には動きボケが生じる可能性は低いので、本発明の実施形態に係る映像信号処理装置は、静止画像が表示される場合にはホールド型の発光を選択してフリッカーの発生を防止する。したがって、本発明の実施形態に係る映像信号処理装置は、フリッカーと動きボケとの発生を防止することができる。
なお、例えば、ヨーロッパ圏などで採用されているＰＡＬ（Phase Alternating Line）規格はフレーム周期が５０Ｈｚであり、ＮＴＳＣ（National Television Standards Committee）規格のフレーム周期５９．９４Ｈｚよりも低いことから、ＰＡＬ規格ではフリッカーが特に生じやすい。しかしながら、たとえ、ＰＡＬ規格に従った映像信号であっても、本発明の実施形態に係る映像信号処理装置は、静止画像が表示される場合にはホールド型の発光を選択することができるので、フリッカーの発生を防止することができる。
（２−２）相関がない場合：動画像である可能性が高い場合
現フレームと前フレームとの相関を判定した結果、相関がないと判定された場合には動画像である可能性が高いので、本発明の実施形態に係る映像信号処理装置は、例えば、図２（ａ）に示すインパルス発光を選択する。そして、本発明の実施形態に係る映像信号処理装置は、図２（ａ）に示すような状態を作りだすように、映像信号のゲインと発光時間とを制御する。
動画像が表示される場合にはフリッカーが生じる可能性は低いので、本発明の実施形態に係る映像信号処理装置は、動画像が表示される場合にはインパルス発光を選択して動きボケの発生を防止する。したがって、本発明の実施形態に係る映像信号処理装置は、フリッカーと動きボケとの発生を防止することができる。
本発明の実施形態に係る映像信号処理装置は、上記（１）、（２）に示すように映像信号のゲインと発光時間とを制御することにより、フリッカーと動きボケとの発生を防止することができる。以下、より具体的に本発明の実施形態に係る映像信号処理装置について説明する。
また、以下では、本発明の実施形態に係る映像信号処理装置から出力される映像信号を表示する表示装置として、発光素子に流れる電流に応じて発光する自発光型の表示装置である有機ＥＬディスプレイを例に挙げて説明する。ここで、有機ＥＬディスプレイが備える発光素子である有機ＥＬ素子は、ＩＬ特性（電流−発光量特性）が線形であるため、発光素子に印加される電流量に応じて発光する。したがって、本発明の実施形態に係る映像信号処理装置から出力される映像信号を表示する表示装置として有機ＥＬディスプレイが適用された場合には、本発明の実施形態に係る映像信号処理装置から出力される映像信号が示す被写体の光量と、表示装置の発光素子から発光される発光量との関係を線形とすることができるので、映像信号に忠実な映像や画像を表示することができる。
なお、本発明の実施形態に係る映像信号処理装置１００から出力される映像信号を表示する表示装置は、有機ＥＬディスプレイに限られないことは、言うまでもない。例えば、本発明の実施形態に係る映像信号処理装置から出力される映像信号を表示する表示装置は、ＬＣＤなど発光素子に流れる電流に応じて発光させることが可能な表示装置に適用することもできる。
（第１の実施形態に係る映像信号処理装置）
図３は、本発明の第１の実施形態に係る映像信号処理装置１００を示すブロック図である。ここで、図３では一の映像信号を示しているが、本発明の実施形態はかかる構成に限られず、例えば、入力される映像信号がＲ、Ｇ、Ｂ各色ごとに独立の信号であってもよい。
また、以下では、映像信号処理装置１００に入力される映像信号は、例えば、デジタル放送などで用いられるデジタル信号であるとして説明するが、上記に限られず、例えば、アナログ放送などで用いられるアナログ信号とすることもできる。映像信号がアナログ信号の場合には、映像信号処理装置１００は、例えば、Ａ／Ｄコンバータ（Analog to Digital converter）を図３に示すサブフレーム生成部１０２の前段に備えることができる。なお、本発明の実施形態に係る映像信号処理装置１００に入力される映像信号は、例えば、放送局から送信され映像信号処理装置１００が受信したものとすることができるが、上記に限られない。例えば、本発明の実施形態に係る映像信号処理装置１００に入力される映像信号は、ＬＡＮ（Local Area Network）などのネットワークを介して外部装置から送信され映像信号処理装置１００が受信したものであってもよいし、または、映像信号処理装置１００が備える記憶部に保持された映像ファイルや画像ファイルを映像信号処理装置１００が読み出したものであってもよい。
図３を参照すると、映像信号処理装置１００は、サブフレーム生成部１０２と、相関判定部１０４と、フレーム分配部１０６とを備える。
また、映像信号処理装置１００は、例えば、ＭＰＵ（Micro Processing Unit）などで構成され映像信号処理装置１００全体を制御することが可能な制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（Read Only Memory。図示せず）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（Random Access Memory。図示せず）、放送局などから送信される映像信号を受信する受信部（図示せず）、ユーザが操作可能な操作部（図示せず）、外部装置（図示せず）と通信を行うための通信部（図示せず）などを備えてもよい。映像信号処理装置１００は、例えば、データの伝送路としてのバス（bus）により上記各構成要素間を接続する。
ここで、操作部（図示せず）としては、例えば、キーボード（keyboard）やマウス（mouse）などの操作入力デバイスや、ボタン、方向キー、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、映像信号処理装置１００と外部装置（図示せず）とは、例えば、ＵＳＢ（Universal Serial Bus）端子やＩＥＥＥ１３９４規格の端子などを介して物理的に接続されてもよいし、また、ＷＵＳＢ（Wireless Universal Serial Bus）やＩＥＥＥ８０２．１１などを利用して無線で接続することもできる。さらに、映像信号処理装置１００と外部装置（図示せず）とは、例えば、ネットワークを介して接続することもできる。ネットワークとしては、例えば、ＬＡＮ（Local Area Network）やＷＡＮ（Wide Area Network）など有線ネットワーク、ＭＩＭＯ（Multiple-Input Multiple-Output）を用いたＷＬＡＮ（Wireless Local Area Network）などの無線ネットワーク、あるいは、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）などの通信プロトコルを用いたインターネットなどが挙げられるが、上記に限られない。したがって、通信部（図示せず）は、外部装置（図示せず）との接続形態に応じたインタフェースを有する。
サブフレーム生成部１０２は、例えば、フレームメモリと、当該フレームメモリから１フレーム期間に複数回読み出すフレームメモリコントローラとを備える。サブフレーム生成部１０２が１フレーム期間に複数回、入力された映像信号を読み出すことにより、１フレーム期間内に複数のサブフレームが生成されることとなる。例えば、図２を参照すると、サブフレーム生成部１０２が１フレーム期間に２回映像信号を読み出すことによって、第１サブフレーム（ｔ１）、第２サブフレーム（ｔ２−ｔ１）を生成する。
なお、以下では、サブフレーム生成部１０２が１フレーム期間に２回映像信号を読み出す構成を例として示すが、本発明の実施形態に係る映像信号処理装置１００の構成が、１フレーム期間に２回映像信号を読み出す構成に限られないことは、言うまでもない。
フレームメモリは、例えば、入力された映像信号を１フレーム期間分保持する（すなわち、１画面分の画像を保持する）。なお、サブフレーム生成部１０２が備えるサブフレームメモリは、入力された映像信号を１フレーム期間分保持する構成に限られず、複数フレームの画像を保持することができる。
また、フレームメモリコントローラは、例えば、フレームメモリから保持された映像信号を読み出す機能をＩＣ（Integrated Circuit）によって実現したものであり、クロック生成部（図示せず）からのクロック信号に応じて、フレームメモリから保持された映像信号を１フレーム期間に複数回読み出す。ここで、クロック生成部（図示せず）は、例えば、水晶とオシレータ（oscillator）を備えることによりクロック信号を生成することができるが、上記に限られない。なお、サブフレーム生成部１０２は、クロック生成部（図示せず）を備えることもできる。
相関判定部１０４は、サブフレーム生成部１０２から出力されるサブフレームごとの映像信号に基づいて、現フレームと前フレームとの間の相関を、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに判定する。
[相関判定部１０４の構成例]
図４は、本発明の第１の実施形態に係る相関判定部１０４の一例を示すブロック図である。
図４を参照すると、相関判定部１０４は、フレームメモリ１２０と、比較部１２２とを備える。
フレームメモリ１２０は、映像信号を１フレーム期間分保持する（すなわち、１画面分の画像を保持する）。つまり、フレームメモリ１２０は、前フレームに対応する映像信号を保持することができる。
比較部１２２は、サブフレーム生成部１０２から出力されるサブフレームごとの映像信号と、フレームメモリ１２０に保持された前フレームに対応する映像信号との信号レベルの大きさを対応する画素ごとに比較する。そして、比較部１２２は、比較の結果を画素ごとに出力する。ここで、比較部１２２は、例えば、コンパレータを備えることにより実現することができるが、上記に限られない。
相関判定部１０４は、例えば、図４に示す構成によって、サブフレームごとに現フレームと前フレームとの間の相関を判定することができ、また、相関判定部１０４は、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに現フレームと前フレームとの間の相関を判定することができる。
再度図３を参照して、第１の実施形態に係る映像信号処理装置１００の構成について説明する。フレーム分配部１０６は、相関判定部１０４における判定結果に基づいて、サブフレームごとに映像信号を調整し、調整されたサブフレームごとの映像信号を各サブフレームに対応する期間に出力する。また、フレーム分配部１０６は、増幅部１１０と、スイッチング部１１２と、サブフレーム選択部１１４とを備える。
増幅部１１０は、例えば、デジタル乗算器を備え、サブフレーム生成部１０２から出力されるサブフレームごとの映像信号を所定の倍率で増幅する。ここで、上記所定の倍率は、例えば、サブフレームの数に応じて決定することができる。例えば、図３の場合には、増幅部１１０は、映像信号の信号レベルを２倍に増幅する。なお、本発明の実施形態に係る増幅部１１０における増幅率が、サブフレームの数に応じて決定することに限られないことは、言うまでもない。増幅部１１０は、増幅後の信号レベルに上限を設けることもできる。
スイッチング部１１２は、相関判定部１０４の判定結果に基づいて、サブフレームごとに映像信号を調整する。より具体的には、スイッチング部１１２は、スイッチＳＷ１、ＳＷ２を備え、相関判定部１０４の判定結果に基づいてスイッチＳＷ１、ＳＷ２をそれぞれ切り替えることによりサブフレームごとの出力を決定し、サブフレームごとに映像信号を調整する。ここで、スイッチＳＷ１は、第１サブフレーム（すなわち、サブフレーム生成部１０２において１フレーム期間に最初に出力される映像信号によるサブフレーム。）に対応し、また、スイッチＳＷ２は、第２サブフレーム（すなわち、サブフレーム生成部１０２において１フレーム期間に二番目に出力される映像信号によるサブフレーム。）に対応する。また、スイッチング部１１２から出力される調整された映像信号としては、例えば、以下の（ｉ）〜（ｉｉｉ）が挙げられる。
（ｉ）信号レベルが増幅された映像信号（増幅部１１０から出力された映像信号）
（ｉｉ）映像信号処理装置１００に入力された映像信号（サブフレーム生成部１０２から出力された映像信号）
（ｉｉｉ）信号レベルが０（零）の信号
ここで、上記（ｉ）は、例えば、スイッチＳＷ１が点Ａに接続されることによってスイッチＳＷ１から出力される。また、上記（ｉｉ）は、例えば、ＳＷ１が点Ｂに接続され、ＳＷ２が点Ｄに接続されることによってそれぞれのスイッチから出力される。上記（ｉｉｉ）は、例えば、スイッチＳＷ２が点Ｃに接続されることによってスイッチＳＷ２から出力される。
なお、図３では、点ＣがグランドＧＮＤに接続される構成を示しているが、本発明の第１の実施形態に係るフレーム分配部１０６は、上記構成に限られない。また、図３では、スイッチング部１１２が２つのスイッチＳＷ１およびＳＷ２を備える構成を示しているが、かかる構成に限られず、相関判定部１０４から出力される表示位置にそれぞれ対応する画素ごとにスイッチを備えることができる。以下では、スイッチＳＷ１およびＳＷ２を例に挙げて説明する。
サブフレーム選択部１１４は、出力を切り替えるスイッチＳＷ３を備え、サブフレームごとに調整された映像信号を各サブフレームそれぞれが対応する期間に出力する。例えば、図３では、スイッチＳＷ３が点Ｅに接続されることによって、第１サブフレームに対応する調整された映像信号がスイッチＳＷ３から出力される。また、スイッチＳＷ３が点Ｆに接続されることによって、第２サブフレームに対応する調整された映像信号がスイッチＳＷ３から出力される。ここで、サブフレーム選択部１１４は、例えば、クロック生成部（図示せず）から出力されるクロック信号を用いることによって、サブフレーム生成部１０２が生成したサブフレームそれぞれが対応する期間にスイッチＳＷ３を切り替えることができるが、上記に限られない。
フレーム分配部１０６は、例えば、図３に示す構成によって、相関判定部１０４の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、サブフレームごとに調整された映像信号をサブフレームそれぞれが対応する期間に出力する。ここで、フレーム分配部１０６の動作について、より具体的に説明する。
[フレーム分配部１０６の動作例]
図５は、本発明の第１の実施形態に係る映像信号処理装置１００におけるフレーム分配部１０６の動作の一例を示す説明図である。ここで、図５（ａ）は、相関判定部１０４において現フレームと前フレームとの間の相関がないと判定された場合、すなわち、入力された映像信号が動画像を示すと判定された場合のスイッチＳＷ１、ＳＷ２、ＳＷ３の動作を示している。また、図５（ｂ）は、相関判定部１０４において現フレームと前フレームとの間の相関があると判定された場合、すなわち、入力された映像信号が静止画像を示すと判定された場合のスイッチＳＷ１、ＳＷ２、ＳＷ３の動作を示している。
〔１〕相関判定部１０４において現フレームと前フレームとの間の相関がないと判定された場合（図５（ａ））
相関判定部１０４において相関がないと判定された場合には、スイッチＳＷ１は点Ａに接続され、スイッチＳＷ２は点Ｃに接続される。したがって、スイッチＳＷ１からは、上記（ｉ）に示す信号レベルが増幅された映像信号が出力され、また、スイッチＳＷ２からは、上記（ｉｉｉ）に示す信号レベルが０（零）の信号が出力される。
スイッチＳＷ３は、第１サブフレームの期間には点Ｅに接続され、スイッチＳＷ１から出力された上記（ｉ）に示す信号レベルが増幅された映像信号を出力する。また、スイッチＳＷ３は、第２サブフレームの期間には点Ｆに接続され、スイッチＳＷ２から出力された上記（ｉｉｉ）に示す信号レベルが０（零）の信号が出力される。
したがって、相関判定部１０４において相関がないと判定された場合には、フレーム分配部１０６は、図２（ａ）に示すような、インパルス発光の状態を実現することができる。
〔２〕相関判定部１０４において現フレームと前フレームとの間の相関があると判定された場合（図５（ｂ））
相関判定部１０４において相関があると判定された場合には、スイッチＳＷ１は点Ｂに接続され、スイッチＳＷ２は点Ｄに接続される。したがって、スイッチＳＷ１からは、上記（ｉｉ）に示す映像信号処理装置１００に入力された映像信号が出力され、また、スイッチＳＷ２からも、上記（ｉｉ）に示す映像信号処理装置１００に入力された映像信号が出力される。
スイッチＳＷ３は、第１サブフレームの期間には点Ｅに接続され、スイッチＳＷ１から出力された上記（ｉｉ）に示す映像信号処理装置１００に入力された映像信号を出力する。また、スイッチＳＷ３は、第２サブフレームの期間には点Ｆに接続され、スイッチＳＷ２から出力された上記（ｉｉ）に示す映像信号処理装置１００に入力された映像信号が出力される。
したがって、相関判定部１０４において相関があると判定された場合には、フレーム分配部１０６は、図２（ｂ）に示すような、ホールド型の発光の状態を実現することができる。
ここで、本発明の第１の実施形態に係る映像信号処理装置１００から出力された映像信号を表示する表示装置では、例えば、入力された映像信号を書き込む「書込み期間」と、書き込まれた映像信号に応じた電流を画素を構成する発光素子（例えば、有機ＥＬ素子）それぞれに流して各発光素子を発光させる「発光期間」とを分けることによって、映像信号に応じた映像を表示する。
本発明の第１の実施形態に係る映像信号処理装置１００では、１フレーム期間内を、例えば、第１サブフレームと第２サブフレームなど複数のサブフレームに分け、それぞれのサブフレームに対応する映像信号を出力する。よって、映像信号処理装置１００から出力された映像信号を表示する表示装置では、各サブフレームごとに「書込み期間」と「発光期間」とが行われることとなる。しかしながら、映像信号処理装置１００から出力された映像信号を表示する表示装置における「書込み期間」は、一般的に「発光期間」と比較して微小な時間であることから、人の目では「書込み期間」を認識することは非常に困難である。また、「書込み期間」が微小な時間であることから、たとえ、各サブフレームの間に「書込み期間」が生じたとしても、数式１に示す関係を近似的に満たすことができる。
したがって、映像信号処理装置１００は、１フレーム期間内に複数のサブフレームを生成したとしても、図２（ｂ）に示すようなホールド型の発光の状態を実現することができる。また、映像信号処理装置１００は、現フレームと前フレームとの間の相関に基づいて映像信号のゲインと発光時間とを制御することにより、数式１の関係を満たした状態でフリッカーと動きボケとの発生を防止することができる。
[相関判定部１０４の出力とフレーム分配部１０６の出力との関係]
フレーム分配部１０６は、上記のような動作によって、図２（ａ）に示すようなインパルス発光の状態と、図２（ｂ）に示すようなホールド型の発光の状態を実現することができる。ここで、本発明の第１の実施形態に係る映像信号処理装置１００における相関判定部１０４の出力とフレーム分配部１０６の出力との関係についてさらに示す。図６は、本発明の第１の実施形態に係る映像信号処理装置における相関判定部の出力とフレーム分配部の出力との関係を説明するための説明図である。
図６（ａ）に示すように、相関判定部１０４は、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに現フレームと前フレームとの相関を判定することができる。図６では、表示装置の画素Ａ、画素Ｂ、画素Ｃを例に挙げ、画素Ａ、Ｃについては相関があり、また画素Ｂについては相関がない場合を示している。ここで、相関判定部１０４の出力は、図６（ａ）に示すように、１ビット（bit）のデジタルデータで表すことができるが、上記に限られない。
〔フレーム分配部１０６の出力：画素Ａ〕
図６（ｂ）は、画素Ａに対応する映像信号における、映像信号のゲインと発光時間との制御の結果を示しており、図６（ｂ）では、信号レベルを階調で示している。画素Ａに対応する表示位置では、相関判定部１０４は相関があると判定しているため、フレーム分配部１０６のスイッチＳＷ１、ＳＷ２は、第１サブフレームＡ１、および第２サブフレームＡ２共に、図５（ｂ）の状態となる。したがって、画素Ａに印加される電流量を規定するフレーム分配部１０６の出力は、図６（ｂ）のようにホールド型の発光の状態を示すものとなる。
〔フレーム分配部１０６の出力：画素Ｂ〕
図６（ｃ）は、画素Ｂに対応する映像信号における、映像信号のゲインと発光時間との制御の結果を示している。画素Ｂに対応する表示位置では、相関判定部１０４は相関がないと判定しているため、フレーム分配部１０６のスイッチＳＷ１、ＳＷ２は、第１サブフレームＢ１、および第２サブフレームＢ２共に、図５（ａ）の状態となる。また、フレーム分配部１０６のスイッチＳＷ３は、第１サブフレームＢ１および第２サブフレームＢ２それぞれに対応する期間に切り替えを行う。したがって、画素Ｂに印加される電流量を規定するフレーム分配部１０６の出力は、図６（ｃ）のようにインパルス発光の状態を示すものとなる。
〔フレーム分配部１０６の出力：画素Ｃ〕
図６（ｄ）は、画素Ｃに対応する映像信号における、映像信号のゲインと発光時間との制御の結果を示している。画素Ｃに対応する表示位置では、相関判定部１０４は相関があると判定しているため、フレーム分配部１０６のスイッチＳＷ１、ＳＷ２は、第１サブフレームＣ１、および第２サブフレームＣ２共に、図５（ｂ）の状態となる。したがって、画素Ｃに印加される電流量を規定するフレーム分配部１０６の出力は、図６（ｄ）のようにホールド型の発光の状態を示すものとなる。
図６に示すように、フレーム分配部１０６は、相関判定部１０４の判定結果に基づいて、各画素に印加される電流量を規定する映像信号のゲインと発光時間とを制御し、発光の状態を切り替えることができる。
以上のように、本発明の第１の実施形態に係る映像信号処理装置１００は、サブフレーム生成部１０２が、入力された映像信号を１フレーム期間に複数回（例えば、２回）読み出すことによって、複数のサブフレームを生成する。相関判定部１０４は、各サブフレームについて、現フレームと前フレームとの相関を画面に表示する場合の表示位置にそれぞれ対応する画素ごとに判定する。そして、フレーム分配部１０６が当該判定結果に基づいて、サブフレームごとに映像信号を調整し、調整されたサブフレームごとの映像信号を各サブフレームに対応する期間に出力する。ここで、映像信号処理装置１００は、相関判定部１０４において相関がないと判定された場合には、「動きボケ」の発生を防止するため、インパルス発光の状態が実現されるように映像信号のゲインと発光時間とを制御する。また、映像信号処理装置１００は、相関判定部１０４において相関があると判定された場合には、「フリッカー」の発生を防止するため、ホールド型の発光の状態が実現されるように映像信号のゲインと発光時間とを制御する。したがって、映像信号処理装置１００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって、「フリッカー」および「動きボケ」の発生を防止することができる。
また、映像信号処理装置１００は、数式１に示すような積分効果を利用することにより、発光量を同一に保った状態でインパルス発光の状態とホールド型の発光の状態とを切り替えることができる。したがって、映像信号処理装置１００では、入力された映像信号の処理の前後で発光量が変化しないため、画質の低下が生じない。
したがって、映像信号処理装置１００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
また、本発明の第１の実施形態では、映像信号処理装置１００を挙げて説明したが、本発明の実施形態は、係る形態に限られず、例えば、有機ＥＬディスプレイ、ＬＣＤなどの電流量に応じて発光する発光素子を備える表示装置や、ＰＣ（Personal Computer）、サーバ（Server）などのコンピュータ、携帯電話などの携帯型通信装置などに適用することができる。また、映像信号処理装置１００は、例えば、図３の各部が集積されたＩＣチップとして実現することもできる。なお、表示装置への適用については、後述する。
（映像信号処理装置１００に係るプログラム）
本発明の第１の実施形態に係る映像信号処理装置１００をコンピュータとして機能させるためのプログラムによって、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
（本発明の第１の実施形態に係る映像信号処理方法）
次に、本発明の第１の実施形態に係る映像信号処理方法について説明する。図７は、本発明の第１の実施形態に係る映像信号処理方法の一例を示す流れ図である。なお、以下では、第１の実施形態に係る映像信号処理装置１００における映像信号処理方法について説明するが、本発明の第１の実施形態に係る映像信号処理方法は、後述する本発明の実施形態に係る表示装置にも適用することができる。
映像信号処理装置１００は、入力された映像信号を１フレーム期間分（１画面分）保持し、１フレーム期間に所定の回数読み出す（Ｓ１００。サブフレーム生成処理）。例えば、入力された映像信号が１フレーム期間に所定の回数読み出されることによって、映像信号処理装置１００は、１フレーム期間内に複数のサブフレームを生成する。
映像信号処理装置１００は、ステップＳ１００において読み出された映像信号ごとに、すなわち、各サブフレームごとに現フレームと前フレームとの相関を判定する（Ｓ１０２）。ここで、ステップＳ１００において読み出された映像信号は現フレームに対応する。また、例えば、１フレーム前の映像信号が保持されたフレームメモリから読み出された映像信号が前フレームの映像信号に対応する。なお、本発明の実施形態に係る前フレームに対応する映像信号は、フレームメモリから読み出された映像信号に限られないことは、言うまでもない。例えば、映像信号処理装置１００が１フレーム期間映像信号を遅延させる遅延素子を備え、当該遅延素子から出力される映像信号が前フレームの映像信号に対応してもよい。また、ステップＳ１０２における判定は、例えば、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに行うことができるが、上記に限られず、表示画面を複数の分割領域に分割し、当該分割領域ごとに判定することもできる。
映像信号処理装置１００は、ステップＳ１０４において判定された相関に基づいて各サブフレームごとに出力を切り替え、各サブフレームごとの映像信号を調整する（Ｓ１０４。第１の調整処理）。ここで、ステップＳ１０４における調整処理は、映像信号の信号レベルの調整に相当し、映像信号処理装置１００は、数式１の関係を満たすように映像信号の信号レベルを調整することができる。また、ステップＳ１０４において切り替えられる出力としては、例えば、以下の（ｉ）〜（ｉｉｉ）が挙げられる。
（ｉ）信号レベルが増幅された映像信号
（ｉｉ）映像信号処理装置１００に入力された映像信号
（ｉｉｉ）信号レベルが０（零）の信号
映像信号処理装置１００は、ステップＳ１０４において各サブフレームごとに調整された映像信号を、サブフレームそれぞれが対応する期間に切り替えて出力する（Ｓ１０６。第２の調整処理）。ここで、ステップＳ１０６における調整処理は、発光時間の調整に相当し、映像信号処理装置１００は、数式１の関係を満たすように発光時間を調整することができる。
図７に示すように、第１の実施形態に係る映像信号処理方法は、１フレーム期間内にサブフレームを複数生成し、現フレームと前フレームとの相関に基づいてサブフレームごとに映像信号の信号レベルを調整し、調整された映像信号をサブフレームそれぞれが対応する期間に切り替えて出力する。よって、映像信号処理装置１００は、例えば、図７に示す映像信号処理方法を用いることによって、現フレームと前フレームとの相関に基づいて、例えば図２（ａ）に示すインパルス発光の状態と、図２（ｂ）に示すホールド型の発光の状態とを切り替えることができるので、「フリッカー」および「動きボケ」の発生を防止することができる。
したがって、図７に示す映像信号処理方法を用いることによって、映像信号処理装置１００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
（第２の実施形態に係る映像信号処理装置）
上記では、第１の実施形態に係る映像信号処理装置１００として、サブフレームをまず生成し、生成されたサブフレームごとに現フレームと前フレームとの相関を判定し、当該判定結果に基づいて映像信号のゲインと発光時間とを制御する構成を示した。しかしながら、本発明の実施形態に係る映像信号処理装置は、上記の構成に限られない。そこで、次に、本発明の他の実施形態である第２の実施形態に係る映像信号処理装置について説明する。
図８は、本発明の第２の実施形態に係る映像信号処理装置２００を示すブロック図である。なお、図８では、第１の実施形態に係る映像信号処理装置１００と同様に、１フレーム期間内に第１サブフレームおよび第２サブフレームを生成する構成を示すが、本発明の第２の実施形態に係る映像信号処理装置２００が、かかる構成に限られないことは、言うまでもない。
図８を参照すると、映像信号処理装置２００は、相関判定部１０４と、ゲイン調整部２０２と、サブフレーム生成部２０４と、サブフレーム選択部１１４とを備える。
また、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、例えば、ＭＰＵなどで構成され映像信号処理装置２００全体を制御することが可能な制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（図示せず）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（図示せず）、放送局などから送信される映像信号を受信する受信部（図示せず）、ユーザが操作可能な操作部（図示せず）、外部装置（図示せず）と通信を行うための通信部（図示せず）などを備えてもよい。
相関判定部１０４は、第１の実施形態に係る映像信号処理装置１００の相関判定部１０４と同様に、例えば、図４に示す構成を有し、入力された映像信号に基づいて、現フレームと前フレームとの間の相関を、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに判定する。
ゲイン調整部２０２は、増幅部１１０と、スイッチング部１１２とを備える。増幅部１１０は、第１の実施形態に係る映像信号処理装置１００の増幅部１１０と同様に、入力された映像信号を所定の倍率で増幅する。スイッチング部１１２は、第１の実施形態に係る映像信号処理装置１００のスイッチング部１１２と同様に、第１サブフレームに対応する出力を切り替えるスイッチＳＷ１と、第２サブフレームに対応する出力を切り替えるスイッチＳＷ２を備える。そして、スイッチング部１１２は、第１の実施形態に係る映像信号処理装置１００のスイッチング部１１２と同様に、相関判定部１０４の判定結果に基づいて、サブフレームごとに映像信号を調整する。ここで、スイッチング部１１２から出力される調整された映像信号としては、例えば、以下の（ｉｖ）〜（ｖｉ）が挙げられる。
（ｉｖ）信号レベルが増幅された映像信号（増幅部１１０から出力された映像信号）
（ｖ）映像信号処理装置２００に入力された映像信号
（ｖｉ）信号レベルが０（零）の信号
ここで、上記（ｉｖ）は、例えば、スイッチＳＷ１が点Ａに接続されることによってスイッチＳＷ１から出力される。また、上記（ｖ）は、例えば、ＳＷ１が点Ｂに接続され、ＳＷ２が点Ｄに接続されることによってそれぞれのスイッチから出力される。上記（ｖｉ）は、例えば、スイッチＳＷ２が点Ｃに接続されることによってスイッチＳＷ２から出力される。
サブフレーム生成部２０４は、スイッチング部１１２が備えるスイッチＳＷ１に対応する第１サブフレーム生成部２１０と、スイッチング部１１２が備えるＳＷ２に対応する第２サブフレーム生成部２１２とを備える。このように、第２の実施形態に係る映像信号処理装置２００は、生成するサブフレームの数に応じた数のサブフレーム生成手段を備える点が、第１の実施形態に係る映像信号処理装置１００と異なる。その反面、映像信号処理装置２００では、サブフレーム生成部２０４の前段ではサブフレームが生成されないので、相関判定部１０４およびゲイン調整部２０２は、サブフレームに対応する処理速度が要求されないというメリットがある。
第１サブフレーム生成部２１０および第２サブフレーム生成部２１２は、第１の実施形態に係るサブフレーム生成部１０２と同様の構成を有する。したがって、第１サブフレーム生成部２１０および第２サブフレーム生成部２１２は、それぞれが１フレーム期間に複数回（例えば、２回）入力された映像信号を読み出すことによって、それぞれ１フレーム期間内に複数のサブフレームを生成する。なお、第１サブフレーム生成部２１０および第２サブフレーム生成部２１２は、例えば、クロック生成部（図示せず）からのクロック信号に応じてサブフレームを生成することによって、生成するサブフレームを同期させることができる。
サブフレーム選択部１１４は、スイッチＳＷ３を備え、第１サブフレーム生成部２１０および第２サブフレーム生成部２１２が生成したサブフレームそれぞれが対応する期間に、第１サブフレーム生成部２１０からの出力または第２サブフレーム生成部２１２からの出力を切り替えて出力する。より具体的には、サブフレーム選択部１１４は、第１サブフレームに対応する期間にスイッチＳＷ３を第１サブフレーム生成部２１０側の点Ｅに接続し、また、第２サブフレームに対応する期間にスイッチＳＷ３を第２サブフレーム生成部２１２側の点Ｆに接続する。サブフレーム選択部１１４は、第１の実施形態に係る映像信号処理装置１００が備えるフレーム分配部１０６のサブフレーム選択部１１４と同様の機能を有していることから、サブフレーム選択部１１４は、映像信号処理装置２００におけるフレーム分配部として機能することができる。
したがって、サブフレーム選択部１１４は、第１サブフレームに対応する期間には第１サブフレーム生成部２１０からの出力を出力し、第２サブフレームに対応する期間には第２サブフレーム生成部２１２からの出力を出力する。ここで、サブフレーム選択部１１４は、例えば、クロック生成部（図示せず）からのクロック信号に応じてスイッチＳＷ３を切り替えることができる。
映像信号処理装置２００は、例えば図８に示す構成によって、第１の実施形態に係る映像信号処理装置１００と同様に、相関判定部１０４の判定結果に基づいて、各画素に印加される電流量を規定する映像信号のゲインと発光時間とを制御し、発光の状態を切り替えることができる。
また、映像信号処理装置２００は、スイッチング部１１２が相関判定部１０４の判定結果に基づいてサブフレームごとに映像信号を調整し、また、サブフレーム選択部１１４がサブフレームそれぞれが対応する期間に各サブフレームに対応して調整された映像信号を出力する。したがって、映像信号処理装置２００は、第１の実施形態に係る映像処理装置１００と同様に、数式１の関係を満たすように現フレームと前フレームとの間の相関に基づいて映像信号のゲインと発光時間とを制御することができる。
以上のように、本発明の第２の実施形態に係る映像信号処理装置２００は、相関判定部１０４が入力された映像信号について、現フレームと前フレームとの相関を画面に表示する場合の表示位置にそれぞれ対応する画素ごとに判定する。そしてゲイン調整部２０２は、当該判定結果に基づいて、後に生成されるサブフレームそれぞれに対応するように映像信号を調整し、調整された映像信号を対応するサブフレームごとに出力する。サブフレーム生成部２０４は、ゲイン調整部２０２から出力された映像信号それぞれを１フレーム期間に複数回（例えば、２回）同期して読み出すことによって、複数のサブフレームを生成する。そして、フレーム分配部１１４が各サブフレームに対応する期間に、サブフレームごとに調整された映像信号を出力する。ここで、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、相関判定部１０４において相関がないと判定された場合には、「動きボケ」の発生を防止するため、インパルス発光の状態が実現されるように映像信号のゲインと発光時間とを制御する。また、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、相関判定部１０４において相関があると判定された場合には、「フリッカー」の発生を防止するため、ホールド型の発光の状態が実現されるように映像信号のゲインと発光時間とを制御する。したがって、映像信号処理装置２００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって、「フリッカー」および「動きボケ」の発生を防止することができる。
また、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、数式１に示すような積分効果を利用することにより、発光量を同一に保った状態でインパルス発光の状態とホールド型の発光の状態とを切り替えることができる。したがって、映像信号処理装置２００では、入力された映像信号の処理の前後で発光量が変化しないため、画質の低下が生じない。
したがって、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
また、本発明の第２の実施形態では、映像信号処理装置２００を挙げて説明したが、本発明の実施形態は、係る形態に限られない。本発明の第２の実施形態に係る映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、例えば、有機ＥＬディスプレイ、ＬＣＤなどの電流量に応じて発光する発光素子を備える表示装置や、ＰＣ、サーバなどのコンピュータ、携帯電話などの携帯型通信装置などに適用することができる。また、映像信号処理装置２００は、第１の実施形態に係る映像信号処理装置１００と同様に、例えば、図８の各部が集積されたＩＣチップとして実現することもできる。
（映像信号処理装置２００に係るプログラム）
本発明の第２の実施形態に係る映像信号処理装置２００をコンピュータとして機能させるためのプログラムによって、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
（本発明の第２の実施形態に係る映像信号処理方法）
次に、本発明の第２の実施形態に係る映像信号処理方法について説明する。図９は、本発明の第２の実施形態に係る映像信号処理方法の一例を示す流れ図である。なお、以下では、第２の実施形態に係る映像信号処理装置２００における映像信号処理方法について説明するが、本発明の第２の実施形態に係る映像信号処理方法は、後述する本発明の実施形態に係る表示装置にも適用することができる。
映像信号処理装置２００は、入力された映像信号について現フレームと前フレームとの相関を判定する（Ｓ２００）。ここで、入力された映像信号は現フレームに対応する。また、例えば、１フレーム前の映像信号が保持されたフレームメモリから読み出された映像信号が前フレームの映像信号に対応する。なお、本発明の実施形態に係る前フレームに対応する映像信号は、フレームメモリから読み出された映像信号に限られない。例えば、映像信号処理装置２００が１フレーム期間映像信号を遅延させる遅延素子を備え、当該遅延素子から出力される映像信号が前フレームの映像信号に対応してもよい。また、ステップＳ２００における判定は、例えば、画面に表示する場合の表示位置にそれぞれ対応する画素ごとに行うことができるが、上記に限られず、表示画面を複数の分割領域に分割し、当該分割領域ごとに判定することもできる。
映像信号処理装置２００は、ステップＳ２０２において判定された相関に基づいて、後のステップＳ２０４で生成されるサブフレームそれぞれに対応するように、対応する各サブフレームごとに出力を切り替えて映像信号を調整する（Ｓ２０２。第１の調整処理）。ここで、ステップＳ２０２における調整処理は、映像信号の信号レベルの調整に相当し、映像信号処理装置２００は、数式１の関係を満たすように映像信号の信号レベルを調整することができる。また、ステップＳ２０２において切り替えられる出力としては、例えば、以下の（ｉｖ）〜（ｖｉ）が挙げられる。
（ｉｖ）信号レベルが増幅された映像信号
（ｖ）映像信号処理装置２００に入力された映像信号
（ｖｉ）信号レベルが０（零）の信号
映像信号処理装置２００は、ステップＳ２０２における相関に応じた出力それぞれを１フレーム期間分（１画面分）保持し、１フレーム期間に所定の回数読み出す（Ｓ２０４。サブフレーム生成処理）。例えば、ステップＳ２０２における相関に応じた出力それぞれが１フレーム期間に所定の回数読み出されることによって、映像信号処理装置２００は、１フレーム期間内に複数のサブフレームを生成する。また、映像信号処理装置２００は、ステップＳ２０４において、ステップＳ２０２における相関に応じた出力それぞれを同期して読み出すことができる。
映像信号処理装置２００は、ステップＳ２０２において調整された映像信号を、ステップＳ２０６において生成されたサブフレームそれぞれが対応する期間に切り替えて出力する（Ｓ２０６。第２の調整処理）。ここで、ステップＳ２０６における調整処理は、発光時間の調整に相当し、映像信号処理装置２００は、数式１の関係を満たすように発光時間を調整することができる。
図９に示すように、第２の実施形態に係る映像信号処理方法は、入力された映像信号に基づく現フレームと前フレームとの相関に基づいて、後に生成するサブフレームそれぞれに対応するように映像信号の信号レベルを調整する。そして、第２の実施形態に係る映像信号処理方法は、調整された映像信号それぞれを１フレーム期間に複数回同期して読み出すことによって１フレーム期間内にサブフレームを複数生成し、調整された映像信号をサブフレームそれぞれが対応する期間に切り替えて出力する。ここで、第２の実施形態に係る映像信号処理方法は、図７に示す第１の実施形態に係る映像信号処理方法とサブフレーム生成処理を行う順番が異なるが、生成するサブフレームに対応するように映像信号の信号レベルを調整し、調整された映像信号をサブフレームそれぞれが対応する期間に切り替えて出力する。よって、映像信号処理装置２００は、例えば、図９に示す映像信号処理方法を用いることによって、現フレームと前フレームとの相関に基づいて、例えば図２（ａ）に示すインパルス発光の状態と、図２（ｂ）に示すホールド型の発光の状態とを切り替えることができる。したがって、図９に示す映像信号処理方法を用いる映像信号処理装置２００は、第１の実施形態に係る映像信号処理方法と同様に、「フリッカー」および「動きボケ」の発生を防止することができる。
したがって、図９に示す映像信号処理方法を用いることによって、映像信号処理装置２００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
（実施形態に係る表示装置）
次に、本発明の実施形態に係る映像信号処理装置を適用した表示装置について説明する。
図１０は、本発明の実施形態に係る表示装置３００を示すブロック図である。なお、図１０に示す表示装置３００は、本発明の実施形態に係る表示装置の一実施形態であり、本発明の実施形態が図１０の構成に限定されるものではないことは、言うまでもない。また、以下では、表示装置３００に入力される映像信号が、例えば、デジタル放送などで用いられるデジタル信号であるとして説明するが、上記に限られず、例えば、アナログ放送などで用いられるアナログ信号とすることもできる。
また、以下では、本発明の実施形態に係る表示装置として、発光素子に流れる電流に応じて発光する自発光型の表示装置である有機ＥＬディスプレイを例に挙げて説明する。なお、本発明の実施形態に係る表示装置は、有機ＥＬディスプレイに限られず、例えば、ＬＣＤなど発光素子に流れる電流に応じて発光させることが可能な表示装置に適用することもできる。
図１０を参照すると、表示装置３００は、映像信号調整部３０２と、映像表示部３０４とを備える。
また、表示装置３００は、例えば、ＭＰＵなどで構成され表示装置３００全体を制御することが可能な制御部（図示せず）や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたＲＯＭ（図示せず）、制御部により実行されるプログラムなどを一次記憶するＲＡＭ（図示せず）、ユーザインタフェース用の表示データなどの各種データを記憶可能な記憶部（図示せず）、ユーザが操作可能な操作部（図示せず）、放送局などから送信される映像信号を受信する受信部（図示せず）、外部装置（図示せず）と通信を行うための通信部（図示せず）などを備えてもよい。表示装置３００は、例えば、データの伝送路としてのバスにより上記各構成要素間を接続する。
ここで、記憶部（図示せず）としては、例えば、ハードディスク（Hard Disk）などの磁気記録媒体や、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）、フラッシュメモリ（flash memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ(Phase change Random Access Memory)などの不揮発性メモリ（nonvolatile memory）が挙げられるが、上記に限られない。また、操作部（図示せず）としては、例えば、キーボードやマウスなどの操作入力デバイスや、ボタン、方向キー、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、表示装置３００と外部装置（図示せず）とは、例えば、有線／無線で接続されて通信を行うことができる。
映像信号調整部３０２は、例えば、図３に示す第１の実施形態に係る映像信号処理装置１００と同様の構成、あるいは、図８に示す第２の実施形態に係る映像信号処理装置２００と同様の構成を有することができる。したがって、映像信号調整部３０２は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを調整することができる。
映像表示部３０４は、映像信号調整部３０２において調整された映像信号に基づいて、映像を表示する。
[映像表示部３０４の構成例]
映像表示部３０４は、表示部３０６と、行駆動部３０８と、列駆動部３１０と、電源供給部３１２と、表示制御部３１４とを備える。
表示部３０６は、マトリクス状（行列状）に配置された複数の画素を備える。例えば、ＳＤ（Standard Definition）解像度の映像を表示する表示部は、少なくとも６４０×４８０＝３０７２００（データ線×走査線）の画素を有し、カラー表示のために当該画素が赤（Red）、緑（Green）、青（Blue）のサブピクセル（sub pixel）からなる場合には、６４０×４８０×３＝９２１６００（データ線×走査線×サブピクセルの数）のサブピクセルを有する。同様に、例えば、ＨＤ（High Definition）解像度の映像を表示する表示部は、１９２０×１０８０の画素を有し、カラー表示の場合には、１９２０×１０８０×３のサブピクセルを有する。
[サブピクセル（発光素子）の適用例：有機ＥＬ素子]
各画素のサブピクセルを構成する発光素子が有機ＥＬ素子である場合には、ＩＬ特性（電流−発光量特性）が線形となり、発光素子に印加された電流量に応じて発光する。したがって、本発明の実施形態に係る表示装置３００として有機ＥＬディスプレイが適用された場合には、表示装置３００は、調整された映像信号が示す被写体の光量と、表示装置の発光素子から発光される発光量との関係を線形とすることができるので、映像信号に忠実な映像や画像を表示することができる。ここで、有機ＥＬ素子は、エレクトロルミネッセンス現象（ElectroLuminescence）により自発光する発光素子である。また、エレクトロルミネッセンス現象とは、物質（有機ＥＬ素子）の電子状態が、電界によって基底状態（ground state）から励起状態（excited state）へ変化し、不安定な励起状態から安定した基底状態へと戻るときに、差分のエネルギーが光として放出される現象である。
また、表示部３０６は、例えば、画素ごとに印加する電圧量／電流量を制御するための画素回路（図示せず）を備えていてもよい。画素回路は、例えば、印加される走査信号および電圧信号により電流量を制御するためのスイッチ素子およびドライブ素子と、電圧信号を保持するためのキャパシタで構成される。上記スイッチ素子および上記ドライブ素子は、例えば、薄膜トランジスタ（Thin Film Transistor）で構成される。
行駆動部３０８、および列駆動部３１０は、例えば、表示部３０６が有する複数の画素に電圧信号を印加して各画素を発光させる。ここで、行駆動部３０８、および列駆動部３１０は、一方が画素のＯＮ／ＯＦＦを決定する電圧信号（走査信号）を印加し、他方が表示させる映像に応じた電圧信号（映像信号）を印加する役割を果たすことができる。
また、行駆動部３０８、および列駆動部３１０の駆動方式としては、例えば、上記行列状に配置された画素ごとに発光させる点順次駆動走査方式、上記行列状に配置された画素を一列ごとに発光させる線順次駆動走査方式、そして、上記行列状に配置された全ての画素を発光させる面順次駆動走査方式などが挙げられる。なお、図１０に示す表示装置３００の映像表示部３０４は、行駆動部３０８と列駆動部３１０との２つの駆動部を備えているが、本発明の実施形態に係る表示装置が１つの駆動部で構成できることは、言うまでもない。
電源供給部３１２は、行駆動部３０８および列駆動部３１０に電源を供給し、行駆動部３０８および列駆動部３１０には電圧が印加される。また、電源供給部３１２が、行駆動部３０８および列駆動部３１０に印加する電圧の大きさは、映像信号補正部３０２により調整された映像信号に応じて可変する。
表示制御部３１４は、例えば、ＭＰＵなどで構成され、映像信号調整部３０２により調整された映像信号に応じて、行駆動部３０８および列駆動部３１０の一方に画素のＯＮ／ＯＦＦを決定する電圧を画素に印加するための制御信号を入力し、また、他方に映像信号を入力する。また、表示制御部３１４は、映像信号調整部３０２により補正された映像信号に応じて、電源供給部３１２による行駆動部３０８および列駆動部３１０への電源の供給を制御することもできる。
本発明の実施形態に係る表示装置３００は、図１０に示すような構成を有することにより、入力される映像信号を調整し、当該調整された映像信号に基づいて映像を表示することができる。
以上のように、本発明の実施形態に係る表示装置３００は、上述した第１の実施形態に係る映像信号処理装置１００または第２の実施形態に係る映像信号処理装置２００と同様の機能、構成を有する映像信号調整部３０２を備えることができる。したがって、表示装置３００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを調整することができる。また、表示装置３００は、例えば、有機ＥＬ素子など、流れる電流に応じて発光させることが可能な発光素子を有する映像表示部３０４を備える。したがって、表示装置３００は、調整された映像信号に忠実な映像や画像を表示することができる。
したがって、表示装置３００は、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって「フリッカー」および「動きボケ」の発生を防止し、高画質化を図ることができる。
また、本発明の実施形態では、表示装置３００を挙げて説明したが、本発明の実施形態は、係る形態に限られず、例えば、有機ＥＬディスプレイ、ＬＣＤなどの電流量に応じて発光する発光素子を備える表示装置に適用することができる。また、本発明の実施形態は、テレビジョン（Television）放送を受信する受信装置に適用することができる。
（表示装置３００に係るプログラム）
本発明の実施形態に係る表示装置３００をコンピュータとして機能させるためのプログラムによって、入力される映像信号に基づいて現フレームと前フレームとの間の相関を判定し、判定された相関に基づいて映像信号のゲインと発光時間とを制御することによって高画質化を図ることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、図３に示す第１の実施形態に係る映像信号処理装置１００、図８に示す第２の実施形態に係る映像信号処理装置２００および図１０に示す表示装置３００では、入力される映像信号がデジタル信号であるとして説明したが、かかる形態に限られない。例えば、本発明の実施形態に係る映像信号処理装置および本発明の実施形態に係る表示装置は、例えば、Ａ／Ｄコンバータをそれぞれ備え、入力されるアナログ信号（映像信号）をデジタル信号に変換して、当該変換後の映像信号を処理してもよい。また、本発明の実施形態に係る映像信号処理装置および本発明の実施形態に係る表示装置は、例えば、各構成要素をアナログ回路で構成することにより、アナログ信号（映像信号）を処理することもできる。
また、図３に示す第１の実施形態に係る映像信号処理装置１００、および図８に示す第２の実施形態に係る映像信号処理装置２００では、１フレーム期間内に２つのサブフレームを生成する構成を示し、図２（ａ）に示すようなインパルス発光と、図２（ｂ）に示すホールド型の発光とを切り替える形態について説明した。しかしながら、本発明の実施形態に係る映像信号処理装置は、かかる形態に限られない。本発明の実施形態に係る映像信号処理装置は、例えば、３以上のサブフレームを生成し、数式１の関係を満たすように映像信号のゲインと発光時間とを調整することによって、３以上の発光状態を切り替えることもできる。
上述した構成は、本発明の実施形態の一例を示すものであり、当然に、本発明の技術的範囲に属するものである。
フリッカーの発生を抑制する従来の技術を用いた従来の表示装置における問題の一例を説明するための説明図である。 本発明の実施形態に係る映像信号のゲインと発光時間との制御アプローチを説明するための説明図である。 本発明の第１の実施形態に係る映像信号処理装置を示すブロック図である。 本発明の第１の実施形態に係る相関判定部の一例を示すブロック図である。 本発明の第１の実施形態に係る映像信号処理装置におけるスイッチング部の動作の一例を示す説明図である。 本発明の第１の実施形態に係る映像信号処理装置における相関判定部の出力とフレーム分配部の出力との関係を説明するための説明図である。 本発明の第１の実施形態に係る映像信号処理方法の一例を示す流れ図である。 本発明の第２の実施形態に係る映像信号処理装置を示すブロック図である。 本発明の第２の実施形態に係る映像信号処理方法の一例を示す流れ図である。 本発明の実施形態に係る表示装置の一例を示すブロック図である。
符号の説明
１００、２００ 映像信号処理装置
１０２、２０４ サブフレーム生成部
１０４ 相関判定部
１０６ フレーム分配部
１１０ 増幅部
１１２ スイッチング部
１１４ サブフレーム選択部
１２０ フレームメモリ
１２２ 比較部
２０２ ゲイン調整部
３００ 表示装置
３０２ 映像信号調整部
３０４ 映像表示部
３０６ 表示部
３０８ 行駆動部
３１０ 列駆動部
３１２ 電源供給部
３１４ 表示制御部

Claims (14)

  1. 入力された映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、
    前記サブフレームごとに、前記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、
    前記相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、前記サブフレームごとに調整された前記映像信号を前記サブフレームそれぞれが対応する期間に出力するフレーム分配部と、
    を備えることを特徴とする、映像信号処理装置。
  2. 前記フレーム分配部は、
    前記入力された映像信号を所定の倍率で増幅する増幅部と、
    前記相関判定部の判定結果に基づいて、前記増幅部が増幅した映像信号または前記入力された映像信号あるいは信号レベルが０の信号を前記サブフレームごとに切り替えて前記サブフレームごとに出力する第１のスイッチング部と、
    前記第１のスイッチング部から出力される前記サブフレームごとの出力を前記サブフレームそれぞれが対応する期間に出力する第２のスイッチング部と、
    を備えることを特徴とする、請求項１に記載の映像信号処理装置。
  3. 前記第１のスイッチング部は、
    前記相関判定部において相関があると判定された場合には、前記入力された映像信号を各サブフレームごとに出力し、
    前記相関判定部において相関がないと判定された場合には、前記増幅部が増幅した映像信号または信号レベルが０の信号を前記サブフレームごとに出力することを特徴とする、請求項２に記載の映像信号処理装置。
  4. 前記フレーム分配部は、前記相関があると判定された場合および前記相関がないと判定された場合それぞれの前記１フレーム期間における発光量を同一とすることを特徴とする、請求項１〜３に記載の映像信号処理装置。
  5. 前記相関判定部は、
    入力された映像信号を１フレーム期間保持するフレームメモリと、
    前記現フレームに対応する映像信号と、前記フレームメモリから出力される前記前フレームに対応する映像信号とを対応する画素ごとに比較する比較部と、
    を備えることを特徴とする、請求項１〜４に記載の映像信号処理装置。
  6. 入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、
    前記相関判定部の判定結果に基づいて前記画素それぞれに対応する映像信号のゲインを調整するゲイン調整部と、
    前記ゲイン調整部から出力される調整された前記映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、
    前記サブフレーム生成部から出力された前記サブフレームごとの映像信号を前記サブフレームそれぞれが対応する期間に出力するフレーム分配部と、
    を備えることを特徴とする、映像信号処理装置。
  7. 前記ゲイン調整部は、
    前記入力された映像信号を増幅する増幅部と、
    前記相関判定部の判定結果に基づいて、前記増幅部が増幅した映像信号または前記入力された映像信号あるいは信号レベルが０の信号を生成される前記サブフレームごとに切り替え、対応するサブフレームごとに出力する第３のスイッチング部と、
    を備えることを特徴とする、請求項６に記載の映像信号処理装置。
  8. 前記サブフレーム生成部は、前記第３のスイッチング部から出力される前記サブフレームに対応する出力をそれぞれ１フレーム期間に複数回同期して出力する複数のサブフレーム生成手段を備えることを特徴とする、請求項７に記載の映像信号処理装置。
  9. 入力された映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するステップと、
    前記サブフレームごとに、前記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップと、
    前記判定するステップにおける判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整するステップと、
    前記サブフレームごとに調整された前記映像信号を前記サブフレームそれぞれが対応する期間に出力するステップと、
    を有することを特徴とする、映像信号処理方法。
  10. 入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップと、
    前記判定するステップにおける判定結果に基づいて前記画素それぞれに対応する映像信号のゲインを調整するステップと、
    前記調整するステップにおいて調整された前記映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するステップと、
    前記サブフレームごとの映像信号を前記サブフレームそれぞれが対応する期間に出力するステップと、
    を有することを特徴とする、映像信号処理方法。
  11. 入力された映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するステップ、
    前記サブフレームごとに、前記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップ、
    前記判定するステップにおける判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整するステップ、
    前記サブフレームごとに調整された前記映像信号を前記サブフレームそれぞれが対応する期間に出力するステップ、
    をコンピュータに実行させるためのプログラム。
  12. 入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定するステップ、
    前記判定するステップにおける判定結果に基づいて前記画素それぞれに対応する映像信号のゲインを調整するステップ、
    前記調整するステップにおいて調整された前記映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するステップ、
    前記サブフレームごとの映像信号を前記サブフレームそれぞれが対応する期間に出力するステップ、
    をコンピュータに実行させるためのプログラム。
  13. 入力された映像信号に基づいて、１フレーム期間における映像信号のゲインと発光時間とを調整する映像信号調整部と、
    電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、前記映像信号調整部が調整した映像信号に基づいて映像を表示する映像表示部と、
    を備え、
    前記映像信号調整部は、
    入力された映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、
    前記サブフレームごとに、前記入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、
    前記相関判定部の判定結果に基づいてサブフレームごとに画素それぞれに対応する映像信号のゲインを調整し、前記サブフレームごとに調整された前記映像信号を前記サブフレームそれぞれが対応する期間に出力するフレーム分配部と、
    を備えることを特徴とする、表示装置。
  14. 入力された映像信号に基づいて、１フレーム期間における映像信号のゲインと発光時間とを調整する映像信号調整部と、
    電流量に応じて自発光する発光素子を有する画素がマトリクス状に配置され、前記映像信号調整部が調整した映像信号に基づいて映像を表示する映像表示部と、
    を備え、
    前記映像信号調整部は、
    入力された映像信号が表す現フレームと前フレームとの間の相関を対応する画素ごとに判定する相関判定部と、
    前記相関判定部の判定結果に基づいて前記画素それぞれに対応する映像信号のゲインを調整するゲイン調整部と、
    前記ゲイン調整部から出力される調整された前記映像信号を１フレーム期間に複数回出力し、前記１フレーム期間内に複数のサブフレームを生成するサブフレーム生成部と、
    前記サブフレーム生成部から出力された前記サブフレームごとの映像信号を前記サブフレームそれぞれが対応する期間に出力するフレーム分配部と、
    を備えることを特徴とする、表示装置。
JP2007244161A 2007-09-20 2007-09-20 映像信号処理装置、映像信号処理方法、プログラム、および表示装置 Withdrawn JP2009075361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007244161A JP2009075361A (ja) 2007-09-20 2007-09-20 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
KR1020070126399A KR20090031174A (ko) 2007-09-20 2007-12-06 영상신호 처리장치 및 방법, 그리고 표시장치
US12/100,101 US20090079873A1 (en) 2007-09-20 2008-04-09 Apparatus for and method of processing image signal and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244161A JP2009075361A (ja) 2007-09-20 2007-09-20 映像信号処理装置、映像信号処理方法、プログラム、および表示装置

Publications (1)

Publication Number Publication Date
JP2009075361A true JP2009075361A (ja) 2009-04-09

Family

ID=40610376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244161A Withdrawn JP2009075361A (ja) 2007-09-20 2007-09-20 映像信号処理装置、映像信号処理方法、プログラム、および表示装置

Country Status (2)

Country Link
JP (1) JP2009075361A (ja)
KR (1) KR20090031174A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074383A1 (ja) * 2021-10-26 2023-05-04 ソニーグループ株式会社 情報処理システム、及び、情報処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023074383A1 (ja) * 2021-10-26 2023-05-04 ソニーグループ株式会社 情報処理システム、及び、情報処理方法

Also Published As

Publication number Publication date
KR20090031174A (ko) 2009-03-25

Similar Documents

Publication Publication Date Title
US8477157B2 (en) Apparatus for processing image signal, program, and apparatus for displaying image signal
TWI395180B (zh) 顯示裝置，視頻信號處理方法，及程式
JP2009282158A (ja) 表示装置
US8736641B2 (en) Apparatus and method for driving organic light emitting display device
US11942042B2 (en) Display device
US11610538B2 (en) Display apparatus
JP6968935B2 (ja) 発光表示装置及びその駆動方法
US20140218421A1 (en) Display apparatus and control method thereof
JPWO2008153055A1 (ja) 表示装置、映像信号処理方法、およびプログラム
JP2010015008A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
US11942031B2 (en) Current limiting circuit, display device, and current limiting method
US20090079873A1 (en) Apparatus for and method of processing image signal and display apparatus
JP2016212239A (ja) 表示装置、表示方法、および電子機器
JP2010002770A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP5147311B2 (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP2010109794A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP2011027944A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP2009075361A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
GB2613752A (en) Display device and driving method thereof
JP2009152678A (ja) 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP2010038979A (ja) 表示装置
JP4617284B2 (ja) 表示装置
JP5356104B2 (ja) 画像処理装置、画像処理方法、およびプログラム
JP2009128523A (ja) 駆動回路、表示装置、および電子機器
JP2009128524A (ja) 駆動回路、表示装置、および電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207