JP2009059989A - 整合回路及びバラン回路 - Google Patents
整合回路及びバラン回路 Download PDFInfo
- Publication number
- JP2009059989A JP2009059989A JP2007227383A JP2007227383A JP2009059989A JP 2009059989 A JP2009059989 A JP 2009059989A JP 2007227383 A JP2007227383 A JP 2007227383A JP 2007227383 A JP2007227383 A JP 2007227383A JP 2009059989 A JP2009059989 A JP 2009059989A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- input
- capacitor
- layer
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】送信部及び受信部を有する送受信回路とアンテナとを整合すべく、第1〜第4のインダクタと、第1〜第4のキャパシタとを含み、前記第1〜第4のインダクタ、前記第1〜第4のキャパシタは、前記送信部及び受信部を避けて配置されており、かつ、前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
【選択図】図3
Description
適用例1の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第1のキャパシタ、及び、一端が前記第2の入出力端に接続された第2のキャパシタであり、各々の他端が接続された前記第1のキャパシタ及び前記第2のキャパシタと、
(3)一端が前記第1の入出力端に接続された第3のインダクタと、
(4)一端が前記第2の入出力端に接続された第4のインダクタと、
(5)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第3のキャパシタと、
(6)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第4のキャパシタと、を含み、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
適用例2の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第1のキャパシタ、及び、一端が前記第2の入出力端に接続された第2のキャパシタであり、各々の他端が接続された前記第1のキャパシタ及び前記第2のキャパシタと、
(3)一端が前記第1の入出力端に接続された第3のインダクタと、
(4)一端が前記第2の入出力端に接続された第4のインダクタと、
(5)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第3のキャパシタと、
(6)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第4のキャパシタと、を含み、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
適用例3の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタと
(2)一端が前記第2の入出力端に接続された第2のインダクタと、
(3)一端が前記第1のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(4)一端が前記第2のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(5)一端が前記第1のキャパシタの他端に接続された第3のインダクタ及び一端が前記第2のキャパシタの他端に接続された第4のインダクタであり、各々の他端が接続された前記第3のインダクタ及び前記第4のインダクタと、
(6)一端が前記第1のキャパシタの他端に接続された第3のキャパシタ及び一端が前記第2のキャパシタの他端に接続された第4のキャパシタであり、各々の他端が接続された前記第3のキャパシタ及び前記第4のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
整合回路は、
適用例4の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタと
(2)一端が前記第2の入出力端に接続された第2のインダクタと、
(3)一端が前記第1のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(4)一端が前記第2のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(5)一端が前記第1のキャパシタの他端に接続された第3のインダクタ及び一端が前記第2のキャパシタの他端に接続された第4のインダクタであり、各々の他端が接続された前記第3のインダクタ及び前記第4のインダクタと、
(6)一端が前記第1のキャパシタの他端に接続された第3のキャパシタ及び一端が前記第2のキャパシタの他端に接続された第4のキャパシタであり、各々の他端が接続された前記第3のキャパシタ及び前記第4のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタと、前記第2、第4のインダクタ及び前記第2、第4のキャパシタとは、前記第1、第3のインダクタ及び前記第1、第3のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
適用例5の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき前記送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第3のインダクタと、
(3)一端が前記第2の入出力端に接続された第4のインダクタと、
(4)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(5)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1のキャパシタと、前記第2、第4のインダクタ及び前記第2のキャパシタとは、前記第1、第3のインダクタ及び前記第1のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
適用例6の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第3のインダクタと、
(3)一端が前記第2の入出力端に接続された第4のインダクタと、
(4)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(5)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1のキャパシタと、前記第2、第4のインダクタ及び前記第2のキャパシタとは、前記第1、第3のインダクタ及び前記第1のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されている。
適用例7の整合回路は、適用例1〜適用例6の整合回路であって、
(A)前記第1のインダクタは、前記第1の入出力端の近傍に配置されており、前記第2のインダクタは、前記第2の入出力端の近傍に配置されている。
適用例8の整合回路は、
(a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信装置と、
(b)不平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)第1のキャパシタと、
(2)第2のキャパシタと、
(3)(3a)平衡型の第5、第6の入出力端、及び、不平衡型の第7、第8の入出力端と、
(3b)前記平衡型の第5、第6の入出力端間に接続された第1のインダクタ、及び、前記不平衡型の第7、第8の入出力端間に接続された第2のインダクタであり、相互間で誘導結合を生起する前記第1、第2のインダクタと、を有し、
(3c)前記第5の入出力端が、前記第1の入出力端及び前記第1のキャパシタの一端に接続され、
(3d)前記第6の入出力端が、前記第2の入出力端及び前記第1のキャパシタの他端に接続され、
(3e)前記第7の入出力端が、前記第3の入出力端及び前記第2のキャパシタの一端に接続され、
(3f)前記第8の入出力端が、前記第4の入出力端及び前記第2のキャパシタの他端に接続されているバラン素子と、を含み、
(A)前記第1、第2のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1、第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されている。
《実施例1》
図1は、実施例1の無線送受信装置の構成を示す。実施例1の無線送受信装置Dは、当該無線送受信装置Dに対向する送受信装置(図示せず。)との間で無線通信を行うべく、図1に示されるように、アンテナATと、整合回路MTと、送受信回路TRとを含む。送受信回路TRと整合回路MTとは、『入出力端』である端子T1、T2で接続されており、また、整合回路MTとアンテナATとは、『入出力端』である端子T3、T4(平衡回路系用)で接続されている。
図13は、実施例2の送受信回路のインピーダンスを示すスミスチャートであり、図14は、実施例2の整合回路の構成を示す。実施例2の整合回路MTの端子T1、T2での整合回路側MTをみたインピーダンスを、図13に示されるように、点P1(例えば、18−88j)に位置させ、かつ、当該整合回路MTの端子T3、T4での整合回路MT側をみたインピーダンスを点P2(例えば、50+0j)に位置させ、しかも、点P1及び点P2間の関係を、矢印に示されるような、実施例1と異なる手法(経路)により実現すべく、整合回路MTは、図14に示されるように、図6に図示された接続関係と異なる接続関係を有するインダクタL1〜L4、キャパシタC1〜C4を含む。端子T1,T2での整合回路MT側をみたインピーダンスは、T1、T2で送受信回路TR側をみたインピーダンスとは共役整合の関係になっており、図14では、点P1(18−88j)とは共役の位置、すなわち18+88jが送受信回路TR側インピーダンスとなっている。送受信回路TR側インピーダンスが図13の点P1とは異なる場所、例えば容量性となる20−20jというケースでも、整合回路MT側インピーダンスは20+20jに設定でき、点P2へ変換する整合回路MTは、基本的に図14と同じ形式で各素子の値が異なるだけとなる。
図18は、実施例3の送受信回路のインピーダンスを示すスミスチャートであり、は、実施例3の整合回路の構成を示す図である。実施例3の整合回路MTの端子T1、T2での入出力インピーダンスを、図18に示されるように、点P1(例えば、18−88j)に位置させ、かつ、当該整合回路MTの端子T3、T4での入出力インピーダンスを点P2(例えば、50+0j)に位置させ、しかも、点P1及び点P2間の関係を、矢印に示されるような、実施例1及び実施例2と異なる手法(経路)により実現すべく、整合回路MTは、図19に示されるように、図6、図14に図示された接続関係と異なる接続関係を有するインダクタL1〜L4、キャパシタC1〜C4を含む。ここで、キャパシタC3、C4は、素子間配線による寄生成分を補償して、50オームに整合させる調整用である。
図22は、変形例の整合回路の配置を示す。デバイスDV上で整合回路MTを配置するための面積が比較的広いとき、即ち、インダクタL1〜L4を配置する自由度が高いとき、
すなわちチップ面積が大きく、送信部TX、受信部RX、及び切換部SW(インダクタL(TR)で構成された面積以外の部分に、配置上の余裕があるケースでは、インダクタL1(他端である端子T11は接地電位に接続。)を端子T1の近くに配置し、インダクタL3をインダクタL1の近傍に配置し、同様に、インダクタL2(他端である端子T12は接地電位に接続。)を端子T2の近くに配置しインダクタL4をインダクタL2の近傍に配置する。当該配置のうち、インダクタL1を端子T1の近くに配置し、かつ、インダクタL2を端子T2の近くに配置することにより、配線LN1、LN2を実施例1〜実施例3の配線LN1、LN2に比して短くすることが可能となる。
図23は、実施例4のバラン回路の構成を示す。実施例4のバラン回路BAは、上記した実施例1〜実施例3の整合回路MTと同様に、送受信回路TR及びアンテナAT間に設けられており、キャパシタC1、C2と、バラン素子BEとを含む。また、バラン素子BEは、相互に誘電結合するインダクタL1、L2を有する。
Claims (8)
- (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第1のキャパシタ、及び、一端が前記第2の入出力端に接続された第2のキャパシタであり、各々の他端が接続された前記第1のキャパシタ及び前記第2のキャパシタと、
(3)一端が前記第1の入出力端に接続された第3のインダクタと、
(4)一端が前記第2の入出力端に接続された第4のインダクタと、
(5)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第3のキャパシタと、
(6)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第4のキャパシタと、を含み、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第1のキャパシタ、及び、一端が前記第2の入出力端に接続された第2のキャパシタであり、各々の他端が接続された前記第1のキャパシタ及び前記第2のキャパシタと、
(3)一端が前記第1の入出力端に接続された第3のインダクタと、
(4)一端が前記第2の入出力端に接続された第4のインダクタと、
(5)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第3のキャパシタと、
(6)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第4のキャパシタと、を含み、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮蔽された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタと
(2)一端が前記第2の入出力端に接続された第2のインダクタと、
(3)一端が前記第1のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(4)一端が前記第2のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(5)一端が前記第1のキャパシタの他端に接続された第3のインダクタ及び一端が前記第2のキャパシタの他端に接続された第4のインダクタであり、各々の他端が接続された前記第3のインダクタ及び前記第4のインダクタと、
(6)一端が前記第1のキャパシタの他端に接続された第3のキャパシタ及び一端が前記第2のキャパシタの他端に接続された第4のキャパシタであり、各々の他端が接続された前記第3のキャパシタ及び前記第4のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタからなる一の組と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタからなる他の組とは、当該一の組の電気的特性と、当該他の組の電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタと
(2)一端が前記第2の入出力端に接続された第2のインダクタと、
(3)一端が前記第1のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(4)一端が前記第2のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(5)一端が前記第1のキャパシタの他端に接続された第3のインダクタ及び一端が前記第2のキャパシタの他端に接続された第4のインダクタであり、各々の他端が接続された前記第3のインダクタ及び前記第4のインダクタと、
(6)一端が前記第1のキャパシタの他端に接続された第3のキャパシタ及び一端が前記第2のキャパシタの他端に接続された第4のキャパシタであり、各々の他端が接続された前記第3のキャパシタ及び前記第4のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第4のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1、第3のキャパシタと、前記第2、第4のインダクタ及び前記第2、第4のキャパシタとは、前記第1、第3のインダクタ及び前記第1、第3のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2、第4のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき前記送受信回路と、
(b)平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第3のインダクタと、
(3)一端が前記第2の入出力端に接続された第4のインダクタと、
(4)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(5)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1のキャパシタと、前記第2、第4のインダクタ及び前記第2のキャパシタとは、前記第1、第3のインダクタ及び前記第1のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信回路と、
(b)不平衡型である、平衡型の第3、第4の入出力端のうち終端されている一方の端ではない他方の端、及び、接地電位にあるべき第5の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)一端が前記第1の入出力端に接続された第1のインダクタ、及び、一端が前記第2の入出力端に接続された第2のインダクタであり、各々の他端が接続された前記第1のインダクタ及び前記第2のインダクタと、
(2)一端が前記第1の入出力端に接続された第3のインダクタと、
(3)一端が前記第2の入出力端に接続された第4のインダクタと、
(4)一端が前記第3のインダクタの他端に接続され、他端が前記第3の入出力端に接続された第1のキャパシタと、
(5)一端が前記第4のインダクタの他端に接続され、他端が前記第4の入出力端に接続された第2のキャパシタと、
(A)前記第1〜第4のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1〜第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されており、
(C)前記第1、第3のインダクタ及び前記第1のキャパシタと、前記第2、第4のインダクタ及び前記第2のキャパシタとは、前記第1、第3のインダクタ及び前記第1のキャパシタの全体としての電気的特性と、前記第2、第4のインダクタ及び前記第2のキャパシタの全体としての電気的特性とを実質的に同一にすべく、相互に物理的対称に配置されていることを特徴とする整合回路。 - (A)前記第1のインダクタは、前記第1の入出力端の近傍に配置されており、前記第2のインダクタは、前記第2の入出力端の近傍に配置されていることを特徴とする請求項1〜6記載の整合回路。
- (a)(a1)電圧制御発振器及び増幅器を有する送信部と低雑音増幅器及び混合器を有する受信部とを備え、(a2)平衡型の第1、第2の入出力端で接続されるべき送受信装置と、
(b)不平衡型の第3、第4の入出力端で接続されるべき送受共用アンテナと、を整合すべく、
(1)第1のキャパシタと、
(2)第2のキャパシタと、
(3)(3a)平衡型の第5、第6の入出力端、及び、不平衡型の第7、第8の入出力端と、
(3b)前記平衡型の第5、第6の入出力端間に接続された第1のインダクタ、及び、前記不平衡型の第7、第8の入出力端間に接続された第2のインダクタであり、相互間で誘導結合を生起する前記第1、第2のインダクタと、を有し、
(3c)前記第5の入出力端が、前記第1の入出力端及び前記第1のキャパシタの一端に接続され、
(3d)前記第6の入出力端が、前記第2の入出力端及び前記第1のキャパシタの他端に接続され、
(3e)前記第7の入出力端が、前記第3の入出力端及び前記第2のキャパシタの一端に接続され、
(3f)前記第8の入出力端が、前記第4の入出力端及び前記第2のキャパシタの他端に接続されているバラン素子と、を含み、
(A)前記第1、第2のインダクタは、
前記送信部及び前記受信部が形成されている形成層から絶縁層により遮蔽された第1の層における、前記形成層における前記送信部及び前記受信部が形成されている形成領域を除く非形成領域に対応する配置可能領域内に配置されており、
(B)前記第1、第2のキャパシタは、
前記第1の層における前記配置可能領域と、前記形成層から前記絶縁層により遮断された第2の層における、前記第1の層の前記非形成領域に対応する配置可能領域とに亘って配置されていることを特徴とするバラン回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227383A JP5223270B2 (ja) | 2007-09-03 | 2007-09-03 | 整合回路及びバラン回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007227383A JP5223270B2 (ja) | 2007-09-03 | 2007-09-03 | 整合回路及びバラン回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059989A true JP2009059989A (ja) | 2009-03-19 |
JP5223270B2 JP5223270B2 (ja) | 2013-06-26 |
Family
ID=40555441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007227383A Expired - Fee Related JP5223270B2 (ja) | 2007-09-03 | 2007-09-03 | 整合回路及びバラン回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223270B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482107B2 (en) | 2009-12-25 | 2013-07-09 | Sony Corporation | Circular shield of a circuit-substrate laminated module and electronic apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077964A (ja) * | 1998-08-28 | 2000-03-14 | Mitsubishi Electric Corp | 2周波整合回路 |
JP2001176726A (ja) * | 1999-10-07 | 2001-06-29 | Toko Inc | バラントランス |
JP2005516525A (ja) * | 2002-01-31 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信及び/又は受信モジュール |
JP2005160026A (ja) * | 2003-09-11 | 2005-06-16 | Seiko Epson Corp | 差動モードにおいて接合するパワーアンプおよびアンテナの結合装置 |
JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
-
2007
- 2007-09-03 JP JP2007227383A patent/JP5223270B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000077964A (ja) * | 1998-08-28 | 2000-03-14 | Mitsubishi Electric Corp | 2周波整合回路 |
JP2001176726A (ja) * | 1999-10-07 | 2001-06-29 | Toko Inc | バラントランス |
JP2005516525A (ja) * | 2002-01-31 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信及び/又は受信モジュール |
JP2005160026A (ja) * | 2003-09-11 | 2005-06-16 | Seiko Epson Corp | 差動モードにおいて接合するパワーアンプおよびアンテナの結合装置 |
JP2007059878A (ja) * | 2005-07-27 | 2007-03-08 | Seiko Epson Corp | 半導体装置、及び発振器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8482107B2 (en) | 2009-12-25 | 2013-07-09 | Sony Corporation | Circular shield of a circuit-substrate laminated module and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5223270B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8866692B2 (en) | Electronic device with isolated antennas | |
US7515879B2 (en) | Radio frequency circuit module | |
JP6593552B2 (ja) | 無線通信デバイス | |
US9300019B2 (en) | High-frequency module | |
US11381218B2 (en) | High-frequency module | |
JP2006340257A (ja) | マルチモード高周波回路 | |
CN107256854B (zh) | 半导体器件 | |
JP2003046452A (ja) | 電子部品および設計方法 | |
US9124310B2 (en) | RF transmitter having broadband impedance matching for multi-band application support | |
TWI484768B (zh) | 無線通訊裝置及訊號饋入方法 | |
CN102355223A (zh) | 一种单芯片gsm射频天线开关模块及gsm射频前端 | |
JP2001111364A (ja) | マイクロ波増幅器 | |
JP2000236227A (ja) | 積層型バラン | |
US11418226B2 (en) | Radio frequency module and communication device | |
US8390382B2 (en) | Power amplifier circuit | |
JP5223270B2 (ja) | 整合回路及びバラン回路 | |
JP2013085174A (ja) | 複数周波円偏波アンテナ | |
US7242361B2 (en) | Antenna structure with filter effect | |
US20080136566A1 (en) | Signal transmission line for millimeter-wave band | |
US20080169991A1 (en) | Antenna apparatus | |
US10008757B2 (en) | High-frequency module | |
JP5402887B2 (ja) | 高周波増幅器 | |
CN116566329A (zh) | 巴伦、射频前端芯片和射频前端模组 | |
JP2010199109A (ja) | モジュール基板 | |
JP2006229941A (ja) | 静電容量補償型方向性カプラ及びこれを備えた多重バンド用ipd |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |