JP2009058781A - 画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 - Google Patents
画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 Download PDFInfo
- Publication number
- JP2009058781A JP2009058781A JP2007226280A JP2007226280A JP2009058781A JP 2009058781 A JP2009058781 A JP 2009058781A JP 2007226280 A JP2007226280 A JP 2007226280A JP 2007226280 A JP2007226280 A JP 2007226280A JP 2009058781 A JP2009058781 A JP 2009058781A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- current
- light emitting
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000000691 measurement method Methods 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims abstract description 81
- 238000005259 measurement Methods 0.000 claims abstract description 71
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000006870 function Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 239000000872 buffer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する第1電源線11および第2電源線12と、前記第2電源線12と接続され、前記各画素回路に流れる電流を検出する電流検出回路24と、を備えた表示パネル5と、電流検出回路24が検出した電流値を記憶保持する検出電流記憶部4と、電流検出回路24を動作させるタイミングを制御する電流計測制御部3と、を備える。
【選択図】 図1
Description
図1は、本発明の好適な実施の形態にかかる画像表示装置の構成を示す図である。図1において、画像表示装置の表示パネル(画像表示部)5には、第1電源線11、第2電源線12、および走査線13からなる各制御線および画像信号線14が配設されるとともに、各画素に流れる電流を検出するための検出回路である電流検出回路24が設けられている。各制御線のうち、第1電源線11および走査線13は、表示パネル5に設けられたラインドライバ(Yドライバ)20に接続されている。一方、第2電源線12は、電流検出回路24を介してラインドライバ(Yドライバ)20に接続されている。なお、第1電源線11および第2電源線12を制御するための電源線専用ドライバを別途設けて、第1電源線と第2電源線とを電源線専用ドライバに接続するようにしてもよい。
図2は、例えば図1に示した表示パネル5に設けられる画素回路(1画素)の構成を示す図である。なお、図1と同一の構成部には同一の符号を付して示している。
図3は、図2における画像表示装置において、複数の画素回路で構成される画素回路群および画素回路群に接続される電流検出回路24の構成を示す図である。ここで画素回路群とは、同一の行方向(図3の横方向)に配置された一連の画素回路、または同一の列方向(図3の縦方向)に配置された一連の画素回路のことをいう。図3において、第1電源線11および第2電源線12の各制御線は、行方向に配置された一連の画素回路からなる画素回路群に対し共通に接続されている。また、各行の第2電源線12は、共通端子15に対し共通に接続され、この共通端子15には電流検出回路24が接続されている。なお、ここでは各行の第2電源線12を共通端子に対し共通に接続するようにしているが、第1電源線11を共通端子に接続して、画素回路ごとの電流測定を行うようにすることも可能である。一方、走査線13は行方向に並ぶ画素回路群(例えば、k行、(k+1)行)ごとに共通に接続され、画像信号線14は列方向に並ぶ画素回路群(例えば、n列、(n+1)列)ごとに共通に接続されている。すなわち、走査線13は各行ごとに配設され、画像信号線14は各列ごとに配設されている。
電流検出回路24は、スイッチング素子であるFET31、電流検出素子である抵抗素子32、および電流検出手段であり、抵抗素子32で検出された電流を電圧値に変換して出力するオペアンプ33を備えている。FET31のゲートには、タイミングコントローラ1からの制御信号が入力され、オペアンプ33の出力、すなわち各画素回路に流れる電流の検出値は、検出電流記憶部4に出力される。
図3において、電流検出モードが選択された場合、FET31を非導通とする制御信号がタイミングコントローラ1から電流計測制御部3を介して出力される。このとき、第2電源線12に流れる電流は抵抗素子32を通じて流れることになるので、高抵抗(例えば100kΩ)である抵抗素子32の両端電圧を検出することによって画素回路に流れる電流が検出される。なお、電流検出モードが選択されない場合(以下「画像表示モード」と定義する)には、FET31を導通させる制御信号がタイミングコントローラ1から出力され、画素回路を流れる電流は抵抗素子32を流れることなく、低抵抗(例えば0.2Ω)であるFET31を流れることになる。したがって、電流検出回路24を設けることによる電圧降下の影響は、殆ど無視することができる。
つぎに、図2に示す画素回路の画像表示モード時の動作について、図2および図4を参照して説明する。ここで、図4は、画像表示モード時の動作を説明するためのシーケンス図である。なお、図2に示す画素回路にあっては、図4に示すように、Csリセット期間、Vth検出準備期間)、Vth検出期間、データ書き込み期間、Coledリセット期間および発光期間という6つの期間を経て動作する。ここで、Coledとは有機発光素子OLEDが固有に有している素子容量である。
Csリセット期間では、第1電源線11が高電位(VDD)、第2電源線12が高電位(VDD)、走査線13が高電位(VgH)、画像信号線14がゼロ電位(GND)とされる。これにより、閾値電圧検出用トランジスタTsがオン、駆動トランジスタTdがオフとされ、第1電源線11→有機発光素子OLED→閾値電圧検出用トランジスタTs→容量Csという経路で電流が流れ、容量Csが充電されることにより、容量Csの電荷がリセットされる。なお、このCsリセット期間で容量Csを充電する理由は、容量Csに書き込まれている1フレーム前の画像信号電位をリセットするためである。
Vth検出準備期間では、第1電源線11がマイナス電位(−VE)、第2電源線12がゼロ電位(GND)、走査線13が低電位(VgL)、画像信号線14が高電位(VgH)とされる。これにより、閾値電圧検出用トランジスタTsがオフ、駆動トランジスタTdがオンとされ、第2電源線12→駆動トランジスタTd→有機発光素子OLEDという経路で電流が流れ、有機発光素子OLEDが有する素子容量Coledに電荷が蓄積される。なお、このVth検出準備期間において、有機発光素子OLEDに電荷を蓄積する理由は、後述するVth検出期間に駆動トランジスタTdのゲート・ソース間電圧を閾値電圧に近づける際に、有機発光素子OLEDを駆動トランジスタTdのドレイン・ソース間に流す電流の供給源として作用させるためである。
Vth検出期間では、第1電源線11がゼロ電位(GND)、走査線13が高電位(VgH)とされる一方で、画像信号線14が高電位(VdH)に、第2電源線12がゼロ電位(GND)に維持される。これにより、閾値電圧検出用トランジスタTsがオンとなり、駆動トランジスタTdのゲートとドレインとが接続される。
データ書き込み期間では、画像信号電位(−Vdata)を容量Csに反映させることにより、駆動トランジスタTdのゲート電位を所望電位に変化させることが行われる。より詳細には、第1電源線11がゼロ電位(GND)に、第2電源線12がゼロ電位(GND)にそれぞれ維持される。また、画像信号線14は、Vth検出期間時の印加電位(VdH)から画像信号電位(Vdata)を差し引いた分の電位(VdH−Vdata)とされ、走査線13は、データ書き込み期間内の所定期間において、高電位(VgH)とされる。
Coledリセット期間では、第1電源線11がマイナス電位(−VE)、第2電源線12もマイナス電位(−VE)とされる。一方、走査線13が低電位(VgL)に、画像信号線14が高電位(VdH)に維持される。このとき、閾値電圧検出用トランジスタTsがオフ、駆動トランジスタTdがオンとされ、有機発光素子OLED→駆動トランジスタTd→第2電源線12という経路で電流が流れ、有機発光素子OLEDに残存する電荷が放電される。なお、このColedリセット期間に素子容量Coledの電荷を放電する理由は、素子容量Coledの残存電荷による発光への影響を回避するためである。
発光期間では、第1電源線11が高電位(VDD)、第2電源線12がゼロ高電位(GND)とされる。一方、走査線13が低電位(VgL)に、画像信号線14が高電位(VdH)に維持される。これにより、駆動トランジスタTdのオン、閾値電圧検出用トランジスタTsのオフが継続されるとともに、有機発光素子OLEDに順バイアスの電圧が印加されるので、有機発光素子OLED→駆動トランジスタTd→第2電源線12という経路で電流が流れ、有機発光素子OLEDが発光する。
つぎに、電流検出モード時の動作について、図2、図3および図5を参照して説明する。ここで、図5は、電流検出モード時の動作を説明するためのシーケンス図であり、1列目以外の画素回路に対するシーケンスとして、同一の走査線13に接続される2〜4列目の画素回路に対するシーケンス(画像信号線14のみ)を併せて示している。
(i)1列目の測定対象の画素(画素1):この画素1における容量Csには有機発光素子OLEDを発光させるための電位が書き込まれるとともに、発光期間における画像信号線14の電位がVdHとされる。これにより、画素1の駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthより高くなる。
(ii)画素1と同じ行の1列目以外の画素回路群:この画素回路群における各画素回路の容量Csには有機発光素子OLEDを発光させるのに必要な電位が書き込まれているが、発光期間における画像信号線14の電位がVdL(GND)にされるため、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthより低くなる。
(iii)画素1と同じ列の1行目以外の画素回路群:この画素回路群における各画素回路の容量Csには有機発光素子OLEDが発光しない電位が書き込まれるので有機発光素子OLEDは発光しない。
(iv)上記(i)〜(iii)以外の画素回路群:この画素回路群における各画素回路の容量Csには有機発光素子OLEDが発光しない電位が書き込まれるとともに、発光期間における画像信号線14の電位がVdL(GND)とされるため、駆動トランジスタTdのゲート・ソース間電圧Vgsが閾値電圧Vthより低くなる。
つぎに、画像表示装置の全画素に対する電流計測について、QVGA(Quarter Video Graphics Array)のカラー画像の画像表示装置(320×240×3(RGB)=230,400ピクセル)を一例として説明する。
つぎに、電流計測に要する処理時間について説明する。なお、画像表示装置は、上記で説明したQVGAのカラー画像の画像表示装置を一例として説明する。なお、画像表示装置の表示仕様は、以下のとおりと仮定する。
(1)1フレーム:16.6ms(60Hz)
(2)1フレームにおける発光期間:8.3ms(1/2フレームに相当)
(3)Xドライバのクロック周波数:16.6μs(1/1000フレームに相当)
(4)1行の書き込み時間:Xドライバのクロック周波数に同じ
まず、従来技術の場合の計測時間について説明する。従来技術では、1フレーム(16.6ms)で1画素を計測できるとすれば、全画素の電流計測に要する時間は、つぎのように計算できる。
・16.6ms×240×3×320=3824.86S≒1.06時間
すなわち、従来技術では、全画素の電流計測に約1時間の計測時間が必要とされる。
つぎに、本実施の形態による計測手法を適用した場合の計測時間について説明する。まず、1フレームで計測できる画素数は、
・8.3ms/16.6μs=500画素
となる。
したがって、全画素の電流計測に要する時間は、つぎのように計算できる。
・(240×3×320/500)×16.6ms≒7.65s
すなわち、本実施の形態による計測手法では、全画素の電流計測を約8秒で実行することが可能となる。
図8は、図2の画素回路とは異なる画素回路の構成例を示す図である。図8に示す画素回路は、図2に示す画素回路とは異なり、駆動トランジスタTdを含めた4個のトランジスタを用いて構成するとともに、駆動トランジスタTdのゲートに接続されていない容量Csの一端を所定のタイミングで画像信号線44に接続するためのスイッチングトランジスタT1と、この容量Csの一端を所定のタイミングで電源線40に接続するタイミングを制御するためのスイッチングトランジスタT2が設けられている。スイッチングトランジスタT1を制御する走査線43とは異なるTth制御線41が設けられている。なお、図8に示す画素回路は、公知の回路であるため、構成および動作に関する詳細な説明は省略する。
つぎに、上述の画像表示装置を有する電子機器の駆動方法について説明する。なお、ここでいう電子機器とは、携帯電話、パーソナルコンピュータ、デジタルカメラ、カーナビゲーション、PDA、POS端末、計測機器、複写機等を当然に含むものとする。
画像表示装置の電源をONからOFFにする際に電流計測を行う場合
(1)まず、画像表示装置が稼動状態にあり、画像表示が行われている状態を想定する。
(2)つぎに、画像表示装置に対して電源OFFの情報が入力され、画像表示装置が電流計測モードとなる。
(3)ここで、上述した電流計測が実行される。
(4)そして、電流計測が終了し、画像表示装置の電源がOFFとなって、電子機器が非稼動の状態となる。
画像表示装置の電源をOFFからONにする際に電流計測を行う場合
(1)まず、画像表示装置が非稼動状態にあり、画像表示装置の電源がOFFとなっている状態を想定する。なお、電源OFFでは、画素回路には電圧が供給されていない状態である。
(2)つぎに、画像表示装置に対して電源ONの情報が入力され、画像表示装置が電流計測モードで起動する。
(3)ここで、上記の電流計測が実行される。
(4)そして、電流計測が終了し、電子機器が通常の稼動状態となる。
画像表示装置の電源はONであるが、表示画面が待機状態である期間に電流計測を行う場合
(1)まず、画像表示装置によって第1の画像の表示が行われている状態から、画像表示装置の表示画面が待機状態となっている状態を想定する。ここで、待機状態とは、例えば、表示画面に画像表示が行われていない場合、スクリーンセーバーが起動している場合、表示画面に画像表示が行われているが、第1画像よりも低い輝度で表示が行われている場合、表示画面に画像表示が行われているが、その画像を外部より視認できない状態(画像が隠された状態)にある場合(例えば、折り畳み式携帯電話において、筺体が折り畳まれることで画面が筺体によって隠されている場合)等をいう。
(2)つぎに、画像表示装置に対して電流計測モードへの移行が指示され、画像表示装置が電流計測モードとなる。
(3)ここで、上記の電流計測が実行される。
(4)そして、電流計測が終了し、表示画面の待機状態が解除され、画像表示装置に画像表示が行われる。
2 フレームバッファ
3 電流計測制御部
4 検出電流記憶部
5 表示パネル
11 第1電源線
12 第2電源線
13 走査線
14 画像信号線
15 共通端子
20 Yドライバ
22 Xドライバ
24 電流検出回路
31 FET
32 抵抗素子
33 オペアンプ
40 電源線
41 制御線
42 マージ線
43 走査線
44 画像信号線
Cs 容量
OLED 有機発光素子
Td 駆動トランジスタ
T1,T2 スイッチングトランジスタ
Ts,Tth 閾値電圧検出用トランジスタ
Claims (11)
- 発光素子および該発光素子を駆動する駆動素子をそれぞれ有する複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部と、
前記電流検出回路が検出した電流値を記憶保持する記憶部と、
前記電流検出回路を動作させるタイミングを制御する駆動制御部と、
を備えたことを特徴とする画像表示装置。 - 前記複数の画素回路は行列状に配置されており、
前記電源線は、行方向に配列された画素回路群に対し共通に接続されるとともに、画素回路群に共通に接続された前記電源線同士は、共通端子に対し共通に接続され、
前記電流検出回路は、前記共通端子に接続されていることを特徴とする請求項1に記載の画像表示装置。 - 前記発光素子は、有機発光ダイオードであり、
前記電源線は、前記有機発光ダイオードのアノード側に接続される第1電源線及び前記有機発光ダイオードのカソード側に接続される第2電源線を含み、前記電流検出回路は、前記第2電源線と電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。 - 前記発光素子は、有機発光ダイオードであり、
前記電源線は、前記有機発光ダイオードのアノード側に接続される第1電源線及び前記有機発光ダイオードのカソード側に接続される第2電源線を含み、前記電流検出回路は、前記第1電源線と電気的に接続されていることを特徴とする請求項1に記載の画像表示装置。 - 画像表示を行う画像表示モードと、画素回路に流れる電流を計測する電流計測モードとを有するとき、
前記電流検出回路は、前記電流計測モード時に動作するように構成されていることを特徴とする請求項1に記載の画像表示装置。 - 前記電流検出回路は、抵抗素子と、該抵抗素子に並列接続されるスイッチング素子及びオペアンプを含んで構成されることを特徴とする請求項1に記載の画像表示装置。
- 前記各画素回路は、前記駆動素子における閾値電圧の検出を制御する閾値電圧検出素子を更に有することを特徴とする請求項1〜6のいずれか1項に記載の画像表示装置。
- 画像表示装置における電流計測方法であって、
発光素子および該発光素子を駆動する駆動素子をそれぞれ有し、行列状に配列されてなる複数の画素回路と、前記各画素回路に対して電源電圧を共通に供給する電源線と、前記電源線と接続され、前記各画素回路に流れる電流を検出する電流検出回路と、を備えた画像表示部を準備するステップと、
行方向に配列された画素回路群ごとに前記発光素子の発光輝度に応じた画像データ電位を付与するステップと、
前記各画素回路群を構成する一の画素回路を順次選択して該画素回路の発光素子を発光させるステップと、
前記発光素子に流れる電流を前記電流検出回路にて計測するステップと、
を含むことを特徴とする画像表示装置における電流計測方法。 - 請求項1に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源オフ情報を入力する第1ステップと、
前記電源オフ情報の入力後に、前記各画素回路に流れる電流を計測する第2ステップと、
前記第2ステップの終了後に、前記画像表示装置の電源がオフとなる第3ステップと、
を有することを特徴とする電子機器の駆動方法。 - 請求項1に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示装置に対して電源オン情報を入力する第1ステップと、
前記電源オン情報の入力後に、前記各画素回路に流れる電流を計測する第2ステップと、
前記第2ステップの終了後に、前記画像表示装置の電源がオンとなる第3ステップと、
を有することを特徴とする電子機器の駆動方法。 - 請求項1に記載の画像表示装置を有する電子機器の駆動方法において、
前記画像表示部の表示画面を待機状態とする第1ステップと、
前記待機状態中に、前記各画素回路に流れる電流を計測する第2ステップと、
を有することを特徴とする電子機器の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226280A JP5106010B2 (ja) | 2007-08-31 | 2007-08-31 | 画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007226280A JP5106010B2 (ja) | 2007-08-31 | 2007-08-31 | 画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009058781A true JP2009058781A (ja) | 2009-03-19 |
JP5106010B2 JP5106010B2 (ja) | 2012-12-26 |
Family
ID=40554566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007226280A Active JP5106010B2 (ja) | 2007-08-31 | 2007-08-31 | 画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106010B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010237528A (ja) * | 2009-03-31 | 2010-10-21 | Kyocera Corp | 画像表示装置 |
KR20130107607A (ko) * | 2012-03-22 | 2013-10-02 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그 화소 전류 측정라인의 정전용량 측정 방법 |
WO2015172534A1 (zh) * | 2014-05-15 | 2015-11-19 | 京东方科技集团股份有限公司 | 有机发光二极管显示面板及其驱动方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003202836A (ja) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | 表示パネルの駆動装置及び駆動方法 |
JP2006146257A (ja) * | 1997-09-29 | 2006-06-08 | Mitsubishi Chemicals Corp | アクティブマトリックス発光ダイオード画素構造およびその方法 |
JP2007086758A (ja) * | 2005-08-26 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
2007
- 2007-08-31 JP JP2007226280A patent/JP5106010B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006146257A (ja) * | 1997-09-29 | 2006-06-08 | Mitsubishi Chemicals Corp | アクティブマトリックス発光ダイオード画素構造およびその方法 |
JP2003202836A (ja) * | 2001-12-28 | 2003-07-18 | Pioneer Electronic Corp | 表示パネルの駆動装置及び駆動方法 |
JP2007086758A (ja) * | 2005-08-26 | 2007-04-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010237528A (ja) * | 2009-03-31 | 2010-10-21 | Kyocera Corp | 画像表示装置 |
KR20130107607A (ko) * | 2012-03-22 | 2013-10-02 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그 화소 전류 측정라인의 정전용량 측정 방법 |
KR101954779B1 (ko) * | 2012-03-22 | 2019-06-03 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그 화소 전류 측정라인의 정전용량 측정 방법 |
WO2015172534A1 (zh) * | 2014-05-15 | 2015-11-19 | 京东方科技集团股份有限公司 | 有机发光二极管显示面板及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5106010B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110520922B (zh) | 显示驱动电路、方法、以及显示设备 | |
JP6453926B2 (ja) | 有機発光表示装置及びその駆動方法 | |
KR102595263B1 (ko) | 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치 | |
JP5675906B2 (ja) | 有機発光表示装置及びその駆動方法 | |
KR101969436B1 (ko) | 유기 발광 디스플레이 장치의 구동 방법 | |
US9646533B2 (en) | Organic light emitting display device | |
KR101329458B1 (ko) | 유기발광다이오드 표시장치 | |
JP5467660B2 (ja) | 画素回路、表示システム、およびそれらの駆動方法 | |
JP5258160B2 (ja) | 画像表示装置 | |
US7623108B2 (en) | Electro-optical device, driving circuit and driving method thereof, and electronic apparatus | |
US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
CN100433104C (zh) | 驱动电路、电光学装置及其驱动方法以及电子机器 | |
US20090278771A1 (en) | EL display panel, electronic instrument and panel driving method | |
US20110279437A1 (en) | Organic light emitting display and driving method thereof | |
US9449544B2 (en) | AMOLED pixel circuit and driving method | |
KR20150034069A (ko) | 유기 발광 표시 장치 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JP5738270B2 (ja) | 表示装置 | |
KR20210074065A (ko) | 표시 장치 | |
JPWO2015118599A1 (ja) | 表示装置および表示装置の駆動方法 | |
JP5106010B2 (ja) | 画像表示装置、画像表示装置における電流計測方法および電子機器の駆動方法 | |
JP2008185809A (ja) | 画像表示装置およびその駆動方法 | |
JP4984863B2 (ja) | 表示装置とその駆動方法 | |
US20100091005A1 (en) | Active matrix display device | |
JP2011158821A (ja) | 画像表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20111020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5106010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |