JP2009048751A - エラー修正コード(ecc)回路テストモード - Google Patents
エラー修正コード(ecc)回路テストモード Download PDFInfo
- Publication number
- JP2009048751A JP2009048751A JP2007267178A JP2007267178A JP2009048751A JP 2009048751 A JP2009048751 A JP 2009048751A JP 2007267178 A JP2007267178 A JP 2007267178A JP 2007267178 A JP2007267178 A JP 2007267178A JP 2009048751 A JP2009048751 A JP 2009048751A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- ecc
- input
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
【課題】集積回路メモリ内に存在するエラー修正回路にテストモードを提供する。
【解決手段】テストモードに入り、完全に機能的なものかまたはただの一部機能的なものかどうか、既知のエラーを任意のメモリチップに強制するよう特定の位置を選択することを可能にする。付加回路は、強制されたデータエラーを実行するために要求されるいかなる付加的なスピードロスまたはエリアペナルティも最小化する、既存のバッファおよびドライバがすでにあるデータパスに配置されることができる。第1の一般的方法では、所定の時間に、論理0が選択されたデータラインに強制される。第2の一般的方法では、所定の時間に、論理1が選択されたデータラインに強制される。
【選択図】図5
【解決手段】テストモードに入り、完全に機能的なものかまたはただの一部機能的なものかどうか、既知のエラーを任意のメモリチップに強制するよう特定の位置を選択することを可能にする。付加回路は、強制されたデータエラーを実行するために要求されるいかなる付加的なスピードロスまたはエリアペナルティも最小化する、既存のバッファおよびドライバがすでにあるデータパスに配置されることができる。第1の一般的方法では、所定の時間に、論理0が選択されたデータラインに強制される。第2の一般的方法では、所定の時間に、論理1が選択されたデータラインに強制される。
【選択図】図5
Description
本発明は、集積回路メモリに関し、特に、集積回路メモリにおけるECC回路構成のテストモードに関する。
使用されるECC回路のいくつかは、メモリ内のエラーを検出してエラーが生じたことをシステムに通知し、他のECC回路は、それらが修正可能な閾値下にある場合に見つかるいかなるエラーも検出しかつ訂正する。ECC回路のタイプ、および、検出または修正のためのそれらの閾値は、どれだけ多くのパリティまたはチェックビットが用いられているか、および、用いられるECCアルゴリズムのタイプに基づく。ECC回路ブロックを試験するための一般的手段とは、修正回路をオフにするかまたは無効にし、その後、少なくとも1つのデータビットまたは1つのアドレスロケーションエラーを有するメモリを識別することである。適切な回路が存在する場合、その後ECCブロックは有効にされ、メモリは、ECCによってエラーが実際に検出されたかを確認すべく再試験され、かつ、修正される。この従来技術の試験手順は、時間がかかる上にECC論理がすべてのアドレスロケーションまたはすべてのデータI/Oにおけるエラーを検出または修正するということを保証しない。さらに、この従来の試験手順は、ECC論理がウェーハ上のすべてのメモリ回路で機能するということを示さない。
過去におけるECC回路の他の試験方法は、チェックビットをオフにするかまたはそれらの適切な値に書き込まれることからマスキングすることを含んでいた。その後特定のI/Oが新たなデータ値に書き込まれる。試験中のECC回路が単一の(または複数の)ビット修正を示す場合、現在のI/Oは修正され、再び有効にされるECCチェックビットと共に読み取られるときのオリジナルデータを出力する。この方法は、実行すべきいくつかのステップを必要とし、生産試験速度を低下させる。また、これらのチェックビットを無効化またはマスキングすることは、メモリアレイ全体にわたり分散される可能性があるビットの物理的位置によりしばしば困難になる。完全な機能メモリでは、たとえノイズ、放射線、または、設計限界が原因で時間がたつにつれ現れたとしても、ECC論理が機能してフィールド内の「ソフト」エラーを検出すると考えられる。ECC論理ブロックは特定のテストモジュールなしにすべてのダイで機能することを保証できない。
図1は、従来技術に従う、メモリアレイ102、典型的な内部データライン104、および、ECC論理106を含む集積回路メモリ100の一部を示す。メモリアレイ102からのデータは、一般的にデータパスドライバ/バッファI11およびI10によりバッファリングされる。バッファリング後、メモリアレイデータは、ECC論理により修正され、修正された出力データは、Q出力データ端末で提供される。
したがって、従来技術の欠陥を克服し、さらにメモリアレイを備える同じ集積回路に実際に集積され得る、集積回路メモリ内に存在するエラー修正回路にテストモードを提供する回路および対応する方法が望まれる。
本発明は、従来技術における上記のような欠陥を克服する。本発明は、ユーザがテストモードに入り、完全に機能的なものかまたはただの一部機能的なものかどうか、既知のエラーを任意のメモリチップに強制するよう特定の位置を選択することを可能にする回路および対応する方法である。本発明に従う付加回路は、強制されたデータエラーを実行するために要求されるいかなる付加的なスピードロスまたはエリアペナルティも最小化する、既存のバッファおよびドライバがすでにあるデータパスに配置されることができる。本発明に従う第1の一般的方法では、所定の時間に、選択されたデータラインに論理0が強制される。本発明に従う第2の一般的方法では、所定の時間に、選択されたデータラインに論理1が強制される。
本発明に従い、内部データライン204に結合されるメモリアレイ202、正しい出力データを提供するECC論理回路206、および、内部データライン204とECC論理回路206の入力との間に配置される強制論理208を有する、ECC回路テストモードを含む集積回路メモリ200が図2に示される。
本発明の第1の実施形態に従い、内部データライン304、正しい出力データを提供するECC論理回路306、および、内部データライン304に接続されるメモリアレイ302とECC論理回路306の入力との間に配置される強制論理308を含む、ECC回路テストモードを有する集積回路メモリ300が図3に示される。付加回路の詳細が図3に示されており、テストモードレジスタ310は、プレデコーダ312に結合される。次に、プレデコーダ312は、ECCテスト回路308に結合される。図3の実施形態では、テストモードレジスタで生成されるイネーブル信号がプレデコーダ312により受信される。
本発明の第2の実施形態に従い、内部データライン404に結合されるメモリアレイ402、正しい出力データを提供するECC論理回路406、および、内部データライン404とECC論理回路406の入力との間に配置される強制論理408を含む、ECC回路テストモードを有する集積回路メモリ400が図4に示される。付加回路の詳細が図4に示されており、テストモードレジスタ410は、プレデコーダ412に結合される。次に、プレデコーダ412は、ECCテスト回路408に結合される。図4の実施形態では、テストモードレジスタ内で生成されたイネーブル信号がECCテスト回路408により直接受信される。
総じて図2−4に言及すると、望まれる内部データ読み取りラインを選択すべくテストモードレジスタビットをデコードすることにより、特定のワードの1つまたはそれ以上のデータライン上にエラーが生じる可能性がある。その後、ECCは、それらのエラーを修正すべく用いられ、機能を試験される。本発明に従うECC論理は、64ビットデータワードにおける単一ビット修正のための手段を提供するので、本発明の実施に際し、データを強制するために単一の内部データラインが用いられる。本発明では、一のメモリブロックに8つの異なる64ビットデータワードが存在し、本発明は、各ワードの同じデータビットを試験するすべてのデータワードにおいて並列に動作するよう設計された。例えば、6つのテストモードレジスタビットが試験前にロードされる。ENABLE信号がアクティブになると、これら6つのビットは、メモリを読むとき特定のデータ状態に強制するよう、一の64ビットワードを構成する64データラインの1つの内部データラインを選択するよう用いられる。ゼロだけでできたパターンがメモリに書き込まれ、確認のために読み取られることができる。テストモードがワード内の単一ビットに1を強制すると、ECC回路は、これをエラーとして検出し、そのエラーを修正するので、依然としてすべてのビットでゼロが読み取られ、外部またはSOC(システムオンチップ)型回路内の他の回路ブロックに出力される。
本発明の方法は、市松模様、ストライプ、1のフィールドにおけるゼロ、ゼロのフィールドにおける1、マーチパターンなど、多くの異なるデータパターンに役立つ。1に強制されるよう選択されているデータビットがゼロに書き込まれる限り、ECC回路は、エラーが検出されるおよび/または修正されることを確実にすべく試験される。読み取りデータが1になることを期待されていて、本発明により1が強制される場合、試験への変更または妨害はなされない。ENABLE信号がアクティブなときを変更することにより、この選択された強制データビットは、異なる時点またはアドレスロケーションに移動できる。また、選択されるデータビットは、テストモードレジスタビットの異なる組み合わせによりどのI/Oが選択されるかを変更することによっても移動され得る。一のワードにおいて選択されるデータビットは、メモリ内のすべてのデータワードで同じであるか、または、1つだけのワードに対するもので、一の異なるワードに移動されることもできる。本発明は、アドレスロケーションのバーストのための本テストモードで通常保持されるべき本回路内で実施され、その結果、多くのアドレスロケーションに対する検出および修正が成功するであろうことを確認した。
図5は、メモリアレイ502、典型的な内部データライン504、および、ECC論理506を含む集積回路メモリ500の一部を示す。図5に示す回路は、図2に示す実施形態に概ね対応する。メモリアレイ502からのデータは、本発明の第1の実施形態に従うテスト回路508における強制論理I2、I3、および、I4によりバッファリングされる。強制論理I2、I3、および、I4は、ECC論理506への入力において論理0を選択データビットに強制するよう用いられる。NANDゲートI4は、TEC210およびTEC543入力信号を受信する。TEC210およびTEC543入力信号のどちらも論理1の場合、ECC論理506の入力に論理0が強制される。TEC210の指定は(Test ECCプレデコードされたビット2、1および0)に関連し、TEC543の指定は、(Test ECCプレデコードされたビット5、4および3)に関連する。TEC210およびTEC543信号は、どちらもECC論理206への入力において論理0を強制するよう用いられる。なぜなら、選択される内部I/Oでそれらが高くなると、I4の出力は低くなり、I3の出力を高くするよう強制するので、インバータI2が低くなるからである。しかしながら、例えば、テストレジスタビット数および用いられるデコーディング回路の明確な性質に基づき、1つまたはそれ以上の強制入力信号が特定の実施のために用いられ得ることは、当業者にとり明らかである。強制入力信号TEC210およびTEC543がどちらも高い場合、NANDゲートI3は、論理0であるNANDゲートI4の出力を受信する。NANDゲートI3は論理0入力を入信するので、NANDゲートI3の出力は、論理1に強制される。インバータI2は、ECC論理回路206の出力に提供される論理0に論理信号を反転させる。論理回路I2、I3およびI4は、従来技術によりもたらされる駆動/バッファリング機能を維持し、また、用いられる構成要素数の著しい増加、あるいは、集積回路ダイ領域の増大なしに、ECC論理206を試験する強制機能を含む。
図6は、メモリアレイ602、典型的な内部データライン604、および、ECC論理606を含む集積回路メモリ600の一部を示す。この場合もやはり、図6の回路は、図2に示される本発明の第1の実施形態に概ね対応する。メモリアレイ602からのデータは、本発明の第1の実施形態に従うテスト回路608における強制論理I2、I3およびI4によりバッファリングされる。強制論理I5、I6およびI7は、ECC論理606への入力において、選択データビットに論理1を強制するよう用いられる。NANDゲートI6は、TEC210およびTEC543入力信号を受信する。TEC210およびTEC543入力信号がどちらも論理1である場合、ECC論理606入力に論理1が強制される。強制入力信号TEC210およびTEC543がどちらも高いとき、NANDゲートI5は、論理0であるNANDゲートI6の出力を受信する。NANDゲートI3は、論理0入力を受信するので、NANDゲートI5の出力は、ECC論理回路606の出力に提供される論理0に強制される。インバータI7は、メモリアレイ602からのデータの正しい論理位相を提供するのに必要である。このように、論理回路I5、I6およびI7は、従来技術により提供される駆動/バッファリング機能を維持し、また、用いられる構成要素数の著しい増加、あるいは、集積回路ダイ領域の増大なしにECC論理606を試験する強制機能を含む。
図3、5および6に示される本発明の第1の実施形態では、後の図面 (Test ECC Enable)においてTECEN機能とも呼ばれるENABLE機能が強制入力信号TEC210およびTEC543におけるTECアドレスデコーディングに埋め込まれる。
図7に示される本発明の第2の実施形態は、図3に示される回路と概ね対応する。したがって、図7の回路700は、前述のTEC210およびTEC543強制入力信号に加えて専用TECEN信号を含む。集積回路メモリ700の一部は、メモリアレイ702、データライン704、および、ECC論理706を含んで示され、かつ、強制論理I1、I8およびI9を含む。NANDゲートI1は、TEC210、TEC543およびTECEN入力信号を受信するための3つの入力を含む。TECEN入力信号が用いられることにより、TEC210およびTEC543入力信号がどちらも高い場合でも、選択された時間においてのみECC論理706の入力に論理0を強制できる。
本発明の第2の実施形態の変形例の回路が図8に示されており、図3に示される回路に概ね対応する。回路は、前述のTEC210およびTEC543信号に加え、2つの専用TECEN制御入力信号TECEN0およびTECEN1を含むことにより、選択された内部データ読み取りラインに1または0を強制することができる。集積回路メモリ800の一部は、メモリアレイ802、データライン804、および、ECC論理806を含んで示され、また、ECC論理506の入力に論理0または論理1を強制すべく、強制論理I12、I13、I15およびI16を含む。NANDゲートI12は、TEC210、TEC543およびTECEN0入力信号を受信するための3つの入力を含む。NANDゲートI16は、TEC210、TEC543およびTECEN1入力信号を受信するための3つの入力を含む。TECEN0およびTECEN1入力信号が用いられることにより、TEC210およびTEC543入力信号がどちらも高い場合でも、選択された時間においてのみECC論理806の入力に論理1または論理0を強制できる。
本発明は、ダブルビットエラーを強制するために用いることもできる。所定のデータワードにおいて2つのビットを修正することができるECC回路もある。この場合、本発明は、強制されたエラー選択の1つのアドレス、または、テストECC(TECアドレス)を減らすことによりECC回路を試験し、かつ、1つではなく2つのビットにエラーを強制するよう用いられることもできる。
メモリアレイ902、ECC論理906、および、NANDゲートI17、I21、I24、I27、I31およびI32、NANDゲートI19、I22、I23、I28、I30およびI33、および、インバータI18、I20、I25、I26、I29およびI34を含む強制論理を有する本発明900の一実施態様が図9に示される。メモリアレイ902は、NANDゲートI19、I22、I23、I28、I30、および、I33により受信される出力信号QI<0>、QI<1>、QI<2>からQI<63>、および、QI<64>からQI<71>を生成すべく用いられる。この実施形態では、内部ビット0:63は、データ用に用いられ、内部ビット64:71は、エラー検出のために用いられる。NANDゲートI17、I21、I24、I27、I31、および、I32がTEC210およびTEC543信号を受信する一方で、NANDゲートI31およびI32は、VSSに結合されることに注目されたい。第1の例では、TEC210およびTEC543信号は、エラーを強制する64内部ビットの1つを選択し、それによって検出および/または修正のためのECC論理を試験する。第2の例では、VSSに結合されるNANDゲート入力が用いられることにより、ECCビットは、規定のデータビット0−63のようにそれらの経路において同じ負荷およびゲート遅延数を含み、それらの遅延は一致する。回路900は、シングルまたはダブルビットエラーを検出し、かつ、シングルビットエラーを修正するための64ビット幅データワードおよび8つの付加データビットを含むメモリアーキテクチャのための本発明の特定の実施態様を示す。回路900は、この72ビットECCアーキテクチャが用いられる用途で使用することができる。
これまで特定の論理設計および動作方法と共に本発明の原理を説明してきたが、上述の説明は例示にすぎず、本発明を限定するものでないことは、明確に理解されよう。特に、前述の開示の教示は、他の変更態様を当業者に示唆するであろう。この種の変更態様は、自体がすでに既知であり、すでに本願明細書において記載されている特徴の代わりにまたはそれに加えて使われることができる他の特徴を含むことができる。本出願において、請求項は、特定の特徴の組み合わせに対し明確に構成されているが、本願明細書中における開示の範囲は、いずれの請求項に目下記載されているような同じ発明に関連しようとしまいと、また、本発明が直面するようないかなる、または、すべての同じ技術的問題を軽減しようがしまいが、当業者にとって明らかであろう明確または暗に開示されるいかなる新規な特徴、あるいは、いかなる新規な特徴の組み合わせ、あるいは、一般化またはその修正も含むと理解されなければならない。出願人は、本出願またはそこから導かれるさらなる出願の手続きの間、このような特徴および/またはこのような特徴の組み合わせに対する新規の請求項を構成する権利をここに保有する。
本発明の前述および他の特徴および目的は、添付の図面と共に取り上げられる好適な実施形態の以下の詳細な説明を参照することによりさらに明らかになり、発明それ自体がよく理解されるであろう。
Claims (16)
- 集積回路メモリであって、
一の内部データラインに結合される一のメモリアレイと、
正しい出力データを提供する一のECC論理回路と、
前記内部データラインと前記ECC論理回路の一の入力との間に配置される強制論理と、
を含む、集積回路メモリ。 - 前記強制論理は、少なくとも1つの制御信号入力を含む、請求項1に記載の集積回路メモリ。
- 前記強制論理は、前記ECC論理回路の前記入力に、一の論理0を強制する、請求項1に記載の集積回路メモリ。
- 前記強制論理は、前記ECC論理回路の前記入力に一の論理1を強制する、請求項1に記載の集積回路メモリ。
- 前記強制論理は、前記ECC論理回路の前記入力に一の論理0または一の論理1のいずれかを選択的に強制する、請求項1に記載の集積回路メモリ。
- 前記強制論理は、
2つの制御信号を受信するための2つの入力と、1つの出力とを有する一の第1のNANDゲートと、
前記第1のNANDゲートの前記出力に結合される一の第1の入力と、前記内部データラインに結合される一の第2の入力と、一の出力とを有する一の第2のNANDゲートと、
前記第2のNANDゲートの前記出力に結合される一の入力と、前記ECC論理回路の前記入力に結合される一の出力とを有する一のインバータと、
を含む、
請求項1に記載の集積回路メモリ。 - 前記第1のNANDゲートは、一の追加制御信号を受信する一の付加入力を含む、
請求項6に記載の集積回路メモリ。 - 前記強制論理は、
2つの制御信号を受信するための2つの入力と、1つの出力とを有する一の第1のNANDゲートと、
前記第1のNANDゲートの前記出力に結合される一の第1の入力と、一の第2の入力と、前記ECC論理回路の前記入力に結合される一の出力とを有する一の第2のNANDゲートと、
前記内部データラインに結合される一の入力と、前記第2のNANDゲートの前記第2の入力に結合される一の出力とを有する一のインバータと、
を含む、請求項1に記載の集積回路メモリ。 - 前記強制論理は、
前記ECC論理回路の前記入力に一の論理0を強制することができる一の第1の論理部分と、
前記ECC論理回路の前記入力に一の論理1を強制することができる一の第2の論理部分と、
を含む、請求項1に記載の集積回路メモリ。 - 前記第1の論理部分は、一の第1の制御信号の制御下にあり、前記第2の論理部分は、一の第2の制御信号の制御下にある、請求項9に記載の集積回路メモリ。
- 集積回路メモリであって、
一の内部データラインに結合される一のメモリアレイと、
正しい出力データを提供する一のECC論理回路と、
前記内部データラインと前記ECC論理回路の一の入力との間に配置される一のECCテスト回路と、
一のテストモードレジスタと、
前記テストモードレジスタと前記ECCテスト回路との間に結合される一のプレデコーダと、
を含み、
前記テストモードレジスタは、前記プレデコーダにより受信される一のイネーブル信号を生成する、
集積回路メモリ。 - 集積回路メモリであって、
一の内部データラインに結合される一のメモリアレイと、
正しい出力データを提供する一のECC論理回路と、
前記内部データラインと前記ECC論理回路の入力との間に配置される一のECCテスト回路と、
一のテストモードレジスタと、
前記テストモードレジスタと前記ECCテスト回路との間に結合される一のプレデコーダと、を含み、 前記テストモードレジスタは、前記ECCテスト回路により直接受信される一のイネーブル信号を生成する、
集積回路メモリ。 - 前記ECCテスト回路は、少なくとも1つの制御信号入力を含む、請求項11または12に記載の集積回路メモリ。
- 前記ECCテスト回路は、前記ECC論理回路の前記入力に一の論理0を強制する、請求項11または12に記載の集積回路メモリ。
- 前記ECCテスト回路は、前記ECC論理回路の前記入力に一の論理1を強制する、請求項11または12に記載の集積回路メモリ。
- 前記ECCテスト回路は、前記ECC論理回路の前記入力に一の論理0または一の論理1のいずれかを選択的に強制する、請求項11または12に記載の集積回路メモリ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/840,203 US8281219B2 (en) | 2007-08-16 | 2007-08-16 | Error correction code (ECC) circuit test mode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009048751A true JP2009048751A (ja) | 2009-03-05 |
Family
ID=40363945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007267178A Pending JP2009048751A (ja) | 2007-08-16 | 2007-10-12 | エラー修正コード(ecc)回路テストモード |
Country Status (2)
Country | Link |
---|---|
US (1) | US8281219B2 (ja) |
JP (1) | JP2009048751A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8990660B2 (en) | 2010-09-13 | 2015-03-24 | Freescale Semiconductor, Inc. | Data processing system having end-to-end error correction and method therefor |
US8566672B2 (en) | 2011-03-22 | 2013-10-22 | Freescale Semiconductor, Inc. | Selective checkbit modification for error correction |
US8607121B2 (en) * | 2011-04-29 | 2013-12-10 | Freescale Semiconductor, Inc. | Selective error detection and error correction for a memory interface |
US8990657B2 (en) | 2011-06-14 | 2015-03-24 | Freescale Semiconductor, Inc. | Selective masking for error correction |
US9583216B2 (en) * | 2015-03-13 | 2017-02-28 | Analog Devices, Inc. | MBIST device for use with ECC-protected memories |
DE102015210651B4 (de) | 2015-06-10 | 2022-10-27 | Infineon Technologies Ag | Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit |
KR102324769B1 (ko) | 2015-06-29 | 2021-11-10 | 삼성전자주식회사 | 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11061783B2 (en) * | 2019-04-29 | 2021-07-13 | Texas Instruments Incorporated | Error detection circuit |
US11335426B2 (en) * | 2020-10-16 | 2022-05-17 | Micron Technology, Inc. | Targeted test fail injection |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5502732A (en) * | 1993-09-20 | 1996-03-26 | International Business Machines Corporation | Method for testing ECC logic |
-
2007
- 2007-08-16 US US11/840,203 patent/US8281219B2/en not_active Expired - Fee Related
- 2007-10-12 JP JP2007267178A patent/JP2009048751A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US8281219B2 (en) | 2012-10-02 |
US20090049350A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7137569B2 (ja) | 誤り訂正符号メモリ | |
JP2009048751A (ja) | エラー修正コード(ecc)回路テストモード | |
KR101750662B1 (ko) | 데이터 에러 교정용 회로, 장치, 및 방법 | |
US7679976B2 (en) | Circuit and method for testing multi-device systems | |
US10803971B2 (en) | Device for supporting error correction code and test method thereof | |
JP4585520B2 (ja) | 試験装置及び試験方法 | |
US9141473B2 (en) | Parallel memory error detection and correction | |
JP2008071470A (ja) | データ入出力エラー検出機能を有する半導体メモリ装置 | |
JP4353329B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
US7656322B2 (en) | Semiconductor memory device having error correction function | |
US9390815B1 (en) | Semiconductor system and method for testing semiconductor device | |
JP3184738B2 (ja) | エラー訂正可能なメモリ・デバイス | |
US10658064B2 (en) | Memory device and test method thereof | |
US10790038B2 (en) | Semiconductor apparatus and test system including the semiconductor apparatus | |
US20080082870A1 (en) | Parallel bit test device and method using error correcting code | |
US20090174425A1 (en) | Test circuit for a semiconductor integrated circuit | |
US10043588B2 (en) | Memory device | |
US7075851B2 (en) | Semiconductor memory device inputting/outputting data and parity data in burst operation | |
US9239755B2 (en) | Semiconductor device and semiconductor system including the same | |
US9299403B2 (en) | Semiconductor devices and semiconductor systems including the same | |
JP7107696B2 (ja) | 半導体装置及び半導体メモリの故障検出方法 | |
US8228750B2 (en) | Low cost comparator design for memory BIST | |
US9941020B2 (en) | Semiconductor system and method for testing semiconductor device | |
US11698835B2 (en) | Memory and operation method of memory | |
US20140136910A1 (en) | Data communication apparatus and control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |