JP2009042405A - 液晶表示装置 - Google Patents

Abstract

【課題】液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことが可能な液晶表示装置を提供する。
【解決手段】この液晶表示装置１００は、信号線３１と、ゲートライン３２およびゲートライン３３と、液晶３９を含む画素３４とを備え、画素３４は、信号線３１がソースおよびドレインの一方に接続されるとともに、ゲートライン３２にゲートが接続されるトランジスタ３５と、トランジスタ３５のソースおよびドレインの他方に一方電極３６ａが接続される信号記憶容量３６と、信号記憶容量３６の一方電極３６ａにソースおよびドレインの一方が接続されるとともに、ゲートライン３３にゲートが接続されるトランジスタ３７と、トランジスタ３７のソースおよびドレインの他方に一方電極３８ａが接続される表示画素容量３８とを含む。
【選択図】図２

Description

本発明は、液晶表示装置に関する。

従来、種々の液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１には、１つのカラー画像を形成する１フレームが、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３色の単位色の画像を表示する連続した３つのサブフレームで構成されているフィールドシーケンシャル駆動を行う液晶表示装置が開示されている。このような、フィールドシーケンシャル駆動の液晶表示装置では、それぞれのサブフレームにおいて、画素への単位色の画像データの書込みと、単位色に対応する光源の発光とが、順次行われることにより、赤、緑および青の単位色の画像が重なって見えることによって、カラー画像を表示することが可能となる。

特開２００２−２２１７０２号公報

しかしながら、上記特許文献１に記載の液晶表示装置では、画素に画像データが書き込まれ、画像が表示されている間は、画素に画像データを書き込めない。このため、液晶の応答や、光源の発光時間が長くなった場合に、１つのサブフレームまたはフレームの画像の表示時間が比較的短いフィールドシーケンシャル駆動やインパルス駆動を行うことが困難になるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことが可能な液晶表示装置を提供することである。

課題を解決するための手段および発明の効果

この発明の一の局面による液晶表示装置は、信号線と、信号線と交差する第１ゲートラインおよび第２ゲートラインと、信号線と第１ゲートラインおよび第２ゲートラインとの交差に対応して配置される液晶を含む画素とを備え、画素は、信号線がソースおよびドレインの一方に接続されるとともに、第１ゲートラインにゲートが接続される第１トランジスタと、第１トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、第２ゲートラインにゲートが接続される第２トランジスタと、第２トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含む。

この一の局面による液晶表示装置では、上記のように、画素が、信号記憶容量と、表示画素容量とを含むことにより、現在表示するフレームまたはサブフレームの画像信号を表示画素容量に書き込むとともに表示しながら、並行して、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができるので、１つのフレームまたは１つのサブフレームの期間を短くすることができる。これにより、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことができる。

上記一の局面による液晶表示装置において、好ましくは、画素の信号記憶容量に画像信号に対応する電荷を書き込んだ後、信号記憶容量に書き込まれた電荷を表示画素容量に移動させるように構成されている。このように構成すれば、信号記憶容量に書き込まれる画像信号に対応する電荷を表示画素容量に移動させた後、容易に、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができる。

上記一の局面による液晶表示装置において、好ましくは、光源としてのバックライトをさらに備え、表示画素容量に蓄積される電荷により画素に含まれる液晶が応答する期間と、液晶の応答後、バックライトを一定の時間点灯している期間とに、信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている。このように構成すれば、現在表示するフレームまたはサブフレームの画像信号の表示画素容量への書込みおよび表示と、次に表示するフレームまたはサブフレームの画像信号の信号記憶容量への書込みとを容易に並行して行うことができるので、１つのフレームまたは１つのサブフレームの期間を容易に短くすることができる。

この場合、好ましくは、バックライトは、発光ダイオード素子により構成されている。このように構成すれば、バックライトに蛍光灯を使用する場合に比べて配置に必要なスペースが小さくなるので、その分、装置本体を小型化することができる。

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている。このように構成すれば、ＲＧＢのそれぞれに対応する画素が必要でなくなるので、画素数を１／３に減らすことができる。

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている。このように構成すれば、網膜に残像が残ることを抑制することができるので、動画の表示性能をよくすることができる。

上記一の局面による液晶表示装置において、好ましくは、表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、信号線に印加される電圧が補正されるように構成されている。このように構成すれば、表示画素容量に印加される直前のフレームまたはサブフレームの画像の信号電圧が、次に表示するフレームまたはサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線に印加される電圧を補正することができるので、適切な画像を表示することができる。

上記一の局面による液晶表示装置において、好ましくは、表示画素容量の一方電極にソースおよびドレインの一方が接続され、表示画素容量に蓄積される電荷をリセットするための第３トランジスタをさらに備える。このように構成すれば、第３トランジスタにより表示画素容量に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の容量値は、表示画素容量の容量値よりも大きくなるように構成されている。このように構成すれば、たとえば、信号記憶容量の容量値を表示画素容量の容量値の２倍にすることにより、表示画素容量に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線に印加される電圧の補正の量が大きくなるのを抑制することができる。

上記一の局面による液晶表示装置において、好ましくは、画素に含まれる液晶は、液晶を相転移させる電圧を印加した後に液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている。このように構成すれば、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置を構成することができる。

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の他方電極と、表示画素容量の他方電極とは、同じ電位になるように構成されている。このように構成すれば、信号記憶容量に蓄積される電荷を表示画素容量に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。図２は、本発明の第１実施形態による画素の構成を示す図である。まず、図１および図２を参照して、第１実施形態による液晶表示装置１００の構成について説明する。なお、第１実施形態では、液晶表示装置の一例であるフィールドシーケンシャル駆動の液晶表示装置１００に本発明を適用した場合について説明する。

第１実施形態によるフィールドシーケンシャル駆動の液晶表示装置１００は、図１に示すように、ドライバＩＣ１と液晶モジュール２とから構成されている。以下、詳細に説明する。

図１に示すように、ドライバＩＣ１は、フィールドメモリ１１、第１ラッチ（メモリ）１２、第２ラッチ（メモリ）１３、デジタルアナログコンバータ（ＤＡＣ）１４、タイミングコントローラ（ＴＣ）１５、ＤＣ／ＤＣコンバータ（ＤＣ／ＤＣ）１６、Ｖ_ＣＯＭドライバ１７およびＤＳＤ（ドレインストレージデータ）ドライバ１８から構成されている。

また、フィールドメモリ１１は、ＲＧＢパラレル信号が入力されるように構成されるとともに、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換する機能を有する。ここで、第１実施形態では、フィールドメモリ１１は、後述する信号線３１に印加される画像の信号電圧を補正する機能を有する。また、フィールドメモリ１１は、第１ラッチ１２に接続されており、フィールドメモリ１１から出力されるＲＧＢシリアル信号は、第１ラッチ１２、第２ラッチ１３、デジタルアナログコンバータ１４を介して、後述するＨスイッチ２４に入力されるように構成されている。

また、タイミングコントローラ１５には、垂直同期信号Ｖ_ＳＹＮＣ、水平同期信号Ｈ_ＳＹＮＣおよびクロック信号Ｄ_ＣＬＫが入力されるように構成されている。また、タイミングコントローラ１５は、後述する信号線スイッチ２２、Ｖドライバ２３およびＨシフトレジスタ２５に接続されている。

また、ＤＣ／ＤＣコンバータ１６には、＋５Ｖの電源が接続されているとともに、−４Ｖの負側電位Ｖ_ＢＢおよび＋６．５Ｖの正側電位Ｖ_ＤＤを出力するように構成されている。また、ＤＣ／ＤＣコンバータ１６は、Ｖ_ＣＯＭドライバ１７およびＤＳＤドライバ１８に接続されている。Ｖ_ＣＯＭドライバ１７は、共通電極Ｖ_ＣＯＭの電位を生成する機能を有する。また、ＤＳＤドライバ１８は、ＤＳＤ（ドレインストレージデータ）信号を生成する機能を有するとともに、信号線スイッチ２２に接続されている。

また、図１に示すように、液晶モジュール２は、液晶パネル２１、信号線スイッチ２２、Ｖドライバ２３、Ｈスイッチ２４、Ｈシフトレジスタ２５およびバックライト２６から構成されている。

信号線スイッチ２２は、液晶パネル２１に接続されており、後述する信号線３１をプリチャージする機能を有するとともに、共通電極Ｖ_ＣＯＭと信号線３１とをショートさせる機能を有する。また、信号線スイッチ２２は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からドレインストレージゲート信号ＤＳＧが入力されるように構成されている。

また、Ｖドライバ２３は、液晶パネル２１に接続されており、後述するトランジスタ３５および３７のゲートに接続されている。また、Ｖドライバ２３は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からスタート信号ＳＴＶおよびクロック信号ＣＫＶが入力されるように構成されている。

また、Ｈスイッチ２４は、液晶パネル２１に接続されており、後述する信号線３１に接続されている。また、Ｈスイッチ２４は、デジタルアナログコンバータ１４に接続される。

また、Ｈシフトレジスタ２５は、Ｈスイッチ２４に接続されるとともに、タイミングコントローラ１５に接続されており、タイミングコントローラ１５からスタート信号ＳＴＨおよびクロック信号ＣＫＨが入力されるように構成されている。

ここで、第１実施形態では、バックライト２６は、ＲＧＢに対応する３つの発光ダイオード素子により構成されている。

また、図２に示すように、液晶パネル２１には、信号線３１と、信号線３１と交差するゲートライン３２およびゲートライン３３と、信号線３１とゲートライン３２およびゲートライン３３とが交差する位置に配置される後述する液晶３９を含む画素３４とが備えられている。なお、ゲートライン３２および３３は、それぞれ、本発明の「第１ゲートライン」および「第２ゲートライン」の一例である。

ここで、第１実施形態では、画素３４は、信号線３１がソースおよびドレインの一方に接続されるとともに、ゲートライン３２にゲートが接続されるトランジスタ３５と、トランジスタ３５のソースおよびドレインの他方に一方電極３６ａが接続される信号記憶容量３６と、信号記憶容量３６の一方電極３６ａにソースおよびドレインの一方が接続されるとともに、ゲートライン３３にゲートが接続されるトランジスタ３７と、トランジスタ３７のソースおよびドレインの他方に一方電極３８ａが接続される表示画素容量３８を有する液晶３９とを含んでいる。なお、トランジスタ３５および３７は、それぞれ、本発明の「第１トランジスタ」および「第２トランジスタ」の一例である。また、トランジスタ３５および３７は、約６００℃以下の比較的低温で形成される低温ポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により構成されている。

また、第１実施形態では、信号記憶容量３６の容量を表示画素容量３８の容量の２倍〜５倍にするように構成されている。また、第１実施形態では、信号記憶容量３６の他方電極３６ｂと、表示画素容量３８の他方電極３８ｂとは、共通電極Ｖ_ＣＯＭに接続されている。

また、第１実施形態では、液晶３９は、液晶３９を相転移させる電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる。また、液晶３９の厚み（セルギャップ）は、約３．８μｍであるとともに、液晶３９の屈折率の異方性は、約０．２である。また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。また、液晶３９は、オフ電圧が印加された状態で表示が白になる、ノーマリーホワイトモードである。また、透過率最小電圧は、６Ｖに設定されている。

また、第１実施形態では、液晶３９の駆動は、１フレームが１２０Ｈｚのフィールドシーケンシャル駆動である。また、液晶３９の応答速度は、白から黒へ変化する場合は、約０．１ｍｓｅｃであるとともに、白から白以外の階調に変化する場合も、約０．１ｍｓｅｃである。また、黒から白へ変化する場合は、約１ｍｓｅｃであり、これは階調間で最も遅い応答時間となっている。また、液晶３９への画像信号の書込み時間は、約２ｍｓｅｃである。

図３は、本発明の第１実施形態による液晶表示装置の動作を説明するための図である。次に、図１〜図３を用いて、本発明の第１実施形態による液晶表示装置１００の動作について説明する。

まず、図１に示すように、ＲＧＢパラレル信号がフィールドメモリ１１に入力される。フィールドメモリ１１では、ＲＧＢパラレル信号がＲＧＢシリアル信号に変換されるとともに、後述するフィールドメモリ１１に入力された信号の補正が行われる。次に、フィールドメモリ１１から出力されるＲＧＢシリアル信号は、第１ラッチ１２、第２ラッチ１３およびデジタルアナログコンバータ１４を介して、Ｈスイッチ２４に入力される。

また、タイミングコントローラ１５には、垂直同期信号Ｖ_ＳＹＮＣ、水平同期信号Ｈ_ＳＹＮＣおよびクロック信号Ｄ_ＣＬＫが入力される。また、タイミングコントローラ１５は、Ｈシフトレジスタ２５にスタート信号ＳＴＨおよびクロック信号ＣＫＨを出力するとともに、Ｖドライバ２３にスタート信号ＳＴＶおよびクロック信号ＣＫＶを出力する。また、タイミングコントローラ１５は、信号線スイッチ２２にドレインストレージゲート信号ＤＳＧを出力する。

また、ＤＣ／ＤＣコンバータ１６は、＋５Ｖの電圧が電源より印加されるとともに、−４Ｖの負側電位Ｖ_ＢＢおよび＋６．５Ｖの正側電位Ｖ_ＤＤを生成する。

また、Ｖ_ＣＯＭドライバ１７は、ＤＣ／ＤＣコンバータ１６から供給される電圧より、共通電極Ｖ_ＣＯＭの電位を生成するととともに、ＤＳＤドライバ１８は、ＤＳＤ信号を生成する。また、ＤＳＤ信号は、信号線スイッチ２２に供給される。信号線スイッチ２２は、ＤＳＤ信号およびＤＳＧ信号に基づいて、信号線３１をプリチャージするとともに、共通電極Ｖ_ＣＯＭと信号線３１とをショートさせる。

次に、赤（Ｒ）のサブフレーム（図３参照）では、Ｖドライバ２３とＨシフトレジスタ２５とにより画素３４が選択されることにより、ゲートライン３２が走査されるとともに、トランジスタ３５がオン状態となる。これにより、図２に示すように、信号記憶容量３６には、信号線３１から赤（Ｒ）の画像信号に対応する電荷が書き込まれる。書込み時間は、図３に示すように、約２．５ｍｓｅｃである。

ここで、第１実施形態では、全ての画素３４に画像信号に対応する電荷が書き込まれた後、ゲートライン３３が走査されるとともに、トランジスタ３７がオン状態となることにより、信号記憶容量３６に書き込まれた電荷が表示画素容量３８に一斉に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。この後、液晶３９の応答時間約１ｍｓｅｃ経過後、赤（Ｒ）のバックライト２６が約１．７ｍｓｅｃの間点灯される。

ここで、第１実施形態では、液晶３９の応答時間、および、赤（Ｒ）のバックライト２６が点灯される時間に並行して、ゲートライン３２が走査され、トランジスタ３５がオン状態となることにより、信号記憶容量３６に、信号線３１から緑（Ｇ）の画像信号に対応する電荷が書き込まれる。この後、信号記憶容量３６に書き込まれた緑（Ｇ）の画像信号に対応する電荷が表示画素容量３８に移動され、液晶３９の応答時間、緑（Ｇ）のバックライト２６が点灯されるのと並行して、信号記憶容量３６に、信号線３１から青（Ｂ）の画像信号に対応する電荷が書き込まれる。これにより、フィールドシーケンシャル駆動が行われる。

次に、図１および図２を用いて、本発明の第１実施形態による画像信号の補正の動作について説明する。

図２に示すように、画素３４には、信号記憶容量３６と表示画素容量３８とが含まれており、それぞれ、容量Ｃ_１と容量Ｃ_ＬＣとを有する。また、表示画素容量３８には、現在表示されている、たとえば青（Ｂ）の画像の信号電圧に対応する電荷が蓄積されており、信号記憶容量３６には、次に表示される赤（Ｒ）の画像の信号電圧に対応する電荷が蓄積されている。この状態において、画素３４における電荷量の関係は、（１）式により表される。

（Ｃ_１＋Ｃ_ＬＣ）Ｖ_ＲＮ＝Ｃ_１Ｖ_ＲＮ１＋Ｃ_ＬＣＶ_ＢＮ ・・・・・（１）
ここで、Ｖ_ＲＮおよびＶ_ＢＮは、それぞれ、Ｎ番目のサブフレームの補正前の赤（Ｒ）および青（Ｂ）の画像の信号電圧である。また、Ｖ_ＲＮ１は、Ｎ番目のサブフレームの補正後の赤（Ｒ）の画像の信号電圧である。ここで、第１実施形態では、式（１）を変形し、式（２）の関係を満たすように、フィールドメモリ１１において、信号電圧が補正される。

Ｖ_ＲＮ１＝（（Ｃ_１＋Ｃ_ＬＣ）Ｖ_ＲＮ−Ｃ_ＬＣＶ_ＢＮ）／Ｃ_１ ・・・・・（２）
また、緑（Ｇ）および青（Ｂ）の画像の信号電圧も、それぞれ、式（３）および式（４）を満たすように補正される。

Ｖ_ＧＮ１＝（（Ｃ_１＋Ｃ_ＬＣ）Ｖ_ＧＮ−Ｃ_ＬＣＶ_ＲＮ）／Ｃ_１ ・・・・・（３）
Ｖ_ＢＮ１＝（（Ｃ_１＋Ｃ_ＬＣ）Ｖ_ＢＮ−Ｃ_ＬＣＶ_ＧＮ）／Ｃ_１ ・・・・・（４）

第１実施形態では、上記のように、画素３４が、信号記憶容量３６と、表示画素容量３８とを含むことにより、現在表示するサブフレームの画像信号を表示画素容量３８に書き込むとともに表示しながら、並行して、次に表示するサブフレームの画像信号を信号記憶容量３６に書き込むことができるので、１つのサブフレームの期間を短くすることができる。これにより、液晶３９の応答や、バックライト２６の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動を行うことができる。

また、第１実施形態では、上記のように、画素３４の信号記憶容量３６に画像信号に対応する電荷を書き込んだ後、信号記憶容量３６に書き込んだ電荷を表示画素容量３８に移動するように構成することによって、信号記憶容量３６に書き込んだ画像信号に対応する電荷を表示画素容量３８に移動させた後、容易に、次に表示するサブフレームの画像信号を信号記憶容量３６に書き込むことができる。

また、第１実施形態では、上記のように、光源としてのバックライト２６をさらに備え、表示画素容量３８に蓄積される電荷により画素３４に含まれる液晶３９が応答する期間と、液晶３９の応答後、バックライト２６を一定の時間点灯している期間とに、信号記憶容量３６に画像信号に対応する電荷を書き込むように構成することによって、現在表示するサブフレームの画像信号の表示画素容量３８への書込みおよび表示と、次に表示するサブフレームの画像信号の信号記憶容量３６への書込みとを容易に並行して行うことができるので、１つのサブフレームの期間を容易に短くすることができる。

また、第１実施形態では、上記のように、バックライト２６は、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、バックライト２６は色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成することによって、ＲＧＢのそれぞれに対応する画素が必要でなくなるので、画素数を１／３に減らすことができる。

また、第１実施形態では、上記のように、表示画素容量３８に印加される、直前のサブフレームの画像の信号電圧に基づいて、信号線３１に印加される電圧が補正されるように構成することによって、表示画素容量３８に印加される、直前のサブフレームの画像の信号電圧が次に表示するサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線３１に印加される電圧を補正することができるので、適切な画像を表示することができる。

また、第１実施形態では、上記のように、信号記憶容量３６の容量値を表示画素容量３８の容量値の２倍にすることによって、表示画素容量３８に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線３１に印加される電圧の補正の量が大きくなるのを抑制することができる。

また、第１実施形態では、上記のように、画素３４に含まれる液晶３９を、相転移させる電圧を印加した後に液晶３９の構成分子が弓なり状に配列されるベンド配向になるように構成することによって、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置１００を構成することができる。

また、第１実施形態では、上記のように、信号記憶容量３６の他方電極３６ｂと、表示画素容量３８の他方電極３８ｂとを、共通電極Ｖ_ＣＯＭに接続することによって、信号記憶容量３６に蓄積される電荷を表示画素容量３８に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。

（第２実施形態）
図４は、本発明の第２実施形態による液晶表示装置の動作を説明するための図である。次に、図４を参照して、この第２実施形態では、上記第１実施形態と異なり、インパルス駆動の液晶表示装置１０１に本発明を適用した場合について説明する。

この第２実施形態による液晶３９では、厚みが、約６μｍであるとともに、屈折率の異方性は、約０．１５である。また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。また、液晶３９は、オフ電圧を印加した状態で表示が白になる、ノーマリーホワイトモードである。また、透過率最小電圧は、６Ｖに設定されている。

ここで、第２実施形態では、液晶３９の駆動は、インパルス駆動である。なお、インパルス駆動とは、フレーム内の非常に短い期間に画像が表示された後に、次のフレームへ画像が切り替わるまでの間、画像が表示されないように制御する駆動方式である。また、液晶３９の応答速度は、白から黒へ変化する場合は、約０．２ｍｓｅｃであるとともに、白から白以外の階調に変化する場合も、約０．２ｍｓｅｃである。また、黒から白へ変化する場合は、約２ｍｓｅｃである。また、液晶３９への画像信号の書込み時間は、約１ｍｓｅｃである。

なお、第２実施形態による液晶表示装置１０１のその他の構成は、上記第１実施形態と同様である。

次に、図１、図２および図４を用いて、本発明の第２実施形態による液晶表示装置１０１の動作について説明する。

まず、図１に示すＶドライバ２３とＨシフトレジスタ２５とにより画素３４が選択されると、図２に示すゲートライン３２が走査されるとともに、トランジスタ３５がオン状態となる。これにより、信号記憶容量３６には、信号線３１から画像信号に対応する電荷が書き込まれる。書込み時間は、図４に示すように、約７ｍｓｅｃである。

ここで、第２実施形態では、全ての画素３４に画像信号に対応する電荷が書き込まれた後、ゲートライン３３が走査されるとともに、トランジスタ３７がオン状態となることにより、信号記憶容量３６に書き込まれた電荷が表示画素容量３８に一斉に移動される。この移動に要する時間は、約１ｍｓｅｃである。この後、液晶３９の応答時間約２ｍｓｅｃ経過後、バックライト２６が約５．３ｍｓｅｃの間点灯される。

また、第２実施形態では、液晶３９の応答時間、および、バックライト２６が点灯される時間に並行して、ゲートライン３２が走査され、トランジスタ３５がオン状態となることにより、信号記憶容量３６に、信号線３１から次のフレームに表示される画像信号に対応する電荷が書き込まれる。また、バックライト２６が点灯され、所定時間経過後、バックライト２６は、一定時間消灯される。これにより、インパルス駆動が行われる。

なお、第２実施形態による液晶表示装置１０１の画像信号の補正の動作は、上記第１実施形態と同様である。

第２実施形態では、上記のように、バックライト２６は、画像を表示する際に所定の時間間隔で点滅するインパルス駆動に制御されるように構成することによって、網膜に残像が残ることを抑制することができるので、動画の表示性能を向上させることができる。

なお、第２実施形態による液晶表示装置１０１のその他の効果は、上記第１実施形態と同様である。

（第３実施形態）
図５は、本発明の第３実施形態による液晶表示装置の画素の構成を示す図である。次に、図５を参照して、この第３実施形態では、上記第１実施形態と異なり、表示画素容量３８に蓄積される電荷をリセットするためのトランジスタ４１が設けられている液晶表示装置１０２について説明する。

この第３実施形態による画素３４ａでは、図５に示すように、ゲートライン４０にゲートが接続されるとともに、表示画素容量３８の一方電極３８ａにソースおよびドレインの一方が接続されるとともに、共通電極Ｖ_ＣＯＭにソースおよびドレインの他方が接続され、表示画素容量３８に蓄積される電荷をリセットする機能を有するトランジスタ４１が備えられている。なお、トランジスタ４１は、本発明の「第３トランジスタ」の一例である。

なお、第３実施形態による液晶表示装置１０２のその他の構成は、上記第１実施形態と同様である。

第３実施形態では、上記のように、表示画素容量３８の一方電極３８ａにソースおよびドレインの一方が接続され、表示画素容量３８に蓄積される電荷をリセットするためのトランジスタ４１を備えることによって、トランジスタ４１により表示画素容量３８に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。

なお、第３実施形態による液晶表示装置１０２のその他の効果は、上記第１実施形態と同様である。

（第４実施形態）
図６は、本発明の第４実施形態による液晶表示装置の画素の構成を示す図である。次に、図６を参照して、この第４実施形態では、上記第１実施形態と異なり、補助容量４２が設けられている液晶表示装置１０３について説明する。

この第４実施形態による画素３４ｂでは、図６に示すように、トランジスタ３７のソースおよびドレインの他方に、表示画素容量３８の一方電極３８ａが接続されるとともに、補助容量４２の一方電極４２ａが接続されている。これにより、表示画素容量３８の容量が十分でない場合でも、補助容量４２により、画像の信号電圧に対応する電荷を画素３４ｂに蓄積することが可能となる。

なお、第４実施形態による液晶表示装置１０３のその他の構成は、上記第１実施形態と同様である。

また、第４実施形態による液晶表示装置１０３の上記以外の効果は、上記第１実施形態と同様である。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１実施形態〜第４実施形態では、バックライト用の光源として発光ダイオード素子（ＬＥＤ）を用いる例を示したが、本発明はこれに限らず、ＬＥＤ以外のバックライト用の光源を用いてもよい。

また、上記第１実施形態〜第４実施形態では、信号記憶容量３６の他方電極３６ｂと表示画素容量３８の他方電極３８ｂとを共通電極Ｖ_ＣＯＭに接続する例を示したが、本発明はこれに限らず、電位が同じであれば、信号記憶容量３６の他方電極３６ｂと表示画素容量３８の他方電極３８ｂとを共通電極Ｖ_ＣＯＭ以外の電極に接続してもよい。

本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。 本発明の第１実施形態による画素の構成を示す図である。 本発明の第１実施形態による液晶表示装置の動作を説明するための図である。 本発明の第２実施形態による液晶表示装置の動作を説明するための図である。 本発明の第３実施形態による液晶表示装置の画素の構成を示す図である。 本発明の第４実施形態による液晶表示装置の画素の構成を示す図である。

符号の説明

２６ バックライト
３１ 信号線
３２ ゲートライン（第１ゲートライン）
３３ ゲートライン（第２ゲートライン）
３４、３４ａ、３４ｂ 画素
３５ トランジスタ（第１トランジスタ）
３６ 信号記憶容量
３６ａ 一方電極
３６ｂ 他方電極
３７ トランジスタ（第２トランジスタ）
３８ 表示画素容量
３８ａ 一方電極
３８ｂ 他方電極
３９ 液晶
４１ トランジスタ（第３トランジスタ）

Claims (11)

1. 信号線と、
   前記信号線と交差する第１ゲートラインおよび第２ゲートラインと、
   前記信号線と前記第１ゲートラインおよび前記第２ゲートラインとの交差に対応して配置される液晶を含む画素とを備え、
   前記画素は、前記信号線がソースおよびドレインの一方に接続されるとともに、前記第１ゲートラインにゲートが接続される第１トランジスタと、前記第１トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、前記信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、前記第２ゲートラインにゲートが接続される第２トランジスタと、前記第２トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含む、液晶表示装置。
2. 前記画素の前記信号記憶容量に画像信号に対応する電荷を書き込んだ後、前記信号記憶容量に書き込まれた電荷を前記表示画素容量に移動させるように構成されている、請求項１に記載の液晶表示装置。
3. 光源としてのバックライトをさらに備え、
   前記表示画素容量に蓄積される電荷により前記画素に含まれる液晶が応答する期間と、前記液晶の応答後、前記バックライトを一定の時間点灯している期間とに、前記信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている、請求項１または２に記載の液晶表示装置。
4. 前記バックライトは、発光ダイオード素子により構成されている、請求項３に記載の液晶表示装置。
5. 前記バックライトは、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、前記バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている、請求項３または４に記載の液晶表示装置。
6. 前記バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている、請求項３または４に記載の液晶表示装置。
7. 前記表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、前記信号線に印加される電圧が補正されるように構成されている、請求項１〜６のいずれか１項に記載の液晶表示装置。
8. 前記表示画素容量の一方電極にソースおよびドレインの一方が接続され、前記表示画素容量に蓄積される電荷をリセットするための第３トランジスタをさらに備える、請求項１〜６のいずれか１項に記載の液晶表示装置。
9. 前記信号記憶容量の容量値は、前記表示画素容量の容量値よりも大きくなるように構成されている、請求項１〜８のいずれか１項に記載の液晶表示装置。
10. 前記画素に含まれる液晶は、前記液晶を相転移させる電圧を印加した後に前記液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている、請求項１〜９のいずれか１項に記載の液晶表示装置。
11. 前記信号記憶容量の他方電極と、前記表示画素容量の他方電極とは、同じ電位になるように構成されている、請求項１〜１０のいずれか１項に記載の液晶表示装置。

Images