JP2009042405A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2009042405A
JP2009042405A JP2007206075A JP2007206075A JP2009042405A JP 2009042405 A JP2009042405 A JP 2009042405A JP 2007206075 A JP2007206075 A JP 2007206075A JP 2007206075 A JP2007206075 A JP 2007206075A JP 2009042405 A JP2009042405 A JP 2009042405A
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
display device
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007206075A
Other languages
Japanese (ja)
Other versions
JP5200209B2 (en
Inventor
Tokuo Koma
徳夫 小間
Toshihiko Tanaka
俊彦 田中
Tatsuo Uchida
龍男 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Epson Imaging Devices Corp
Original Assignee
Tohoku University NUC
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Epson Imaging Devices Corp filed Critical Tohoku University NUC
Priority to JP2007206075A priority Critical patent/JP5200209B2/en
Publication of JP2009042405A publication Critical patent/JP2009042405A/en
Application granted granted Critical
Publication of JP5200209B2 publication Critical patent/JP5200209B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of performing field sequential driving and impulse driving even when the response time of the liquid crystal and/or light emission time of the light source are comparatively elongated. <P>SOLUTION: The liquid crystal display device 100 is equipped with a signal line 31, a gate line 32, a gate line 33, and a pixel 34 including the liquid crystal 39. The pixel 34 includes: a transistor 35 of which one of source and drain is connected with the signal line 31 and the gate is connected with the gate line 32; a signal storage capacitor 36 of which one electrode 36a is connected with the other of source and drain of the transistor 35; a transistor 37 of which one of source and drain is connected with the one electrode 36a of the signal storage capacitor 36 and the gate is connected with the gate line 33; and a display pixel capacitor 38 of which one electrode 38a is connected with the other of source and drain of the transistor 37. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置に関する。   The present invention relates to a liquid crystal display device.

従来、種々の液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１には、１つのカラー画像を形成する１フレームが、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３色の単位色の画像を表示する連続した３つのサブフレームで構成されているフィールドシーケンシャル駆動を行う液晶表示装置が開示されている。このような、フィールドシーケンシャル駆動の液晶表示装置では、それぞれのサブフレームにおいて、画素への単位色の画像データの書込みと、単位色に対応する光源の発光とが、順次行われることにより、赤、緑および青の単位色の画像が重なって見えることによって、カラー画像を表示することが可能となる。   Conventionally, various liquid crystal display devices are known (see, for example, Patent Document 1). In Patent Document 1, one frame forming one color image is composed of three consecutive subframes displaying three unit color images of red (R), green (G), and blue (B). A liquid crystal display device that performs configured field sequential driving is disclosed. In such a field sequential drive liquid crystal display device, in each subframe, writing of unit-color image data to pixels and light emission of a light source corresponding to the unit color are sequentially performed, thereby red, A color image can be displayed when the images of the unit colors of green and blue appear to overlap.

特開２００２−２２１７０２号公報JP 2002-211702 A

しかしながら、上記特許文献１に記載の液晶表示装置では、画素に画像データが書き込まれ、画像が表示されている間は、画素に画像データを書き込めない。このため、液晶の応答や、光源の発光時間が長くなった場合に、１つのサブフレームまたはフレームの画像の表示時間が比較的短いフィールドシーケンシャル駆動やインパルス駆動を行うことが困難になるという問題点がある。   However, in the liquid crystal display device described in Patent Document 1, image data cannot be written to a pixel while image data is written to the pixel and an image is displayed. For this reason, when the response time of the liquid crystal or the light emission time of the light source becomes long, it becomes difficult to perform field sequential driving or impulse driving with a relatively short display time of an image of one subframe or frame. There is.

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことが可能な液晶表示装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide field sequential driving even when the liquid crystal response and the light emission time of the light source are relatively long. A liquid crystal display device capable of performing impulse driving is provided.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

この発明の一の局面による液晶表示装置は、信号線と、信号線と交差する第１ゲートラインおよび第２ゲートラインと、信号線と第１ゲートラインおよび第２ゲートラインとの交差に対応して配置される液晶を含む画素とを備え、画素は、信号線がソースおよびドレインの一方に接続されるとともに、第１ゲートラインにゲートが接続される第１トランジスタと、第１トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、第２ゲートラインにゲートが接続される第２トランジスタと、第２トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含む。   A liquid crystal display device according to one aspect of the present invention corresponds to a signal line, a first gate line and a second gate line intersecting with the signal line, and an intersection between the signal line and the first gate line and the second gate line. The pixel includes a liquid crystal including a liquid crystal, and the pixel includes a first transistor having a signal line connected to one of a source and a drain and a gate connected to a first gate line, and a source of the first transistor and A signal storage capacitor having one electrode connected to the other of the drains; a second transistor having one of a source and a drain connected to one electrode of the signal storage capacitor and a gate connected to the second gate line; A display pixel capacitor having one electrode connected to the other of the source and the drain of the transistor.

この一の局面による液晶表示装置では、上記のように、画素が、信号記憶容量と、表示画素容量とを含むことにより、現在表示するフレームまたはサブフレームの画像信号を表示画素容量に書き込むとともに表示しながら、並行して、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができるので、１つのフレームまたは１つのサブフレームの期間を短くすることができる。これにより、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことができる。   In the liquid crystal display device according to the one aspect, as described above, the pixel includes the signal storage capacity and the display pixel capacity, so that the image signal of the frame or sub-frame to be displayed is written to the display pixel capacity and displayed. In parallel, the image signal of the next frame or subframe to be displayed can be written in the signal storage capacity, so that the period of one frame or one subframe can be shortened. Thereby, even when the response of the liquid crystal or the light emission time of the light source becomes relatively long, the field sequential driving and the impulse driving can be performed.

上記一の局面による液晶表示装置において、好ましくは、画素の信号記憶容量に画像信号に対応する電荷を書き込んだ後、信号記憶容量に書き込まれた電荷を表示画素容量に移動させるように構成されている。このように構成すれば、信号記憶容量に書き込まれる画像信号に対応する電荷を表示画素容量に移動させた後、容易に、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができる。   In the liquid crystal display device according to the above aspect, it is preferable that the charge corresponding to the image signal is written in the signal storage capacity of the pixel and then the charge written in the signal storage capacity is moved to the display pixel capacity. Yes. With this configuration, after the charge corresponding to the image signal written to the signal storage capacity is moved to the display pixel capacity, the image signal of the next frame or subframe to be displayed can be easily written to the signal storage capacity. Can do.

上記一の局面による液晶表示装置において、好ましくは、光源としてのバックライトをさらに備え、表示画素容量に蓄積される電荷により画素に含まれる液晶が応答する期間と、液晶の応答後、バックライトを一定の時間点灯している期間とに、信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている。このように構成すれば、現在表示するフレームまたはサブフレームの画像信号の表示画素容量への書込みおよび表示と、次に表示するフレームまたはサブフレームの画像信号の信号記憶容量への書込みとを容易に並行して行うことができるので、１つのフレームまたは１つのサブフレームの期間を容易に短くすることができる。   The liquid crystal display device according to the above aspect preferably further includes a backlight as a light source, and a period in which the liquid crystal contained in the pixel responds due to the electric charge accumulated in the display pixel capacitor, and after the response of the liquid crystal, the backlight is The electric charge corresponding to the image signal is written in the signal storage capacity during the period of lighting for a certain time. With this configuration, it is easy to write and display the image signal of the currently displayed frame or subframe to the display pixel capacity and to write the image signal of the next frame or subframe to the signal storage capacity. Since the steps can be performed in parallel, the period of one frame or one subframe can be easily shortened.

この場合、好ましくは、バックライトは、発光ダイオード素子により構成されている。このように構成すれば、バックライトに蛍光灯を使用する場合に比べて配置に必要なスペースが小さくなるので、その分、装置本体を小型化することができる。   In this case, preferably, the backlight is configured by a light emitting diode element. With this configuration, the space required for the arrangement is reduced as compared with the case where a fluorescent lamp is used for the backlight, so that the apparatus main body can be reduced in size accordingly.

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている。このように構成すれば、ＲＧＢのそれぞれに対応する画素が必要でなくなるので、画素数を１／３に減らすことができる。   In the liquid crystal display device including the backlight, preferably, the backlight is configured by three light emitting diode elements corresponding to red, green, and blue, and the backlight is driven by field sequential driving that sequentially lights up for each color. It is configured to be controlled. With this configuration, pixels corresponding to each of RGB are not necessary, and the number of pixels can be reduced to 1/3.

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている。このように構成すれば、網膜に残像が残ることを抑制することができるので、動画の表示性能をよくすることができる。   In the liquid crystal display device including the backlight, the backlight is preferably configured to be controlled by impulse driving that blinks at predetermined time intervals when displaying an image. If comprised in this way, it can suppress that an afterimage remains in a retina, Therefore The display performance of a moving image can be improved.

上記一の局面による液晶表示装置において、好ましくは、表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、信号線に印加される電圧が補正されるように構成されている。このように構成すれば、表示画素容量に印加される直前のフレームまたはサブフレームの画像の信号電圧が、次に表示するフレームまたはサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線に印加される電圧を補正することができるので、適切な画像を表示することができる。   In the liquid crystal display device according to the above aspect, the voltage applied to the signal line is preferably corrected based on the signal voltage of the image of the immediately preceding frame or subframe applied to the display pixel capacitor. Has been. With this configuration, even when the signal voltage of the image of the frame or subframe immediately before being applied to the display pixel capacitor affects the signal voltage of the image of the next frame or subframe to be displayed, the signal line Since the applied voltage can be corrected, an appropriate image can be displayed.

上記一の局面による液晶表示装置において、好ましくは、表示画素容量の一方電極にソースおよびドレインの一方が接続され、表示画素容量に蓄積される電荷をリセットするための第３トランジスタをさらに備える。このように構成すれば、第３トランジスタにより表示画素容量に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。   The liquid crystal display device according to the above aspect preferably further includes a third transistor that has one of the source and the drain connected to one electrode of the display pixel capacitor and resets the charge accumulated in the display pixel capacitor. With this configuration, the charge accumulated in the display pixel capacitor can be discharged by the third transistor, so that the image signal of the image displayed immediately before affects the image signal of the image to be displayed next. Can be suppressed.

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の容量値は、表示画素容量の容量値よりも大きくなるように構成されている。このように構成すれば、たとえば、信号記憶容量の容量値を表示画素容量の容量値の２倍にすることにより、表示画素容量に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線に印加される電圧の補正の量が大きくなるのを抑制することができる。   In the liquid crystal display device according to the above aspect, it is preferable that the capacity value of the signal storage capacity is larger than the capacity value of the display pixel capacity. With this configuration, for example, by setting the capacitance value of the signal storage capacitance to twice the capacitance value of the display pixel capacitance, the influence of the image signal displayed immediately before being stored in the display pixel capacitance is increased. Therefore, it is possible to suppress an increase in the amount of correction of the voltage applied to the signal line.

上記一の局面による液晶表示装置において、好ましくは、画素に含まれる液晶は、液晶を相転移させる電圧を印加した後に液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている。このように構成すれば、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置を構成することができる。   In the liquid crystal display device according to the above aspect, the liquid crystal included in the pixel is preferably configured to have a bend alignment in which constituent molecules of the liquid crystal are arranged in a bow shape after applying a voltage that causes phase transition of the liquid crystal. Yes. With this configuration, the change in the orientation of the liquid crystal molecules is accelerated by the bending of the bow, so that a liquid crystal display device with a high response speed can be configured.

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の他方電極と、表示画素容量の他方電極とは、同じ電位になるように構成されている。このように構成すれば、信号記憶容量に蓄積される電荷を表示画素容量に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。   In the liquid crystal display device according to the above aspect, the other electrode of the signal storage capacitor and the other electrode of the display pixel capacitor are preferably configured to have the same potential. With this configuration, when the charge accumulated in the signal storage capacitor is moved to the display pixel capacitor, the potential before the movement and the potential after the movement can be made the same. As a result, the change of the image signal can be suppressed.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１実施形態）
図１は、本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。図２は、本発明の第１実施形態による画素の構成を示す図である。まず、図１および図２を参照して、第１実施形態による液晶表示装置１００の構成について説明する。なお、第１実施形態では、液晶表示装置の一例であるフィールドシーケンシャル駆動の液晶表示装置１００に本発明を適用した場合について説明する。 (First embodiment)
FIG. 1 is a block diagram showing the overall configuration of the liquid crystal display device according to the first embodiment of the present invention. FIG. 2 is a diagram illustrating a configuration of a pixel according to the first embodiment of the present invention. First, the configuration of the liquid crystal display device 100 according to the first embodiment will be described with reference to FIGS. 1 and 2. In the first embodiment, a case where the present invention is applied to a field sequential liquid crystal display device 100 which is an example of a liquid crystal display device will be described.

第１実施形態によるフィールドシーケンシャル駆動の液晶表示装置１００は、図１に示すように、ドライバＩＣ１と液晶モジュール２とから構成されている。以下、詳細に説明する。   As shown in FIG. 1, the field sequential liquid crystal display device 100 according to the first embodiment includes a driver IC 1 and a liquid crystal module 2. This will be described in detail below.

図１に示すように、ドライバＩＣ１は、フィールドメモリ１１、第１ラッチ（メモリ）１２、第２ラッチ（メモリ）１３、デジタルアナログコンバータ（ＤＡＣ）１４、タイミングコントローラ（ＴＣ）１５、ＤＣ／ＤＣコンバータ（ＤＣ／ＤＣ）１６、ＶＣＯＭドライバ１７およびＤＳＤ（ドレインストレージデータ）ドライバ１８から構成されている。 As shown in FIG. 1, the driver IC 1 includes a field memory 11, a first latch (memory) 12, a second latch (memory) 13, a digital analog converter (DAC) 14, a timing controller (TC) 15, and a DC / DC converter. (DC / DC) 16, V COM driver 17 and DSD (drain storage data) driver 18.

また、フィールドメモリ１１は、ＲＧＢパラレル信号が入力されるように構成されるとともに、ＲＧＢパラレル信号をＲＧＢシリアル信号に変換する機能を有する。ここで、第１実施形態では、フィールドメモリ１１は、後述する信号線３１に印加される画像の信号電圧を補正する機能を有する。また、フィールドメモリ１１は、第１ラッチ１２に接続されており、フィールドメモリ１１から出力されるＲＧＢシリアル信号は、第１ラッチ１２、第２ラッチ１３、デジタルアナログコンバータ１４を介して、後述するＨスイッチ２４に入力されるように構成されている。   The field memory 11 is configured to receive an RGB parallel signal and has a function of converting the RGB parallel signal into an RGB serial signal. Here, in the first embodiment, the field memory 11 has a function of correcting a signal voltage of an image applied to a signal line 31 described later. The field memory 11 is connected to the first latch 12, and the RGB serial signal output from the field memory 11 passes through the first latch 12, the second latch 13, and the digital / analog converter 14 to be described later. It is configured to be input to the switch 24.

また、タイミングコントローラ１５には、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよびクロック信号ＤＣＬＫが入力されるように構成されている。また、タイミングコントローラ１５は、後述する信号線スイッチ２２、Ｖドライバ２３およびＨシフトレジスタ２５に接続されている。 The timing controller 15 is configured to receive a vertical synchronization signal V SYNC , a horizontal synchronization signal H SYNC and a clock signal D CLK . The timing controller 15 is connected to a signal line switch 22, a V driver 23, and an H shift register 25, which will be described later.

また、ＤＣ／ＤＣコンバータ１６には、＋５Ｖの電源が接続されているとともに、−４Ｖの負側電位ＶＢＢおよび＋６．５Ｖの正側電位ＶＤＤを出力するように構成されている。また、ＤＣ／ＤＣコンバータ１６は、ＶＣＯＭドライバ１７およびＤＳＤドライバ１８に接続されている。ＶＣＯＭドライバ１７は、共通電極ＶＣＯＭの電位を生成する機能を有する。また、ＤＳＤドライバ１８は、ＤＳＤ（ドレインストレージデータ）信号を生成する機能を有するとともに、信号線スイッチ２２に接続されている。 Further, the DC / DC converter 16, + with 5V supply is connected, and is configured to output a positive potential V DD of the lower voltage V BB and + 6.5V for -4 V. The DC / DC converter 16 is connected to a V COM driver 17 and a DSD driver 18. The V COM driver 17 has a function of generating a potential of the common electrode V COM . The DSD driver 18 has a function of generating a DSD (drain storage data) signal and is connected to the signal line switch 22.

また、図１に示すように、液晶モジュール２は、液晶パネル２１、信号線スイッチ２２、Ｖドライバ２３、Ｈスイッチ２４、Ｈシフトレジスタ２５およびバックライト２６から構成されている。   As shown in FIG. 1, the liquid crystal module 2 includes a liquid crystal panel 21, a signal line switch 22, a V driver 23, an H switch 24, an H shift register 25, and a backlight 26.

信号線スイッチ２２は、液晶パネル２１に接続されており、後述する信号線３１をプリチャージする機能を有するとともに、共通電極ＶＣＯＭと信号線３１とをショートさせる機能を有する。また、信号線スイッチ２２は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からドレインストレージゲート信号ＤＳＧが入力されるように構成されている。 The signal line switch 22 is connected to the liquid crystal panel 21 and has a function of precharging a signal line 31 described later and a function of shorting the common electrode VCOM and the signal line 31. The signal line switch 22 is connected to the timing controller 15 and is configured to receive the drain storage gate signal DSG from the timing controller 15.

また、Ｖドライバ２３は、液晶パネル２１に接続されており、後述するトランジスタ３５および３７のゲートに接続されている。また、Ｖドライバ２３は、タイミングコントローラ１５に接続されるとともに、タイミングコントローラ１５からスタート信号ＳＴＶおよびクロック信号ＣＫＶが入力されるように構成されている。   The V driver 23 is connected to the liquid crystal panel 21 and is connected to the gates of transistors 35 and 37 described later. The V driver 23 is connected to the timing controller 15 and is configured to receive the start signal STV and the clock signal CKV from the timing controller 15.

また、Ｈスイッチ２４は、液晶パネル２１に接続されており、後述する信号線３１に接続されている。また、Ｈスイッチ２４は、デジタルアナログコンバータ１４に接続される。   The H switch 24 is connected to the liquid crystal panel 21 and is connected to a signal line 31 described later. The H switch 24 is connected to the digital / analog converter 14.

また、Ｈシフトレジスタ２５は、Ｈスイッチ２４に接続されるとともに、タイミングコントローラ１５に接続されており、タイミングコントローラ１５からスタート信号ＳＴＨおよびクロック信号ＣＫＨが入力されるように構成されている。   The H shift register 25 is connected to the H switch 24 and to the timing controller 15, and is configured to receive the start signal STH and the clock signal CKH from the timing controller 15.

ここで、第１実施形態では、バックライト２６は、ＲＧＢに対応する３つの発光ダイオード素子により構成されている。   Here, in the first embodiment, the backlight 26 is configured by three light emitting diode elements corresponding to RGB.

また、図２に示すように、液晶パネル２１には、信号線３１と、信号線３１と交差するゲートライン３２およびゲートライン３３と、信号線３１とゲートライン３２およびゲートライン３３とが交差する位置に配置される後述する液晶３９を含む画素３４とが備えられている。なお、ゲートライン３２および３３は、それぞれ、本発明の「第１ゲートライン」および「第２ゲートライン」の一例である。   As shown in FIG. 2, in the liquid crystal panel 21, the signal line 31, the gate line 32 and the gate line 33 intersecting with the signal line 31, and the signal line 31 and the gate line 32 and gate line 33 intersect. And a pixel 34 including a liquid crystal 39 to be described later. The gate lines 32 and 33 are examples of the “first gate line” and the “second gate line” in the present invention, respectively.

ここで、第１実施形態では、画素３４は、信号線３１がソースおよびドレインの一方に接続されるとともに、ゲートライン３２にゲートが接続されるトランジスタ３５と、トランジスタ３５のソースおよびドレインの他方に一方電極３６ａが接続される信号記憶容量３６と、信号記憶容量３６の一方電極３６ａにソースおよびドレインの一方が接続されるとともに、ゲートライン３３にゲートが接続されるトランジスタ３７と、トランジスタ３７のソースおよびドレインの他方に一方電極３８ａが接続される表示画素容量３８を有する液晶３９とを含んでいる。なお、トランジスタ３５および３７は、それぞれ、本発明の「第１トランジスタ」および「第２トランジスタ」の一例である。また、トランジスタ３５および３７は、約６００℃以下の比較的低温で形成される低温ポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）により構成されている。   Here, in the first embodiment, the pixel 34 includes a transistor 35 having the signal line 31 connected to one of the source and the drain and a gate connected to the gate line 32 and the other of the source and the drain of the transistor 35. On the other hand, the signal storage capacitor 36 to which the electrode 36 a is connected, the transistor 37 having one of the source and drain connected to the one electrode 36 a of the signal storage capacitor 36 and the gate connected to the gate line 33, and the source of the transistor 37 And a liquid crystal 39 having a display pixel capacitor 38 having one electrode 38a connected to the other of the drain and the drain. The transistors 35 and 37 are examples of the “first transistor” and the “second transistor” in the present invention, respectively. The transistors 35 and 37 are constituted by a low temperature polysilicon TFT (Thin Film Transistor) formed at a relatively low temperature of about 600 ° C. or less.

また、第１実施形態では、信号記憶容量３６の容量を表示画素容量３８の容量の２倍〜５倍にするように構成されている。また、第１実施形態では、信号記憶容量３６の他方電極３６ｂと、表示画素容量３８の他方電極３８ｂとは、共通電極ＶＣＯＭに接続されている。 In the first embodiment, the capacity of the signal storage capacitor 36 is configured to be 2 to 5 times the capacity of the display pixel capacitor 38. In the first embodiment, and the other electrode 36b of the signal storage capacitor 36, the other electrode 38b of the display pixel capacitor 38 is connected to the common electrode V COM.

また、第１実施形態では、液晶３９は、液晶３９を相転移させる電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる。また、液晶３９の厚み（セルギャップ）は、約３．８μｍであるとともに、液晶３９の屈折率の異方性は、約０．２である。また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。また、液晶３９は、オフ電圧が印加された状態で表示が白になる、ノーマリーホワイトモードである。また、透過率最小電圧は、６Ｖに設定されている。   In the first embodiment, the liquid crystal 39 has a bend alignment in which constituent molecules are arranged in a bow shape after applying a voltage for causing phase transition of the liquid crystal 39. Further, the thickness (cell gap) of the liquid crystal 39 is about 3.8 μm, and the anisotropy of the refractive index of the liquid crystal 39 is about 0.2. The rubbing direction is parallel rubbing in which the rubbing direction is the same between the upper and lower substrates. The liquid crystal 39 is in a normally white mode in which the display turns white when an off voltage is applied. The minimum transmittance voltage is set to 6V.

また、第１実施形態では、液晶３９の駆動は、１フレームが１２０Ｈｚのフィールドシーケンシャル駆動である。また、液晶３９の応答速度は、白から黒へ変化する場合は、約０．１ｍｓｅｃであるとともに、白から白以外の階調に変化する場合も、約０．１ｍｓｅｃである。また、黒から白へ変化する場合は、約１ｍｓｅｃであり、これは階調間で最も遅い応答時間となっている。また、液晶３９への画像信号の書込み時間は、約２ｍｓｅｃである。   In the first embodiment, the driving of the liquid crystal 39 is field sequential driving in which one frame is 120 Hz. The response speed of the liquid crystal 39 is about 0.1 msec when changing from white to black, and is also about 0.1 msec when changing from white to a gradation other than white. Further, the change from black to white is about 1 msec, which is the slowest response time between gradations. The writing time of the image signal to the liquid crystal 39 is about 2 msec.

図３は、本発明の第１実施形態による液晶表示装置の動作を説明するための図である。次に、図１〜図３を用いて、本発明の第１実施形態による液晶表示装置１００の動作について説明する。   FIG. 3 is a diagram for explaining the operation of the liquid crystal display device according to the first embodiment of the present invention. Next, the operation of the liquid crystal display device 100 according to the first embodiment of the present invention will be described with reference to FIGS.

まず、図１に示すように、ＲＧＢパラレル信号がフィールドメモリ１１に入力される。フィールドメモリ１１では、ＲＧＢパラレル信号がＲＧＢシリアル信号に変換されるとともに、後述するフィールドメモリ１１に入力された信号の補正が行われる。次に、フィールドメモリ１１から出力されるＲＧＢシリアル信号は、第１ラッチ１２、第２ラッチ１３およびデジタルアナログコンバータ１４を介して、Ｈスイッチ２４に入力される。   First, as shown in FIG. 1, RGB parallel signals are input to the field memory 11. In the field memory 11, the RGB parallel signal is converted into an RGB serial signal, and a signal input to the field memory 11 described later is corrected. Next, the RGB serial signal output from the field memory 11 is input to the H switch 24 via the first latch 12, the second latch 13 and the digital analog converter 14.

また、タイミングコントローラ１５には、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよびクロック信号ＤＣＬＫが入力される。また、タイミングコントローラ１５は、Ｈシフトレジスタ２５にスタート信号ＳＴＨおよびクロック信号ＣＫＨを出力するとともに、Ｖドライバ２３にスタート信号ＳＴＶおよびクロック信号ＣＫＶを出力する。また、タイミングコントローラ１５は、信号線スイッチ２２にドレインストレージゲート信号ＤＳＧを出力する。 Further, the timing controller 15 receives the vertical synchronization signal V SYNC , the horizontal synchronization signal H SYNC and the clock signal D CLK . The timing controller 15 outputs a start signal STH and a clock signal CKH to the H shift register 25 and outputs a start signal STV and a clock signal CKV to the V driver 23. Further, the timing controller 15 outputs the drain storage gate signal DSG to the signal line switch 22.

また、ＤＣ／ＤＣコンバータ１６は、＋５Ｖの電圧が電源より印加されるとともに、−４Ｖの負側電位ＶＢＢおよび＋６．５Ｖの正側電位ＶＤＤを生成する。 Further, the DC / DC converter 16 is applied with a voltage of +5 V from the power supply, and generates a negative potential V BB of −4 V and a positive potential V DD of +6.5 V.

また、ＶＣＯＭドライバ１７は、ＤＣ／ＤＣコンバータ１６から供給される電圧より、共通電極ＶＣＯＭの電位を生成するととともに、ＤＳＤドライバ１８は、ＤＳＤ信号を生成する。また、ＤＳＤ信号は、信号線スイッチ２２に供給される。信号線スイッチ２２は、ＤＳＤ信号およびＤＳＧ信号に基づいて、信号線３１をプリチャージするとともに、共通電極ＶＣＯＭと信号線３１とをショートさせる。 The V COM driver 17 generates the potential of the common electrode V COM from the voltage supplied from the DC / DC converter 16, and the DSD driver 18 generates a DSD signal. The DSD signal is supplied to the signal line switch 22. The signal line switch 22 precharges the signal line 31 and shorts the common electrode VCOM and the signal line 31 based on the DSD signal and the DSG signal.

次に、赤（Ｒ）のサブフレーム（図３参照）では、Ｖドライバ２３とＨシフトレジスタ２５とにより画素３４が選択されることにより、ゲートライン３２が走査されるとともに、トランジスタ３５がオン状態となる。これにより、図２に示すように、信号記憶容量３６には、信号線３１から赤（Ｒ）の画像信号に対応する電荷が書き込まれる。書込み時間は、図３に示すように、約２．５ｍｓｅｃである。   Next, in the red (R) subframe (see FIG. 3), the pixel 34 is selected by the V driver 23 and the H shift register 25, whereby the gate line 32 is scanned and the transistor 35 is turned on. It becomes. As a result, as shown in FIG. 2, the charge corresponding to the red (R) image signal is written from the signal line 31 to the signal storage capacitor 36. As shown in FIG. 3, the writing time is about 2.5 msec.

ここで、第１実施形態では、全ての画素３４に画像信号に対応する電荷が書き込まれた後、ゲートライン３３が走査されるとともに、トランジスタ３７がオン状態となることにより、信号記憶容量３６に書き込まれた電荷が表示画素容量３８に一斉に移動される。この移動に要する時間は、約０．１ｍｓｅｃである。この後、液晶３９の応答時間約１ｍｓｅｃ経過後、赤（Ｒ）のバックライト２６が約１．７ｍｓｅｃの間点灯される。   Here, in the first embodiment, after charges corresponding to the image signal are written in all the pixels 34, the gate line 33 is scanned and the transistor 37 is turned on, so that the signal storage capacitor 36 is turned on. The written charges are moved to the display pixel capacitor 38 all at once. The time required for this movement is about 0.1 msec. Thereafter, after about 1 msec of response time of the liquid crystal 39, the red (R) backlight 26 is turned on for about 1.7 msec.

ここで、第１実施形態では、液晶３９の応答時間、および、赤（Ｒ）のバックライト２６が点灯される時間に並行して、ゲートライン３２が走査され、トランジスタ３５がオン状態となることにより、信号記憶容量３６に、信号線３１から緑（Ｇ）の画像信号に対応する電荷が書き込まれる。この後、信号記憶容量３６に書き込まれた緑（Ｇ）の画像信号に対応する電荷が表示画素容量３８に移動され、液晶３９の応答時間、緑（Ｇ）のバックライト２６が点灯されるのと並行して、信号記憶容量３６に、信号線３１から青（Ｂ）の画像信号に対応する電荷が書き込まれる。これにより、フィールドシーケンシャル駆動が行われる。   Here, in the first embodiment, the gate line 32 is scanned and the transistor 35 is turned on in parallel with the response time of the liquid crystal 39 and the time when the red (R) backlight 26 is turned on. Thus, the charge corresponding to the green (G) image signal is written from the signal line 31 to the signal storage capacitor 36. Thereafter, the charge corresponding to the green (G) image signal written in the signal storage capacitor 36 is moved to the display pixel capacitor 38, the response time of the liquid crystal 39, and the green (G) backlight 26 is turned on. In parallel with this, a charge corresponding to the blue (B) image signal is written from the signal line 31 to the signal storage capacitor 36. Thereby, field sequential driving is performed.

次に、図１および図２を用いて、本発明の第１実施形態による画像信号の補正の動作について説明する。   Next, the image signal correction operation according to the first embodiment of the present invention will be described with reference to FIGS.

図２に示すように、画素３４には、信号記憶容量３６と表示画素容量３８とが含まれており、それぞれ、容量Ｃ１と容量ＣＬＣとを有する。また、表示画素容量３８には、現在表示されている、たとえば青（Ｂ）の画像の信号電圧に対応する電荷が蓄積されており、信号記憶容量３６には、次に表示される赤（Ｒ）の画像の信号電圧に対応する電荷が蓄積されている。この状態において、画素３４における電荷量の関係は、（１）式により表される。 As shown in FIG. 2, the pixel 34, the signal storage capacitor 36 and the display pixel capacitor 38 and contains, respectively, and a capacitor C 1 and the capacitance C LC. The display pixel capacitor 38 stores electric charges corresponding to the signal voltage of, for example, a blue (B) image currently displayed, and the signal storage capacitor 36 displays red (R) to be displayed next. ) Is stored corresponding to the image signal voltage. In this state, the charge amount relationship in the pixel 34 is expressed by the equation (1).

（Ｃ１＋ＣＬＣ）ＶＲＮ＝Ｃ１ＶＲＮ１＋ＣＬＣＶＢＮ ・・・・・（１）
ここで、ＶＲＮおよびＶＢＮは、それぞれ、Ｎ番目のサブフレームの補正前の赤（Ｒ）および青（Ｂ）の画像の信号電圧である。また、ＶＲＮ１は、Ｎ番目のサブフレームの補正後の赤（Ｒ）の画像の信号電圧である。ここで、第１実施形態では、式（１）を変形し、式（２）の関係を満たすように、フィールドメモリ１１において、信号電圧が補正される。 (C 1 + C LC ) V RN = C 1 V RN1 + C LC V BN (1)
Here, V RN and V BN are signal voltages of red (R) and blue (B) images before correction of the Nth subframe, respectively. V RN1 is the signal voltage of the red (R) image after the correction of the Nth subframe. Here, in the first embodiment, the signal voltage is corrected in the field memory 11 so that the formula (1) is modified and the relationship of the formula (2) is satisfied.

ＶＲＮ１＝（（Ｃ１＋ＣＬＣ）ＶＲＮ−ＣＬＣＶＢＮ）／Ｃ１ ・・・・・（２）
また、緑（Ｇ）および青（Ｂ）の画像の信号電圧も、それぞれ、式（３）および式（４）を満たすように補正される。 V RN1 = ((C 1 + C LC ) V RN −C LC V BN ) / C 1 (2)
Further, the signal voltages of the green (G) and blue (B) images are also corrected so as to satisfy the expressions (3) and (4), respectively.

ＶＧＮ１＝（（Ｃ１＋ＣＬＣ）ＶＧＮ−ＣＬＣＶＲＮ）／Ｃ１ ・・・・・（３）
ＶＢＮ１＝（（Ｃ１＋ＣＬＣ）ＶＢＮ−ＣＬＣＶＧＮ）／Ｃ１ ・・・・・（４） V GN1 = ((C 1 + C LC ) V GN −C LC V RN ) / C 1 (3)
V BN1 = ((C 1 + C LC) V BN -C LC V GN) / C 1 ····· (4)

第１実施形態では、上記のように、画素３４が、信号記憶容量３６と、表示画素容量３８とを含むことにより、現在表示するサブフレームの画像信号を表示画素容量３８に書き込むとともに表示しながら、並行して、次に表示するサブフレームの画像信号を信号記憶容量３６に書き込むことができるので、１つのサブフレームの期間を短くすることができる。これにより、液晶３９の応答や、バックライト２６の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動を行うことができる。   In the first embodiment, as described above, the pixel 34 includes the signal storage capacitor 36 and the display pixel capacitor 38, so that the image signal of the currently displayed subframe is written and displayed in the display pixel capacitor 38. In parallel, since the image signal of the next subframe to be displayed can be written in the signal storage capacity 36, the period of one subframe can be shortened. Thereby, even when the response of the liquid crystal 39 and the light emission time of the backlight 26 become relatively long, the field sequential drive can be performed.

また、第１実施形態では、上記のように、画素３４の信号記憶容量３６に画像信号に対応する電荷を書き込んだ後、信号記憶容量３６に書き込んだ電荷を表示画素容量３８に移動するように構成することによって、信号記憶容量３６に書き込んだ画像信号に対応する電荷を表示画素容量３８に移動させた後、容易に、次に表示するサブフレームの画像信号を信号記憶容量３６に書き込むことができる。   In the first embodiment, as described above, after the charge corresponding to the image signal is written in the signal storage capacitor 36 of the pixel 34, the charge written in the signal storage capacitor 36 is moved to the display pixel capacitor 38. By configuring, after the charge corresponding to the image signal written in the signal storage capacitor 36 is moved to the display pixel capacitor 38, the image signal of the next subframe to be displayed can be easily written in the signal storage capacitor 36. it can.

また、第１実施形態では、上記のように、光源としてのバックライト２６をさらに備え、表示画素容量３８に蓄積される電荷により画素３４に含まれる液晶３９が応答する期間と、液晶３９の応答後、バックライト２６を一定の時間点灯している期間とに、信号記憶容量３６に画像信号に対応する電荷を書き込むように構成することによって、現在表示するサブフレームの画像信号の表示画素容量３８への書込みおよび表示と、次に表示するサブフレームの画像信号の信号記憶容量３６への書込みとを容易に並行して行うことができるので、１つのサブフレームの期間を容易に短くすることができる。   Further, in the first embodiment, as described above, the backlight 26 as the light source is further provided, the period in which the liquid crystal 39 included in the pixel 34 responds by the electric charge accumulated in the display pixel capacitor 38, and the response of the liquid crystal 39. Thereafter, the display pixel capacity 38 of the image signal of the sub-frame currently displayed is configured by writing the charge corresponding to the image signal in the signal storage capacity 36 during the period when the backlight 26 is lit for a certain time. Since the writing and display to the signal storage and the writing of the image signal of the subframe to be displayed next to the signal storage capacity 36 can be easily performed in parallel, the period of one subframe can be easily shortened. it can.

また、第１実施形態では、上記のように、バックライト２６は、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、バックライト２６は色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成することによって、ＲＧＢのそれぞれに対応する画素が必要でなくなるので、画素数を１／３に減らすことができる。   In the first embodiment, as described above, the backlight 26 includes three light emitting diode elements corresponding to red, green, and blue, and the backlight 26 is sequentially turned on for each color. By configuring so as to be controlled by driving, pixels corresponding to each of RGB are not necessary, so the number of pixels can be reduced to 1/3.

また、第１実施形態では、上記のように、表示画素容量３８に印加される、直前のサブフレームの画像の信号電圧に基づいて、信号線３１に印加される電圧が補正されるように構成することによって、表示画素容量３８に印加される、直前のサブフレームの画像の信号電圧が次に表示するサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線３１に印加される電圧を補正することができるので、適切な画像を表示することができる。   In the first embodiment, as described above, the voltage applied to the signal line 31 is corrected based on the signal voltage of the image of the immediately preceding subframe applied to the display pixel capacitor 38. Thus, even when the signal voltage of the image of the immediately preceding subframe applied to the display pixel capacitor 38 affects the signal voltage of the image of the next subframe to be displayed, the voltage applied to the signal line 31 is changed. Since it can correct | amend, an appropriate image can be displayed.

また、第１実施形態では、上記のように、信号記憶容量３６の容量値を表示画素容量３８の容量値の２倍にすることによって、表示画素容量３８に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線３１に印加される電圧の補正の量が大きくなるのを抑制することができる。   In the first embodiment, as described above, the image displayed immediately before being accumulated in the display pixel capacitor 38 is obtained by setting the capacitance value of the signal storage capacitor 36 to twice the capacitance value of the display pixel capacitor 38. As a result, it is possible to suppress an increase in the amount of correction of the voltage applied to the signal line 31.

また、第１実施形態では、上記のように、画素３４に含まれる液晶３９を、相転移させる電圧を印加した後に液晶３９の構成分子が弓なり状に配列されるベンド配向になるように構成することによって、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置１００を構成することができる。   In the first embodiment, as described above, the liquid crystal 39 included in the pixel 34 is configured to have a bend alignment in which constituent molecules of the liquid crystal 39 are arranged in a bow shape after applying a voltage for phase transition. As a result, the change in the alignment of the liquid crystal molecules is accelerated by the bending of the bow, so that the liquid crystal display device 100 having a high response speed can be configured.

また、第１実施形態では、上記のように、信号記憶容量３６の他方電極３６ｂと、表示画素容量３８の他方電極３８ｂとを、共通電極ＶＣＯＭに接続することによって、信号記憶容量３６に蓄積される電荷を表示画素容量３８に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。 In the first embodiment, as described above, and the other electrode 36b of the signal storage capacitor 36, and the other electrode 38b of the display pixel capacitor 38, by connecting the common electrode V COM, accumulated in the signal storage capacitance 36 When the electric charge to be moved is moved to the display pixel capacitor 38, the electric potential before the movement and the electric potential after the movement can be made the same, so that the change of the image signal due to the movement of the electric charge is suppressed. Can do.

（第２実施形態）
図４は、本発明の第２実施形態による液晶表示装置の動作を説明するための図である。次に、図４を参照して、この第２実施形態では、上記第１実施形態と異なり、インパルス駆動の液晶表示装置１０１に本発明を適用した場合について説明する。 (Second Embodiment)
FIG. 4 is a diagram for explaining the operation of the liquid crystal display device according to the second embodiment of the present invention. Next, referring to FIG. 4, in the second embodiment, unlike the first embodiment, a case where the present invention is applied to an impulse-driven liquid crystal display device 101 will be described.

この第２実施形態による液晶３９では、厚みが、約６μｍであるとともに、屈折率の異方性は、約０．１５である。また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。また、液晶３９は、オフ電圧を印加した状態で表示が白になる、ノーマリーホワイトモードである。また、透過率最小電圧は、６Ｖに設定されている。   In the liquid crystal 39 according to the second embodiment, the thickness is about 6 μm and the anisotropy of the refractive index is about 0.15. The rubbing direction is parallel rubbing in which the rubbing direction is the same between the upper and lower substrates. The liquid crystal 39 is in a normally white mode in which the display turns white when an off voltage is applied. The minimum transmittance voltage is set to 6V.

ここで、第２実施形態では、液晶３９の駆動は、インパルス駆動である。なお、インパルス駆動とは、フレーム内の非常に短い期間に画像が表示された後に、次のフレームへ画像が切り替わるまでの間、画像が表示されないように制御する駆動方式である。また、液晶３９の応答速度は、白から黒へ変化する場合は、約０．２ｍｓｅｃであるとともに、白から白以外の階調に変化する場合も、約０．２ｍｓｅｃである。また、黒から白へ変化する場合は、約２ｍｓｅｃである。また、液晶３９への画像信号の書込み時間は、約１ｍｓｅｃである。   Here, in the second embodiment, driving of the liquid crystal 39 is impulse driving. Note that the impulse drive is a drive method for controlling the image not to be displayed until the image is switched to the next frame after the image is displayed in a very short period within the frame. The response speed of the liquid crystal 39 is about 0.2 msec when changing from white to black, and about 0.2 msec when changing from white to a gradation other than white. In the case of changing from black to white, it is about 2 msec. The writing time of the image signal to the liquid crystal 39 is about 1 msec.

なお、第２実施形態による液晶表示装置１０１のその他の構成は、上記第１実施形態と同様である。   In addition, the other structure of the liquid crystal display device 101 by 2nd Embodiment is the same as that of the said 1st Embodiment.

次に、図１、図２および図４を用いて、本発明の第２実施形態による液晶表示装置１０１の動作について説明する。   Next, the operation of the liquid crystal display device 101 according to the second embodiment of the present invention will be described with reference to FIGS.

まず、図１に示すＶドライバ２３とＨシフトレジスタ２５とにより画素３４が選択されると、図２に示すゲートライン３２が走査されるとともに、トランジスタ３５がオン状態となる。これにより、信号記憶容量３６には、信号線３１から画像信号に対応する電荷が書き込まれる。書込み時間は、図４に示すように、約７ｍｓｅｃである。   First, when the pixel 34 is selected by the V driver 23 and the H shift register 25 shown in FIG. 1, the gate line 32 shown in FIG. 2 is scanned and the transistor 35 is turned on. As a result, charges corresponding to the image signal are written from the signal line 31 to the signal storage capacitor 36. As shown in FIG. 4, the writing time is about 7 msec.

ここで、第２実施形態では、全ての画素３４に画像信号に対応する電荷が書き込まれた後、ゲートライン３３が走査されるとともに、トランジスタ３７がオン状態となることにより、信号記憶容量３６に書き込まれた電荷が表示画素容量３８に一斉に移動される。この移動に要する時間は、約１ｍｓｅｃである。この後、液晶３９の応答時間約２ｍｓｅｃ経過後、バックライト２６が約５．３ｍｓｅｃの間点灯される。   Here, in the second embodiment, after charges corresponding to the image signal are written in all the pixels 34, the gate line 33 is scanned, and the transistor 37 is turned on, so that the signal storage capacitor 36 is filled. The written charges are moved to the display pixel capacitor 38 all at once. The time required for this movement is about 1 msec. Thereafter, after about 2 msec of response time of the liquid crystal 39, the backlight 26 is turned on for about 5.3 msec.

また、第２実施形態では、液晶３９の応答時間、および、バックライト２６が点灯される時間に並行して、ゲートライン３２が走査され、トランジスタ３５がオン状態となることにより、信号記憶容量３６に、信号線３１から次のフレームに表示される画像信号に対応する電荷が書き込まれる。また、バックライト２６が点灯され、所定時間経過後、バックライト２６は、一定時間消灯される。これにより、インパルス駆動が行われる。   In the second embodiment, the gate line 32 is scanned in parallel with the response time of the liquid crystal 39 and the time when the backlight 26 is turned on, and the transistor 35 is turned on. Then, a charge corresponding to the image signal displayed in the next frame is written from the signal line 31. Further, the backlight 26 is turned on, and after a predetermined time has elapsed, the backlight 26 is turned off for a certain time. Thereby, impulse driving is performed.

なお、第２実施形態による液晶表示装置１０１の画像信号の補正の動作は、上記第１実施形態と同様である。   Note that the image signal correction operation of the liquid crystal display device 101 according to the second embodiment is the same as that of the first embodiment.

第２実施形態では、上記のように、バックライト２６は、画像を表示する際に所定の時間間隔で点滅するインパルス駆動に制御されるように構成することによって、網膜に残像が残ることを抑制することができるので、動画の表示性能を向上させることができる。   In the second embodiment, as described above, the backlight 26 is configured to be controlled by the impulse drive that blinks at a predetermined time interval when displaying an image, thereby suppressing an afterimage from remaining on the retina. Therefore, the display performance of moving images can be improved.

なお、第２実施形態による液晶表示装置１０１のその他の効果は、上記第１実施形態と同様である。   The remaining effects of the liquid crystal display device 101 according to the second embodiment are similar to those of the aforementioned first embodiment.

（第３実施形態）
図５は、本発明の第３実施形態による液晶表示装置の画素の構成を示す図である。次に、図５を参照して、この第３実施形態では、上記第１実施形態と異なり、表示画素容量３８に蓄積される電荷をリセットするためのトランジスタ４１が設けられている液晶表示装置１０２について説明する。 (Third embodiment)
FIG. 5 is a diagram illustrating a pixel configuration of a liquid crystal display device according to a third embodiment of the present invention. Next, referring to FIG. 5, in the third embodiment, unlike the first embodiment, the liquid crystal display device 102 in which a transistor 41 for resetting the electric charge accumulated in the display pixel capacitor 38 is provided. Will be described.

この第３実施形態による画素３４ａでは、図５に示すように、ゲートライン４０にゲートが接続されるとともに、表示画素容量３８の一方電極３８ａにソースおよびドレインの一方が接続されるとともに、共通電極ＶＣＯＭにソースおよびドレインの他方が接続され、表示画素容量３８に蓄積される電荷をリセットする機能を有するトランジスタ４１が備えられている。なお、トランジスタ４１は、本発明の「第３トランジスタ」の一例である。 In the pixel 34a according to the third embodiment, as shown in FIG. 5, the gate is connected to the gate line 40, one of the source and the drain is connected to one electrode 38a of the display pixel capacitor 38, and the common electrode V COM and the other of the source and drain connected to, the transistor 41 having the function of resetting the charge accumulated in the display pixel capacitor 38 is provided. The transistor 41 is an example of the “third transistor” in the present invention.

なお、第３実施形態による液晶表示装置１０２のその他の構成は、上記第１実施形態と同様である。   The remaining configuration of the liquid crystal display device 102 according to the third embodiment is similar to that of the aforementioned first embodiment.

第３実施形態では、上記のように、表示画素容量３８の一方電極３８ａにソースおよびドレインの一方が接続され、表示画素容量３８に蓄積される電荷をリセットするためのトランジスタ４１を備えることによって、トランジスタ４１により表示画素容量３８に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。   In the third embodiment, as described above, one of the source and the drain is connected to the one electrode 38a of the display pixel capacitor 38, and the transistor 41 for resetting the charge accumulated in the display pixel capacitor 38 is provided. Since the charge accumulated in the display pixel capacitor 38 can be discharged by the transistor 41, the influence of the image signal of the image displayed immediately before on the image signal of the next displayed image can be suppressed. .

なお、第３実施形態による液晶表示装置１０２のその他の効果は、上記第１実施形態と同様である。   The remaining effects of the liquid crystal display device 102 according to the third embodiment are similar to those of the aforementioned first embodiment.

（第４実施形態）
図６は、本発明の第４実施形態による液晶表示装置の画素の構成を示す図である。次に、図６を参照して、この第４実施形態では、上記第１実施形態と異なり、補助容量４２が設けられている液晶表示装置１０３について説明する。 (Fourth embodiment)
FIG. 6 is a diagram showing a pixel configuration of the liquid crystal display device according to the fourth embodiment of the present invention. Next, with reference to FIG. 6, in the fourth embodiment, a liquid crystal display device 103 provided with an auxiliary capacitor 42 will be described, unlike the first embodiment.

この第４実施形態による画素３４ｂでは、図６に示すように、トランジスタ３７のソースおよびドレインの他方に、表示画素容量３８の一方電極３８ａが接続されるとともに、補助容量４２の一方電極４２ａが接続されている。これにより、表示画素容量３８の容量が十分でない場合でも、補助容量４２により、画像の信号電圧に対応する電荷を画素３４ｂに蓄積することが可能となる。   In the pixel 34b according to the fourth embodiment, as shown in FIG. 6, one electrode 38a of the display pixel capacitor 38 and one electrode 42a of the auxiliary capacitor 42 are connected to the other of the source and drain of the transistor 37. Has been. Thereby, even when the capacity of the display pixel capacitor 38 is not sufficient, the auxiliary capacitor 42 can store charges corresponding to the signal voltage of the image in the pixel 34b.

なお、第４実施形態による液晶表示装置１０３のその他の構成は、上記第１実施形態と同様である。   The remaining structure of the liquid crystal display device 103 according to the fourth embodiment is similar to that of the aforementioned first embodiment.

また、第４実施形態による液晶表示装置１０３の上記以外の効果は、上記第１実施形態と同様である。   The remaining effects of the liquid crystal display device 103 according to the fourth embodiment are similar to those of the aforementioned first embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第１実施形態〜第４実施形態では、バックライト用の光源として発光ダイオード素子（ＬＥＤ）を用いる例を示したが、本発明はこれに限らず、ＬＥＤ以外のバックライト用の光源を用いてもよい。   For example, in the first to fourth embodiments, an example in which a light emitting diode element (LED) is used as a light source for backlight has been described. However, the present invention is not limited to this, and a light source for backlight other than LED is used. May be used.

また、上記第１実施形態〜第４実施形態では、信号記憶容量３６の他方電極３６ｂと表示画素容量３８の他方電極３８ｂとを共通電極ＶＣＯＭに接続する例を示したが、本発明はこれに限らず、電位が同じであれば、信号記憶容量３６の他方電極３６ｂと表示画素容量３８の他方電極３８ｂとを共通電極ＶＣＯＭ以外の電極に接続してもよい。 In the first to fourth embodiments, an example for connecting the other electrode 38b of the other electrode 36b and the display pixel capacitor 38 of the signal storage capacitor 36 to the common electrode V COM, the present invention will now not limited to, if the potential is the same, may be connected to the other electrode 38b of the other electrode 36b and the display pixel capacitor 38 of the signal storage capacitor 36 to the electrodes other than the common electrode V COM.

本発明の第１実施形態による液晶表示装置の全体構成を示すブロック図である。1 is a block diagram illustrating an overall configuration of a liquid crystal display device according to a first embodiment of the present invention. 本発明の第１実施形態による画素の構成を示す図である。It is a figure which shows the structure of the pixel by 1st Embodiment of this invention. 本発明の第１実施形態による液晶表示装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the liquid crystal display device by 1st Embodiment of this invention. 本発明の第２実施形態による液晶表示装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the liquid crystal display device by 2nd Embodiment of this invention. 本発明の第３実施形態による液晶表示装置の画素の構成を示す図である。It is a figure which shows the structure of the pixel of the liquid crystal display device by 3rd Embodiment of this invention. 本発明の第４実施形態による液晶表示装置の画素の構成を示す図である。It is a figure which shows the structure of the pixel of the liquid crystal display device by 4th Embodiment of this invention.

符号の説明Explanation of symbols

２６ バックライト
３１ 信号線
３２ ゲートライン（第１ゲートライン）
３３ ゲートライン（第２ゲートライン）
３４、３４ａ、３４ｂ 画素
３５ トランジスタ（第１トランジスタ）
３６ 信号記憶容量
３６ａ 一方電極
３６ｂ 他方電極
３７ トランジスタ（第２トランジスタ）
３８ 表示画素容量
３８ａ 一方電極
３８ｂ 他方電極
３９ 液晶
４１ トランジスタ（第３トランジスタ） 26 Backlight 31 Signal line 32 Gate line (first gate line)
33 Gate line (second gate line)
34, 34a, 34b Pixel 35 Transistor (first transistor)
36 Signal storage capacity 36a One electrode 36b The other electrode 37 Transistor (second transistor)
38 Display pixel capacity 38a One electrode 38b The other electrode 39 Liquid crystal 41 Transistor (third transistor)

Claims (11)

信号線と、
前記信号線と交差する第１ゲートラインおよび第２ゲートラインと、
前記信号線と前記第１ゲートラインおよび前記第２ゲートラインとの交差に対応して配置される液晶を含む画素とを備え、
前記画素は、前記信号線がソースおよびドレインの一方に接続されるとともに、前記第１ゲートラインにゲートが接続される第１トランジスタと、前記第１トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、前記信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、前記第２ゲートラインにゲートが接続される第２トランジスタと、前記第２トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含む、液晶表示装置。 A signal line;
A first gate line and a second gate line intersecting the signal line;
A pixel including a liquid crystal disposed corresponding to an intersection of the signal line and the first gate line and the second gate line;
In the pixel, the signal line is connected to one of a source and a drain, a first transistor having a gate connected to the first gate line, and one electrode connected to the other of the source and the drain of the first transistor. A signal storage capacitor, a second transistor having one of a source and a drain connected to one electrode of the signal storage capacitor and a gate connected to the second gate line, and a source and a drain of the second transistor A display pixel capacitor having one electrode connected to the other of the liquid crystal display device. 前記画素の前記信号記憶容量に画像信号に対応する電荷を書き込んだ後、前記信号記憶容量に書き込まれた電荷を前記表示画素容量に移動させるように構成されている、請求項１に記載の液晶表示装置。   2. The liquid crystal according to claim 1, wherein after the charge corresponding to the image signal is written in the signal storage capacity of the pixel, the charge written in the signal storage capacity is moved to the display pixel capacity. Display device. 光源としてのバックライトをさらに備え、
前記表示画素容量に蓄積される電荷により前記画素に含まれる液晶が応答する期間と、前記液晶の応答後、前記バックライトを一定の時間点灯している期間とに、前記信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている、請求項１または２に記載の液晶表示装置。 Further equipped with a backlight as a light source,
An image signal is stored in the signal storage capacitor during a period in which the liquid crystal included in the pixel responds due to the electric charge accumulated in the display pixel capacitor and in a period in which the backlight is lit for a certain time after the liquid crystal responds. The liquid crystal display device according to claim 1, wherein a charge corresponding to is written. 前記バックライトは、発光ダイオード素子により構成されている、請求項３に記載の液晶表示装置。   The liquid crystal display device according to claim 3, wherein the backlight includes a light emitting diode element. 前記バックライトは、赤色、緑色および青色に対応する３つの発光ダイオード素子により構成されており、前記バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている、請求項３または４に記載の液晶表示装置。   The backlight is configured by three light emitting diode elements corresponding to red, green, and blue, and the backlight is configured to be controlled by field sequential driving that lights in order for each color. Item 5. A liquid crystal display device according to item 3 or 4. 前記バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている、請求項３または４に記載の液晶表示装置。   5. The liquid crystal display device according to claim 3, wherein the backlight is configured to be controlled by impulse driving which blinks at a predetermined time interval when displaying an image. 6. 前記表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、前記信号線に印加される電圧が補正されるように構成されている、請求項１〜６のいずれか１項に記載の液晶表示装置。   The voltage applied to the signal line is corrected based on the signal voltage of the image of the immediately preceding frame or subframe applied to the display pixel capacitor. 2. A liquid crystal display device according to item 1. 前記表示画素容量の一方電極にソースおよびドレインの一方が接続され、前記表示画素容量に蓄積される電荷をリセットするための第３トランジスタをさらに備える、請求項１〜６のいずれか１項に記載の液晶表示装置。   7. The device according to claim 1, further comprising a third transistor having one of a source and a drain connected to one electrode of the display pixel capacitor, and resetting a charge accumulated in the display pixel capacitor. Liquid crystal display device. 前記信号記憶容量の容量値は、前記表示画素容量の容量値よりも大きくなるように構成されている、請求項１〜８のいずれか１項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein a capacity value of the signal storage capacity is configured to be larger than a capacity value of the display pixel capacity. 前記画素に含まれる液晶は、前記液晶を相転移させる電圧を印加した後に前記液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている、請求項１〜９のいずれか１項に記載の液晶表示装置。   The liquid crystal included in the pixel is configured to have a bend alignment in which constituent molecules of the liquid crystal are arranged in a bow shape after applying a voltage that causes phase transition of the liquid crystal. 2. A liquid crystal display device according to item 1. 前記信号記憶容量の他方電極と、前記表示画素容量の他方電極とは、同じ電位になるように構成されている、請求項１〜１０のいずれか１項に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the other electrode of the signal storage capacitor and the other electrode of the display pixel capacitor are configured to have the same potential.
JP2007206075A 2007-08-08 2007-08-08 Liquid crystal display Active JP5200209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007206075A JP5200209B2 (en) 2007-08-08 2007-08-08 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206075A JP5200209B2 (en) 2007-08-08 2007-08-08 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2009042405A true JP2009042405A (en) 2009-02-26
JP5200209B2 JP5200209B2 (en) 2013-06-05

Family

ID=40443210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206075A Active JP5200209B2 (en) 2007-08-08 2007-08-08 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5200209B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122271A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device
JP2012003236A (en) * 2010-04-09 2012-01-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device and its driving method
KR20120003402A (en) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
KR20120003394A (en) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
KR20120033225A (en) 2010-08-05 2012-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
DE112011101152T5 (en) 2010-03-31 2013-01-10 Semiconductor Energy Laboratory Co.,Ltd. Liquid crystal display device and method for its control
DE112011101260T5 (en) 2010-04-09 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. A liquid crystal display device and method for driving the same
US8537086B2 (en) 2010-06-16 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8564629B2 (en) 2010-05-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US8564529B2 (en) 2010-06-21 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8587579B2 (en) 2009-09-18 2013-11-19 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and driving method thereof
EP2698785A1 (en) * 2011-04-12 2014-02-19 Sharp Kabushiki Kaisha Liquid crystal display device and multi-display system
US8907881B2 (en) 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9047840B2 (en) 2010-06-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9064469B2 (en) 2010-07-02 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9109286B2 (en) 2010-06-18 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing power storage device
US9165521B2 (en) 2010-07-26 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof
US9172946B2 (en) 2010-07-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device displaying stereoscopic images
US9224339B2 (en) 2010-07-02 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9230489B2 (en) 2010-07-02 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving liquid crystal display device
US9275585B2 (en) 2010-12-28 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Driving method of field sequential liquid crystal display device
US9286848B2 (en) 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9293104B2 (en) 2010-07-02 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9507220B2 (en) 2010-08-06 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528957B2 (en) * 1987-08-27 1996-08-28 ヒューズ・エアクラフト・カンパニー Energizing matrix cell for AC operation
JPH09114421A (en) * 1995-10-19 1997-05-02 Asahi Glass Co Ltd Color liquid crystal display device
JPH11295694A (en) * 1998-04-08 1999-10-29 Hoshiden Philips Display Kk Liquid crystal display device
JP2001255858A (en) * 2000-01-06 2001-09-21 Victor Co Of Japan Ltd Liquid crystal display system
JP2003222902A (en) * 2002-01-30 2003-08-08 Hitachi Ltd Display and module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528957B2 (en) * 1987-08-27 1996-08-28 ヒューズ・エアクラフト・カンパニー Energizing matrix cell for AC operation
JPH09114421A (en) * 1995-10-19 1997-05-02 Asahi Glass Co Ltd Color liquid crystal display device
JPH11295694A (en) * 1998-04-08 1999-10-29 Hoshiden Philips Display Kk Liquid crystal display device
JP2001255858A (en) * 2000-01-06 2001-09-21 Victor Co Of Japan Ltd Liquid crystal display system
JP2003222902A (en) * 2002-01-30 2003-08-08 Hitachi Ltd Display and module

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587579B2 (en) 2009-09-18 2013-11-19 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and driving method thereof
DE112011101152T5 (en) 2010-03-31 2013-01-10 Semiconductor Energy Laboratory Co.,Ltd. Liquid crystal display device and method for its control
WO2011122271A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device
US8941127B2 (en) 2010-03-31 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device
JP2013041288A (en) * 2010-03-31 2013-02-28 Semiconductor Energy Lab Co Ltd Display device
US8581818B2 (en) 2010-03-31 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
JP2011227477A (en) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd Field sequential driving type display device
JP2012003236A (en) * 2010-04-09 2012-01-05 Semiconductor Energy Lab Co Ltd Liquid crystal display device and its driving method
US9368090B2 (en) 2010-04-09 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US9135877B2 (en) 2010-04-09 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
DE112011101260T5 (en) 2010-04-09 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. A liquid crystal display device and method for driving the same
US8907881B2 (en) 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8830278B2 (en) 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8823754B2 (en) 2010-04-09 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8564629B2 (en) 2010-05-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR101840186B1 (en) 2010-05-25 2018-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device and driving method thereof
US8537086B2 (en) 2010-06-16 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US9109286B2 (en) 2010-06-18 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing power storage device
US8564529B2 (en) 2010-06-21 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9047840B2 (en) 2010-06-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9286848B2 (en) 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US8988337B2 (en) 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US9336739B2 (en) 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US11289031B2 (en) 2010-07-02 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US10943547B2 (en) 2010-07-02 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20120003402A (en) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
KR20120003394A (en) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US9064469B2 (en) 2010-07-02 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US9293104B2 (en) 2010-07-02 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9224339B2 (en) 2010-07-02 2015-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9230489B2 (en) 2010-07-02 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving liquid crystal display device
US9165521B2 (en) 2010-07-26 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof
US9172946B2 (en) 2010-07-27 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device displaying stereoscopic images
KR20120033225A (en) 2010-08-05 2012-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Driving method of liquid crystal display device
US9177510B2 (en) 2010-08-05 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Driving method for irradiating colors of a liquid crystal display device
US9507220B2 (en) 2010-08-06 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US9275585B2 (en) 2010-12-28 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Driving method of field sequential liquid crystal display device
US9140942B2 (en) 2011-04-12 2015-09-22 Sharp Kabushiki Kaisha Liquid crystal display device and multi-display system
EP2698785A1 (en) * 2011-04-12 2014-02-19 Sharp Kabushiki Kaisha Liquid crystal display device and multi-display system
EP2698785A4 (en) * 2011-04-12 2014-12-24 Sharp Kk Liquid crystal display device and multi-display system

Also Published As

Publication number Publication date
JP5200209B2 (en) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5200209B2 (en) Liquid crystal display
KR101245944B1 (en) Liquid crystal display device and driving method thereof
US8400390B2 (en) Gate driving device and liquid crystal display having the same
US8344991B2 (en) Display device and driving method thereof
TWI408646B (en) Gate driver, display device having the same and method of driving the same
JP5378592B2 (en) Display device and display driving method
US7760179B2 (en) Liquid crystal panel having the dual data lines, data driver, liquid crystal display device having the same and driving method thereof
KR101432717B1 (en) Display apparaturs and method for driving the same
JP2008003609A (en) Liquid crystal display device and driving method therefor
US9035930B2 (en) Display device and driving method thereof
JP2006079092A (en) Display device and driving method thereof
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20090009583A (en) Display
US20090219237A1 (en) Electro-optical device, driving method thereof, and electronic apparatus
KR100389027B1 (en) Liquid Crystal Display and Driving Method Thereof
KR20100055150A (en) Liquid crystal display and driving method of the same
JP2006154088A (en) Active matrix type liquid crystal display device
KR101325199B1 (en) Display device and method for driving the same
JP5075533B2 (en) Liquid crystal display
JP6042597B2 (en) Liquid crystal display device and driving method thereof
US20120098816A1 (en) Liquid Crystal Display and Driving Method Thereof
KR101989931B1 (en) Liquid crystal display and undershoot generation circuit thereof
JP2008070880A (en) Display device and storage driving circuit of the same
US8040314B2 (en) Driving apparatus for liquid crystal display
KR102250951B1 (en) Liquid Crystal Display Device and Driving Method the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121204

R150 Certificate of patent or registration of utility model

Ref document number: 5200209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250