JP2009038094A - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP2009038094A JP2009038094A JP2007198933A JP2007198933A JP2009038094A JP 2009038094 A JP2009038094 A JP 2009038094A JP 2007198933 A JP2007198933 A JP 2007198933A JP 2007198933 A JP2007198933 A JP 2007198933A JP 2009038094 A JP2009038094 A JP 2009038094A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- via hole
- layer
- plating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、多層配線基板の製造方法に関するものである。特に、電解めっきでビアホールの穴埋めするフィルドめっき前処理方法に関するものである。 The present invention relates to a method for manufacturing a multilayer wiring board. In particular, the present invention relates to a filled plating pretreatment method in which via holes are filled by electrolytic plating.
従来、多層配線基板を製造するのに、銅箔付プリプレグ構成のものが提案されている。銅箔を薄くすることにより微細配線を形成することが可能となり、高配線密度化、薄膜化、小型化を図ることができる。一方、上下の導体配線層を接続するビアホールは、エキシマーレーザーやＹＡＧ第３高調波、第４高調波を用いたレーザー加工機の導入が盛んになり、微小径のビアホール形成が容易になってきている。
そして、これらを応用して、回路形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、レーザーによりビアホールを設けて、下地無電解めっきの後、電解めっきで前記ビアホールの穴埋めする多層配線基板の製造方法が盛んに行われている（特許文献１）。
Then, by applying these, a prepreg and a metal foil are laminated and integrated on the inner layer material on which the circuit is formed, a via hole is provided by a laser, and after the base electroless plating, the via hole is filled by electrolytic plating The manufacturing method of a wiring board is performed actively (patent document 1).
解決しようとする問題点は、下地無電解めっき後に、上層配線用にめっきレジストを設けてから、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする場合、不要部分のめっきレジスト残さが、特に前記ビアホール内の上記電解めっき形成を阻害してしまう場合がある。 本発明は、めっきレジスト残さの悪影響を取り除いて、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法を提供することを目的としている。
The problem to be solved is that, after providing the plating resist for the upper layer wiring after the base electroless plating, when the upper layer wiring layer is formed by electrolytic plating and the via hole is filled, the remaining part of the plating resist is particularly In some cases, the formation of the electrolytic plating in the via hole may be hindered. An object of the present invention is to provide a method for manufacturing a multilayer wiring board that eliminates the adverse effects of plating resist residue and forms an upper wiring layer and fills the via hole by electrolytic plating.
本発明は、回路形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、その金属箔を穴形状にパターニングした後レーザーによりビアホール用の穴を設けて、下地無電解めっきし、上層配線用にめっきレジストを設けてから、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法にあたって、上層配線層上の前記下地無電解めっき膜厚が半分以下になるまでエッチングで除去してから、電解めっきで上層配線層の形成と前記ビアホールを穴埋めする多層配線基板の製造方法を提供することである。
また、回路形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、その金属箔を穴形状にパターニングした後レーザーによりビアホール用の穴を設けて、下地無電解めっきし、上層配線用にめっきレジストを設けてから、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法にあたって、前記金属箔のビアホールを設けない部分に金属箔の欠落部分を設けて、上層の配線層上の前記下地無電解めっき膜厚が半分以下になるまでエッチングで除去してから、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法を提供することである。
In the present invention, a prepreg and a metal foil are laminated and integrated on an inner layer material on which a circuit is formed, the metal foil is patterned into a hole shape, a hole for a via hole is provided by a laser, a base electroless plating is performed, and an upper layer is formed. In the manufacturing method of the multilayer wiring board in which the plating resist is provided for wiring and the upper wiring layer is formed by electrolytic plating and the via hole is filled, until the base electroless plating film thickness on the upper wiring layer is reduced to half or less. It is an object of the present invention to provide a method for manufacturing a multilayer wiring board in which an upper wiring layer is formed by electrolytic plating and the via hole is filled after removing by etching.
Also, a prepreg and a metal foil are laminated and integrated on the inner layer material on which the circuit is formed, the metal foil is patterned into a hole shape, and then a hole for a via hole is provided by a laser, the base electroless plating is performed, and the upper layer wiring is used. In the manufacturing method of the multilayer wiring board in which the plating resist is provided on the substrate and then the upper wiring layer is formed by electrolytic plating and the via hole is filled, the metal foil lacking portion is provided in the portion where the via hole of the metal foil is not provided. By providing a method for manufacturing a multilayer wiring board in which the underlayer electroless plating film thickness on the wiring layer is removed by etching until the thickness is less than half, and then the upper wiring layer is formed by electrolytic plating and the via hole is filled is there.
本発明の方法は、回路形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、その金属箔を穴形状にパターニングした後レーザーによりビアホールを設けて、下地無電解めっきし、上層配線用にめっきレジストを設けてから、電解めっきで上層配線層の形成と前記ビアホールの穴埋めする多層配線基板の製造方法にあたって、電解フィルドめっきする前に、その下地である上層の配線層上の下地無電解めっき膜厚が半分以下になるまでエッチングで除去するので、ビアホールの穴内のめっきレジスト残さやその他の汚れを取り除くことができ、電解フィルドめっきが形成されないような不良が発生しにくい。
また、ビアホール用の穴を設けて、下地無電解めっき層を設けると、ビアホール内の無電解めっき厚は、ビアホール表面である金属箔や金属箔の無い部分より厚く付く場合が多いので、ビアホールを設けない金属箔部分に、金属箔の無い部分を設けておくと、下地無電解めっき膜をエッチングしていく際、この部分の下地無電解めっき膜のありなしでの色の変化がエッチング停止の目安となり、上層配線用金属箔が必要以上エッチングされることがない。
In the method of the present invention, a prepreg and a metal foil are laminated and integrated on an inner layer material on which a circuit is formed, the metal foil is patterned into a hole shape, a via hole is provided by a laser, a base electroless plating is performed, and an upper layer wiring is formed. In the manufacturing method of the multilayer wiring board in which the upper layer is formed by electrolytic plating and the via hole is filled, before the electrolytic field plating, the base layer on the upper layer, which is the base layer, is provided. Since it is removed by etching until the electrolytic plating film thickness becomes half or less, the plating resist residue and other dirt in the hole of the via hole can be removed, and a defect that does not form electrolytic filled plating hardly occurs.
In addition, when a hole for a via hole is provided and an underlying electroless plating layer is provided, the electroless plating thickness in the via hole is often thicker than the metal foil on the via hole surface or the portion without the metal foil. If the part without metal foil is provided in the metal foil part that is not provided, when etching the base electroless plating film, the color change with or without the base electroless plating film in this part is stopped. As a guide, the upper wiring metal foil is not etched more than necessary.
本発明に述べる内層材は、配線基板の一般的な内層に用いるもので、一般的に、補強基材に樹脂組成物を含浸した樹脂含浸基材の必要枚数の上面及び又は下面に、銅、アルミニュウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔を積層一体化し、金属箔をエッチング等により回路形成したものである。 The inner layer material described in the present invention is used for a general inner layer of a wiring board, and generally, copper, copper, on the upper surface and / or lower surface of a required number of resin-impregnated base materials obtained by impregnating a reinforcing base material with a resin composition, A metal foil made of aluminum, brass, nickel, iron or the like alone, alloy or composite foil is laminated and integrated, and the metal foil is formed by etching or the like.
本発明に述べるプリプレグは、補強基材に樹脂組成物を含浸させ、半硬化のＢステージ状態にした接着シートで、一般的な配線基板に用いるプリプレグが使用できる。 The prepreg described in the present invention is an adhesive sheet in which a reinforcing base material is impregnated with a resin composition to form a semi-cured B stage, and a prepreg used for a general wiring board can be used.
上記の樹脂組成物としては、プリント配線板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ−ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の１種類または２種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシュウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
また、樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。さらに必要に応じて有機溶媒、難燃剤、硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
As said resin composition, the well-known and usual resin composition used as an insulating material of a printed wiring board can be used. Usually, a thermosetting resin having good heat resistance and chemical resistance is used as a base, and one kind of resin such as phenol resin, epoxy resin, polyimide resin, unsaturated polyester resin, polyphenylene oxide resin, fluorine resin or the like Two or more types are used in combination, and as required, inorganic powder fillers such as talc, clay, silica, alumina, calcium carbonate, aluminum hydroxide, antimony trioxide, and antimony pentoxide, glass fiber, asbestos fiber, pulp fiber Further, a fiber filler such as synthetic fiber or ceramic fiber is added.
In addition, the resin composition may be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, and the like. Further, various additives and fillers such as an organic solvent, a flame retardant, a curing agent, a curing accelerator, thermoplastic particles, a colorant, an ultraviolet light impermeant, an antioxidant and a reducing agent are added as necessary.
上記の補強基材としては、ガラス、アスベスト等の無機質繊維、ポリエステル、ポリアミド、ポリアクリル、ポリビニルアルコール、ポリイミド、フッ素樹脂等の有機質繊維、木綿等の天然繊維の織布、不織布、紙、マット等を用いるものである。 Examples of the reinforcing substrate include inorganic fibers such as glass and asbestos, polyester, polyamide, polyacryl, polyvinyl alcohol, polyimide, organic fibers such as fluorine resin, natural fibers such as cotton, nonwoven fabric, paper, mats, etc. Is used.
通常、補強基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で２０〜９０重量％となるように補強基材に含浸又は塗工した後、通常１００〜２００℃の温度で１〜３０分加熱乾燥し、半硬化状態（Ｂステージ状態）のプリプレグを得る。このプリプレグを通常１〜２０枚重ね、その両面に金属箔を配置した構成で加熱加圧する。成形条件としては通常の積層板の手法が適用でき、例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度１００〜２５０℃、圧力２〜１００ｋｇ／ｃｍ２、加熱時間０．１〜５時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件５０〜１５０℃、０．１〜５ＭＰａの条件で減圧下又は大気圧の条件で行ったりする。絶縁層となるプリプレグ層の厚みは用途によって異なるが、通常０．１〜５．０ｍｍの厚みのものが良い。 Usually, after impregnating or coating the reinforcing base so that the amount of the resin composition attached to the reinforcing base is 20 to 90% by weight in terms of the resin content of the prepreg after drying, the temperature is usually 100 to 200 ° C. And dried for 1 to 30 minutes to obtain a prepreg in a semi-cured state (B stage state). Usually, 1 to 20 sheets of this prepreg are stacked and heated and pressed in a configuration in which metal foils are arranged on both surfaces. As a molding condition, a method of a normal laminated plate can be applied. For example, a multi-stage press, a multi-stage vacuum press, continuous molding, an autoclave molding machine or the like is used, and a temperature is typically 100 to 250 ° C., a pressure is 2 to 100 kg / cm 2 , and heating is performed. The molding may be performed in the range of 0.1 to 5 hours, or may be performed under reduced pressure or atmospheric pressure under a lamination condition of 50 to 150 ° C. and 0.1 to 5 MPa using a vacuum laminating apparatus or the like. Although the thickness of the prepreg layer used as an insulating layer changes with uses, the thickness of 0.1-5.0 mm is good normally.
本発明に述べる金属箔は、一般的な配線基板に用いる金属の箔が使用できる。本発明に用いる金属箔の表面粗さはＪＩＳＢ０６０１に示す１０点平均粗さ（Ｒｚ）が両面とも２．０μｍ以下であることが電気特性上好ましい。金属箔には銅箔、ニッケル箔、アルミニウム箔などを用いることができるが、通常は銅箔を使用する。銅箔の製造条件は、硫酸銅浴の場合、硫酸５０〜１００ｇ／Ｌ、銅３０〜１００ｇ／Ｌ、液温２０℃〜８０℃、電流密度０．５〜１００Ａ／ｄｍ２の条件、ピロリン酸銅浴の場合、ピロリン酸カリウム１００〜７００ｇ／Ｌ、銅１０〜５０ｇ／Ｌ、液温３０℃〜６０℃、ｐＨ８〜１２、電流密度１〜１０Ａ／ｄｍ２の条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤をいれる場合もある。 As the metal foil described in the present invention, a metal foil used for a general wiring board can be used. As for the surface roughness of the metal foil used in the present invention, the 10-point average roughness (Rz) shown in JIS B0601 is preferably 2.0 μm or less on both sides in view of electrical characteristics. Although copper foil, nickel foil, aluminum foil, etc. can be used for metal foil, copper foil is usually used. In the case of a copper sulfate bath, the production conditions of the copper foil are sulfuric acid 50-100 g / L, copper 30-100 g / L, liquid temperature 20 ° C.-80 ° C., current density 0.5-100 A / dm 2 , pyrophosphoric acid In the case of a copper bath, the conditions of potassium pyrophosphate 100-700 g / L, copper 10-50 g / L, liquid temperature 30 ° C.-60 ° C., pH 8-12, current density 1-10 A / dm 2 are commonly used. In some cases, various additives may be added in consideration of the physical properties and smoothness of copper.
金属箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより金属箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。防錆処理金属の量は、金属の種類によって異なるが、合計で１０〜２０００μｇ／ｄｍ２が好適である。防錆処理が厚すぎるとエッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。さらに、防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
The antirust treatment performed on the resin adhesive surface of the metal foil can be performed using any of nickel, tin, zinc, chromium, molybdenum, cobalt, or an alloy thereof. In these methods, a thin film is formed on a metal foil by sputtering, electroplating or electroless plating, but electroplating is preferable from the viewpoint of cost. The amount of the rust-proofing metal varies depending on the type of metal, but is preferably 10 to 2000 μg /
本発明に述べるビアホールは、めっき時に貫通していない全ての接続穴で、２以上の複数の導体層の層間を接続するためのめっきをした穴であるインタースティシャルバイアホール（ＩＶＨ）が含まれる。また、穴内表面がめっきしたもののほか、穴内部がすべてめっきしたフィルドバイアも含まれる。バイアホールの直径は、絶縁層の厚さと同程度から２倍程度のものがフィルドバイアを形成しやすい。 The via holes described in the present invention include interstitial via holes (IVH) that are plated holes for connecting the layers of two or more conductor layers at all connection holes that are not penetrated during plating. . In addition to those plated on the inner surface of the hole, fill vias in which the entire hole is plated are also included. A via hole having a diameter about the same as or twice the thickness of the insulating layer tends to form a fill via.
本発明に述べる下地無電解めっきは、ビアホールを設けた後の、基板表面全面に設けた無電解めっきで、上層表面、ビアホール側面、ビアホール底面部の内層回路表面などにめっきされる。 The base electroless plating described in the present invention is an electroless plating provided on the entire surface of the substrate after the via hole is provided, and is plated on the surface of the upper layer, the side surface of the via hole, the inner layer circuit surface of the bottom surface of the via hole, and the like.
本発明に述べるめっきレジストは、電解めっきを防止するもので、ドライフィルムや液状レジストを、基板全面に設け、露光後、炭酸ナトリウム水溶液などで、この後行う電解めっき部分を取り除くように現像したものである。 The plating resist described in the present invention prevents electrolytic plating. A dry film or a liquid resist is provided on the entire surface of the substrate, and after exposure, developed with a sodium carbonate aqueous solution or the like so as to remove the subsequent electrolytic plating portion. It is.
本発明に述べる上層配線層は、内層材の表面に設けた硬化したプリプレグよりなる層の上層に設けた配線層をさす。 The upper wiring layer described in the present invention refers to a wiring layer provided on an upper layer of a cured prepreg provided on the surface of the inner layer material.
本発明に述べる金属箔の欠落部分は、内層材の上層の硬化後のプリプレグの表面に設けた、金属箔のない部分で、ビアホールを設ける時に合わせなくともかまわないが、ビアホールを設けるために、この金属箔をエッチング等により穴形状にパターニングするときに合わせて、設けるのが好ましい。また、ビアホールおよびその周辺の下地無電解めっきのエッチング具合を見るためのものなので、特に、ビアホールの近傍に一箇所以上設けるのが好ましいが、場所に余裕がない場合は、パネル（製造用の大きさの板）周辺に設けてもかまわない。
欠落部分の形は、正三角形、二等辺三角形、直角三角形などの三角形、正方形、長方形、ひし形、平行四辺形、台形などの四角形、（正）六角形、（正）八角形、（正）十二角形、（正）二十角形などの（正）ｎ角形（ｎは正の整数）、円、楕円、星型などを組み合わせた模様など特に限定はないものであり、これら単位の単独繰り返し、あるいは２種類以上組合せで使うことも可能である。大きさは、目視が可能な大きさであるのが好ましいが、ＣＣＤ等のカメラで識別できる大きさであればかまわない。
The missing portion of the metal foil described in the present invention is a portion without the metal foil provided on the surface of the prepreg after the upper layer of the inner layer material is cured, and may not be matched when providing the via hole. It is preferable to provide this metal foil when it is patterned into a hole shape by etching or the like. In addition, since it is for checking the etching condition of the base electroless plating around the via hole and its surroundings, it is particularly preferable to provide one or more in the vicinity of the via hole. Sano board) may be provided around.
The shape of the missing part is a triangle such as a regular triangle, an isosceles triangle, a right triangle, a square, a rectangle, a rhombus, a parallelogram, a trapezoid, a quadrangle, a (positive) hexagon, a (positive) octagon, and a (positive) tens There is no particular limitation such as a combination of a square, a (positive) n-gon (such as a (positive) icosahedron) (n is a positive integer), a circle, an ellipse, a star, and the like. Alternatively, two or more types can be used in combination. The size is preferably a size that can be visually checked, but may be a size that can be identified by a camera such as a CCD.
以下、本発明を図面に示す実施の形態に基づいて説明する。
図１は、本発明の多層配線基板の製造方法を示している。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 1 shows a method for manufacturing a multilayer wiring board according to the present invention.
まず、図１（ａ）に示すように、内層回路１を形成した内層材２にプリプレグ３とその上層に上層配線用の金属箔４とを積層一体化し、その上層配線用の金属箔４を穴形状にパターニングした後、パターニングした部分にレーザーによりビアホール用の穴５を設ける。
回路形成した内層材にプリプレグとその上層に金属箔とを積層一体化する方法は、内層基板とプリプレグ、銅箔を積層プレスする方法や、片面金属箔付樹脂をラミネートとする方法を用いる。絶縁層の厚みは１０から１００μｍ程度、望ましくは２０から６０μｍがよく、金属箔の厚みは１から９μｍ程度である。片面金属箔付樹脂の作製に用いる樹脂、銅箔は積層板の時と同様のものを用い、樹脂ワニスを金属箔にキスコーター、ロールコーター、コンマコーター等を用いて塗布するか或いはフィルム状の樹脂を金属箔にラミネートして行う。樹脂ワニスを金属箔に塗布する場合は、その後、加熱ならびに乾燥させるが、条件は１００〜２００℃の温度で１〜３０分とするのが適当であり、加熱、乾燥後の樹脂組成物中における残留溶剤量は、０．２〜１０％程度が適当である。フィルム状の樹脂を金属箔にラミネートする場合は、５０〜１５０℃、０．１〜５ＭＰａの条件で真空或いは大気圧の条件が適当である。
また、ビアホール形成に用いることが出来るレーザーとしては、ＣＯ２やＣＯ、エキシマ等の気体レーザーやＹＡＧ等の固体レーザーがある。ＣＯ２レーザーが容易に大出力を得られる事からφ５０μｍ以上のＩＶＨの加工に適している。φ５０μｍ以下の微細なＩＶＨを加工する場合は、より短波長で集光性のよいＹＡＧレーザーが適しているが、内層の銅箔を貫通しないよう注意する必要がある。
また、上記の上層配線用の金属箔４をビアホール用として穴形状にパターニングするとき同時に、ここの金属箔のビアホール用の穴５の近傍に、金属箔の欠落部分６を設ける。通常のエッチングレジスト方法により容易に同時に設けることができる。
First, as shown in FIG. 1A, a
As a method of laminating and integrating the prepreg and the metal foil on the upper layer on the inner layer material on which the circuit is formed, a method of laminating and pressing the inner layer substrate, the prepreg and the copper foil, or a method of laminating a resin with a single-sided metal foil is used. The insulating layer has a thickness of about 10 to 100 μm, preferably 20 to 60 μm, and the metal foil has a thickness of about 1 to 9 μm. Resin used for the production of resin with single-sided metal foil, copper foil is the same as that for laminates, and resin varnish is applied to metal foil using a kiss coater, roll coater, comma coater, etc., or a film-like resin Is laminated to a metal foil. When the resin varnish is applied to the metal foil, it is then heated and dried, but the condition is suitably 1 to 30 minutes at a temperature of 100 to 200 ° C., and in the resin composition after heating and drying. The residual solvent amount is suitably about 0.2 to 10%. When laminating a film-like resin on a metal foil, vacuum or atmospheric pressure conditions are suitable under the conditions of 50 to 150 ° C. and 0.1 to 5 MPa.
As the laser is able to be used for forming a via hole, CO 2 and CO, it has a solid laser gas laser or a YAG or the like of an excimer like. Since a CO 2 laser can easily obtain a large output, it is suitable for processing IVH of φ50 μm or more. When processing a fine IVH of φ50 μm or less, a YAG laser with a shorter wavelength and good condensing property is suitable, but care must be taken not to penetrate the inner layer copper foil.
In addition, when the
次に、図１（ｂ）に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上記の上層配線用の金属箔の厚さ４を１から３μｍ程度までハーフエッチングする。このとき上記上層配線用の金属箔４の厚さが最初から１から３μｍ程度であれば、さらにハーフエッチングする必要はない。
Next, as shown in FIG. 1 (b), the
次に、図１（ｃ）に示すように、金属箔上、金属箔の欠落部分及びビアホール内部に触媒核を付与後、無電解めっき層７を形成する。たとえば、触媒核の付与には、パラジウムイオン触媒であるアクチベーターネオガント（アトテック・ジャパン株式会社製、商品名）やパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成工業株式会社製、商品名）を使用する。本発明における上記パラジウム触媒の銅箔上への吸着量は０．０３〜０．６μｇ／ｃｍ２の範囲であり、更に望ましくは０．０５〜０．３μｇ／ｃｍ２の範囲である。パラジウム触媒を吸着させる際の処理温度は１０〜４０℃が好ましい。処理時間をコントロールすることにより、パラジウム触媒の銅箔上への吸着量をコントロールすることができる。
また、無電解めっきには、ＣＵＳＴ２０００（日立化成工業株式会社製、商品名）やＣＵＳＴ２０１（日立化成工業株式会社製、商品名）等の市販の無電解銅めっきが使用できる。これらの無電解銅めっきは硫酸銅、ホルマリン、錯化剤、水酸化ナトリウムを主成分とする。めっきの厚さは次の電気めっきが行うことができる厚さであればよく、０．１〜５μｍの範囲である。しかし後述するように無電解めっき層に付着するビアホール内めっきレジスト残渣やその他の汚れをエッチングで除去するため、より好ましくは０．５〜５．０μｍの範囲である。
Next, as shown in FIG.1 (c), the electroless plating layer 7 is formed after providing a catalyst nucleus on the metal foil, the missing part of the metal foil, and the inside of the via hole. For example, an activator neogant (trade name, manufactured by Atotech Japan Co., Ltd.) that is a palladium ion catalyst and HS201B (trade name, manufactured by Hitachi Chemical Co., Ltd.) that is a palladium colloid catalyst are used for imparting a catalyst nucleus. . Adsorption onto a copper foil of the palladium catalyst in the present invention is in the range of 0.03~0.6μg / cm 2, more preferably in the range of 0.05~0.3μg / cm 2. The treatment temperature for adsorbing the palladium catalyst is preferably 10 to 40 ° C. By controlling the treatment time, the adsorption amount of the palladium catalyst on the copper foil can be controlled.
For electroless plating, commercially available electroless copper plating such as CUST2000 (trade name, manufactured by Hitachi Chemical Co., Ltd.) or CUST201 (trade name, manufactured by Hitachi Chemical Co., Ltd.) can be used. These electroless copper platings are mainly composed of copper sulfate, formalin, complexing agent and sodium hydroxide. The thickness of plating should just be the thickness which can perform the following electroplating, and is the range of 0.1-5 micrometers. However, as will be described later, in order to remove via-hole plating resist residue and other dirt adhering to the electroless plating layer by etching, the thickness is more preferably in the range of 0.5 to 5.0 μm.
次に、図１（ｄ）に示すように、無電解めっきを行った上にめっきレジスト８を形成する。めっきレジストの厚さは、その後めっきする導体の厚さと同程度かより厚い膜厚にするのが好適である。めっきレジストに使用できる樹脂には、ＰＭＥＲ Ｐ−ＬＡ９００ＰＭ（東京応化株式会社製、商品名）のような液状レジストや、ＨＷ−４２５（日立化成工業株式会社、商品名）、ＲＹ−３０２５（日立化成工業株式会社、商品名）等のドライフィルムがある。ビアホール上と導体回路となるべき個所はめっきレジストを形成しない。 Next, as shown in FIG.1 (d), after performing electroless plating, the plating resist 8 is formed. The thickness of the plating resist is preferably set to a thickness that is about the same as or thicker than the conductor to be subsequently plated. Resins that can be used for the plating resist include liquid resists such as PMER P-LA900PM (trade name, manufactured by Tokyo Ohka Co., Ltd.), HW-425 (trade name, Hitachi Chemical Co., Ltd.), RY-3025 (Hitachi Chemical). There are dry films such as Kogyo Co., Ltd. (trade name). A plating resist is not formed on the via hole and the portion to be a conductor circuit.
次に、図１（ｅ）に示すように、過マンガン酸塩、クロム酸塩、クロム酸のような酸化剤などを用いてビアホール内部の樹脂残さの除去を行った後、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上層の配線層上の下地無電解めっき層７の厚が半分以下になるまでエッチングにより除去する。金属箔の欠落部分６上の下地無電解めっき層７が無くなるかまたは薄くなってくるのが確認できるようになったときまでエッチングするのが好ましい。
Next, as shown in FIG. 1 (e), after removing the resin residue inside the via hole using an oxidizing agent such as permanganate, chromate, chromic acid, etc., ferric chloride is then used. Etching is performed with an etching solution such as an aqueous solution, ammonium persulfate, or a sulfuric acid-hydrogen peroxide solution mixed solution until the thickness of the underlying electroless plating layer 7 on the upper wiring layer becomes half or less. Etching is preferably performed until it can be confirmed that the underlying electroless plating layer 7 on the missing
次に、図１（ｆ）に示すように、電気めっきによりフィルドバイア９と回路パターン１０を形成する。電気めっきには、通常プリント配線板で使用されるフィルドバイア用硫酸銅電気めっきが使用できる。めっきの厚さは、回路導体として使用でき、なおかつビアホールを導体金属で埋め込むことができればよく、１〜１００μｍの範囲である事が好ましく、１０〜５０μｍの範囲である事がより好ましい。
Next, as shown in FIG. 1F, a fill via 9 and a
次に、図１（ｇ）に示すように、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてめっきレジスト８の剥離を行う。 Next, as shown in FIG. 1G, the plating resist 8 is peeled off using an alkaline stripping solution, sulfuric acid, or a commercially available resist stripping solution.
次に、図１（ｈ）に示すように、パターン部以外の銅を好ましくは１０〜３００ｇ／Ｌの硫酸及び１０〜２００ｇ／Ｌの過酸化水素を主成分とするエッチング液を用いて除去することで回路形成が終了する。エッチング終了後、アンダーカットが片側５μｍ以内であることが好ましい。
以上示した方法により２層より成る配線基板が完成する。さらに多層板を作製する場合は、この配線基板の表面を粗面化などし、この銅パターンの上に形成される層間樹脂絶縁層との密着性を向上させながら、プリプレグとその上層に金属箔とを積層などして作製する。
Next, as shown in FIG. 1 (h), copper other than the pattern portion is preferably removed using an etching solution mainly composed of 10 to 300 g / L sulfuric acid and 10 to 200 g / L hydrogen peroxide. This completes the circuit formation. After the etching is completed, the undercut is preferably within 5 μm on one side.
A two-layer wiring board is completed by the method described above. Furthermore, when producing a multilayer board, the surface of the wiring board is roughened, and while improving the adhesion with the interlayer resin insulating layer formed on the copper pattern, a metal foil is formed on the prepreg and the upper layer. And are laminated.
以下、本発明を実施例に基づいて説明する。
まず、回路形成した内層材に、絶縁層の厚みが３０μｍ、金属箔の厚みが５μｍの片面金属箔付樹脂フィルムを１２０℃、２ＭＰａの条件で真空ラミネートする。次に、この金属箔をビアホール用として直径８０μｍの穴形状にパターニングするとき同時に、ビアホールの近傍に一辺が１ｍｍの方形の金属箔の欠落部分を設ける。次に、直径８０μｍの穴形状部分にＣＯ２レーザーでビアホール用穴加工をする。次に、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液などのエッチング液により、上記の金属箔の厚さを２μｍまでハーフエッチングする。次に、金属箔上、金属箔の欠落部分及びビアホール内部にパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成工業株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成工業株式会社製、商品名）を使用して厚さ２μｍの下地無電解めっき層を形成する。次に、下地無電解めっきを行った上にドライフィルムレジストであるＳＬ−１２２９（日立化成工業株式会社、商品名）を使用して厚さ２９μｍのめっきレジストを形成する。ビアホール上と導体回路となるべき個所はめっきレジストを取り除く。次に、過硫酸アンモニウム、硫酸−過酸化水素水混合水溶液なのエッチング液により、下地無電解めっき膜厚減量パーセントが７５％になるまでエッチングにより除去する。次に、厚さ２０μｍの電気めっきにより回路パターンを形成する。次に、アルカリ性剥離液を用いてレジストの剥離を行い、パターン部以外の銅を好ましくは５０ｇ／Ｌの硫酸及び５０ｇ／Ｌの過酸化水素を主成分とするエッチング液を用いて除去する。
Hereinafter, the present invention will be described based on examples.
First, a resin film with a single-sided metal foil having an insulating layer thickness of 30 μm and a metal foil thickness of 5 μm is vacuum-laminated on the circuit-formed inner layer material under the conditions of 120 ° C. and 2 MPa. Next, when this metal foil is patterned into a hole shape having a diameter of 80 μm for a via hole, a missing portion of a rectangular metal foil having a side of 1 mm is provided in the vicinity of the via hole. Next, a hole for a via hole is formed in a hole-shaped portion having a diameter of 80 μm with a CO 2 laser. Next, the thickness of the metal foil is half-etched to 2 μm with an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution. Next, a catalyst core is provided on the metal foil by using HS201B (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is a palladium colloid catalyst inside the metal foil missing portion and inside the via hole, and then CUST2000 (Hitachi Chemical Industry Co., Ltd.). A base electroless plating layer having a thickness of 2 μm is formed using a product name. Next, after performing base electroless plating, a plating resist having a thickness of 29 μm is formed using SL-1229 (Hitachi Chemical Co., Ltd., trade name) which is a dry film resist. The plating resist is removed from the via hole and the portion to be a conductor circuit. Next, it is removed by etching with an etching solution such as ammonium persulfate and sulfuric acid-hydrogen peroxide water mixed solution until the base electroless plating film thickness reduction percentage becomes 75%. Next, a circuit pattern is formed by electroplating with a thickness of 20 μm. Next, the resist is stripped using an alkaline stripping solution, and copper other than the pattern portion is preferably removed using an etching solution mainly containing 50 g / L sulfuric acid and 50 g / L hydrogen peroxide.
製作した多層配線基板の下地無電解めっき膜厚減量パーセントが、５０％のエッチング除去率以外実施例１と同様に製作する。 The manufactured multilayer wiring board is manufactured in the same manner as in Example 1 except that the base electroless plating film thickness reduction percentage is 50%.
製作した多層配線基板の下地無電解めっき膜厚減量パーセントが、１００％のエッチング除去率以外実施例１と同様に製作する。 The manufactured multilayer wiring board is manufactured in the same manner as in Example 1 except that the base electroless plating film thickness reduction percentage is 100%.
製作した多層配線基板の下地無電解めっき膜厚減量パーセントが、０％、２５％のエッチング除去率以外実施例１と同様に製作したものを比較例とし、電解めっきのビアホール内穴埋め（電解フィルドめっき）ありなしの評価結果を表１に示す。 Filling the inner hole of the electroplating via hole (electrolytic filled plating) using the same multilayered substrate as in Example 1 except for the etching removal rate of 0% and 25%. Table 1 shows the evaluation results with and without.
１…内層回路、２…内層材、３…プリプレグ、４…上層配線用の金属箔、５…ビアホール用の穴、６…金属箔の欠落部分、７…無電解めっき層、８…めっきレジスト、９…フィルドバイア、１０…回路パターン。 DESCRIPTION OF SYMBOLS 1 ... Inner layer circuit, 2 ... Inner layer material, 3 ... Prepreg, 4 ... Metal foil for upper layer wiring, 5 ... Hole for via hole, 6 ... Missing part of metal foil, 7 ... Electroless plating layer, 8 ... Plating resist, 9: Fill via, 10: Circuit pattern.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007198933A JP5077662B2 (en) | 2007-07-31 | 2007-07-31 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007198933A JP5077662B2 (en) | 2007-07-31 | 2007-07-31 | Manufacturing method of multilayer wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009038094A true JP2009038094A (en) | 2009-02-19 |
| JP5077662B2 JP5077662B2 (en) | 2012-11-21 |
Family
ID=40439753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007198933A Expired - Fee Related JP5077662B2 (en) | 2007-07-31 | 2007-07-31 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5077662B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101108816B1 (en) | 2010-04-05 | 2012-01-31 | 삼성전기주식회사 | Multilayer printed circuit substrate and method of manufacturing the same |
| CN102487574A (en) * | 2010-12-02 | 2012-06-06 | 嘉联益科技股份有限公司 | Flexible printed circuit board structure and manufacturing method thereof |
| JP2012119461A (en) * | 2010-11-30 | 2012-06-21 | Ajinomoto Co Inc | Method for manufacturing metal-clad laminate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5732375A (en) * | 1980-07-31 | 1982-02-22 | Ricoh Co Ltd | Etching method for thin film |
| JPH05145221A (en) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of printed circuit board |
| JPH07331482A (en) * | 1994-06-03 | 1995-12-19 | Sony Corp | Formation of plating pattern and production of thin-film magnetic head using the same |
| JP2000091742A (en) * | 1998-09-16 | 2000-03-31 | Ibiden Co Ltd | Method for manufacturing printed-wiring board |
| JP2004146742A (en) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | Manufacturing method for wiring board |
-
2007
- 2007-07-31 JP JP2007198933A patent/JP5077662B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5732375A (en) * | 1980-07-31 | 1982-02-22 | Ricoh Co Ltd | Etching method for thin film |
| JPH05145221A (en) * | 1991-11-20 | 1993-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of printed circuit board |
| JPH07331482A (en) * | 1994-06-03 | 1995-12-19 | Sony Corp | Formation of plating pattern and production of thin-film magnetic head using the same |
| JP2000091742A (en) * | 1998-09-16 | 2000-03-31 | Ibiden Co Ltd | Method for manufacturing printed-wiring board |
| JP2004146742A (en) * | 2002-10-28 | 2004-05-20 | Shinko Electric Ind Co Ltd | Manufacturing method for wiring board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101108816B1 (en) | 2010-04-05 | 2012-01-31 | 삼성전기주식회사 | Multilayer printed circuit substrate and method of manufacturing the same |
| JP2012119461A (en) * | 2010-11-30 | 2012-06-21 | Ajinomoto Co Inc | Method for manufacturing metal-clad laminate |
| CN102487574A (en) * | 2010-12-02 | 2012-06-06 | 嘉联益科技股份有限公司 | Flexible printed circuit board structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5077662B2 (en) | 2012-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100389468B1 (en) | Resin-coated composite foil, production and use thereof | |
| JP6215711B2 (en) | Copper foil with adhesive layer, copper-clad laminate and printed wiring board | |
| JP5936794B2 (en) | Metal foil with release resin layer and printed wiring board | |
| US9516764B2 (en) | Method for manufacturing multilayer wiring substrate | |
| US10076044B2 (en) | Method for manufacturing multilayer wiring substrate | |
| US10609823B2 (en) | Method for manufacturing multilayer wiring board | |
| US9648759B2 (en) | Multilayer wiring board and method for manufacturing same | |
| JP2007042666A (en) | Printed wiring board and its manufacturing method | |
| JP2007314855A (en) | Ultra-thin copper foil provided with carrier, copper-clad laminate and printed circuit board | |
| US10165691B2 (en) | Method for manufacturing multilayer wiring substrate | |
| JP3992225B2 (en) | Metal foil with resin for printed wiring board and multilayer printed wiring board using the same | |
| JP5077662B2 (en) | Manufacturing method of multilayer wiring board | |
| JP3735485B2 (en) | Copper foil with resin film, and copper foil with resin using the same | |
| JP2010153628A (en) | Method for manufacturing multilayer wiring board | |
| JP6104260B2 (en) | Metal foil with carrier | |
| JP5051443B2 (en) | Manufacturing method of multilayer wiring board | |
| KR101890036B1 (en) | Manufacturing method of four-layer structure flexible copper clad laminate | |
| JPH1126938A (en) | Manufacture of laminated board with inner layer circuit | |
| JP4839982B2 (en) | Manufacturing method of flexible rigid wiring board | |
| JP2009182310A (en) | Multilayer printed wiring board, and manufacturing method thereof | |
| JP2007115993A (en) | Printed wiring board, its production method and multilayered printed wiring board | |
| JP2016204522A (en) | Prepreg and manufacturing method therefor, printed wire board and manufacturing method therefor | |
| JP2010108984A (en) | Method of manufacturing printed circuit board | |
| JPH11238965A (en) | Manufacture of multilayered printed wiring board | |
| JP2000077847A (en) | Manufacture of multilayered printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090930 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |