JP2009021358A - Manufacturing method of photoelectric converting element - Google Patents

Manufacturing method of photoelectric converting element Download PDF

Info

Publication number
JP2009021358A
JP2009021358A JP2007182374A JP2007182374A JP2009021358A JP 2009021358 A JP2009021358 A JP 2009021358A JP 2007182374 A JP2007182374 A JP 2007182374A JP 2007182374 A JP2007182374 A JP 2007182374A JP 2009021358 A JP2009021358 A JP 2009021358A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
gas
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007182374A
Other languages
Japanese (ja)
Other versions
JP5124189B2 (en
Inventor
Tomoyuki Takakura
知征 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007182374A priority Critical patent/JP5124189B2/en
Publication of JP2009021358A publication Critical patent/JP2009021358A/en
Application granted granted Critical
Publication of JP5124189B2 publication Critical patent/JP5124189B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a photoelectric converting element that can suppress formation of an inversion layer formed where a silicon substrate and a silicon nitride film come into contact with each other. <P>SOLUTION: The manufacturing method of the photoelectric converting element includes a stage of forming the silicon nitride film on one principal surface of the silicon substrate, the manufacturing method of the photoelectric converting element being characterized in that the silicon substrate is a (p) type on the principal surface side and has the principal surface subjected to a surface treatment using plasma produced using raw material gas containing nitrogen gas before the silicon nitride film is formed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、光電変換素子の製造方法に関する。   The present invention relates to a method for manufacturing a photoelectric conversion element.

結晶シリコン太陽電池の需要は年々増えつつあり、それに伴って製造コストの低減や変換効率向上の重要性が大きくなっている。こうした要求に応えるための有望なアプローチとして、より薄い結晶シリコン基板を利用して、シリコンの使用量を低減する方法がある。こうした薄い結晶シリコン基板を用いて太陽電池セルを作った場合、太陽電池セルの裏面でキャリアの再結合を低くすることが変換効率向上のために重要である。そのため、現在生産レベルで広く使用されている太陽電池の裏面電極は、アルミニウムなどの金属が裏面のほぼ全域にわたって堆積された構造となっているが、薄い結晶シリコン基板を用いた太陽電池（以下では、「薄型結晶シリコン太陽電池」と呼ぶ。）においては、裏面電極をシリコン基板の一部にのみ形成し、その他の部分をパッシベーション膜で覆う構造が良いとされている。具体的なパッシベーション膜の材質としては、酸化シリコン、窒化シリコン、炭化シリコン、アモルファスシリコンなどが挙げられるが、中でも窒化シリコン膜は多結晶シリコン太陽電池によく利用される。   The demand for crystalline silicon solar cells is increasing year by year, and accordingly, the importance of reducing manufacturing costs and improving conversion efficiency is increasing. As a promising approach to meet these demands, there is a method of reducing the amount of silicon used by using a thinner crystalline silicon substrate. When a solar battery cell is made using such a thin crystalline silicon substrate, it is important for improving the conversion efficiency to reduce carrier recombination on the back surface of the solar battery cell. For this reason, the back electrode of a solar cell that is widely used at the current production level has a structure in which a metal such as aluminum is deposited over almost the entire surface of the back surface. (Referred to as “thin crystalline silicon solar cell”), a structure in which the back electrode is formed only on a part of the silicon substrate and the other part is covered with a passivation film is considered good. Specific examples of the material for the passivation film include silicon oxide, silicon nitride, silicon carbide, and amorphous silicon. Among these, the silicon nitride film is often used for polycrystalline silicon solar cells.

窒化シリコン膜は、プラズマ気相化学蒸着（以下、「プラズマＣＶＤ」と呼ぶ）法などによって５００℃以下程度の低温で成膜できるためシリコン基板の熱による品質の劣化が少ないという長所がある。その上、プラズマＣＶＤ法で成膜する場合に原料としてモノシランやアンモニアといった水素原子を含んだガスを用いると、水素を多量に含んだ窒化シリコン膜を作製でき、この膜をシリコン基板表面に形成した後に焼成を行うと、窒化シリコン膜から水素が放出されて、その水素がシリコン基板内部に入りこむことによってシリコン基板中の欠陥を終端し、シリコンの品質を向上させるという効果も期待できる。このため窒化シリコン膜は、材料となるシリコンの品質が低い多結晶シリコン太陽電池の反射防止膜を兼ねた表面パッシベーション膜として使用されることが多い。こうした背景から、薄型結晶シリコン太陽電池の裏面パッシベーション膜としても、窒化シリコン膜を利用しようとする試みは多い（例えば、非特許文献１及び２を参照）。
Stefan Dauweほか3名; Progress in Photovoltaics: Research and Applications Volume 10, 2002年 271〜278ページ「Experimental Evidence of Parasitic Shunting in Silicon Nitride Rear Surface Passivated Solar Cells」 G.Agostinelliほか4名; 4th IEEE World Conference on Photovoltaic Energy Conversion 2006年 「Rear surface passivation for industrial solar cells on thin substrates」 Since a silicon nitride film can be formed at a low temperature of about 500 ° C. or less by a plasma vapor chemical vapor deposition (hereinafter referred to as “plasma CVD”) method or the like, there is an advantage that quality deterioration due to heat of a silicon substrate is small. In addition, if a film containing hydrogen atoms such as monosilane or ammonia is used as a raw material when forming a film by plasma CVD, a silicon nitride film containing a large amount of hydrogen can be produced, and this film is formed on the silicon substrate surface. When firing is performed later, hydrogen is released from the silicon nitride film, and the hydrogen penetrates into the silicon substrate, thereby terminating defects in the silicon substrate and improving the quality of silicon. For this reason, the silicon nitride film is often used as a surface passivation film that also serves as an antireflection film for a polycrystalline silicon solar cell having a low quality of silicon as a material. Against this background, many attempts have been made to use a silicon nitride film as a back surface passivation film for thin crystalline silicon solar cells (see, for example, Non-Patent Documents 1 and 2).
Stefan Dauwe and 3 others; Progress in Photovoltaics: Research and Applications Volume 10, 2002, pages 271-278 `` Experimental Evidence of Parasitic Shunting in Silicon Nitride Rear Surface Passivated Solar Cells '' G.Agostinelli and 4 others; 4th IEEE World Conference on Photovoltaic Energy Conversion 2006 `` Rear surface passivation for industrial solar cells on thin substrates ''

しかしながら、窒化シリコン膜は優れたパッシベーション性を持つにも関わらず、これを裏面パッシベーション膜として用いた場合には、期待されるほどの高い特性が得られていない。これは、窒化シリコンは膜中に正の固定電荷を有し、そのためｐ型シリコン基板上に窒化シリコン膜を堆積すると、ｐ型シリコン基板が窒化シリコン膜と接する部分には反転層が形成され、この反転層と裏面電極とが接触することによって反転層中のキャリアがリーク電流として裏面電極に流れこんでしまうからである。   However, even though the silicon nitride film has excellent passivation properties, when it is used as a back surface passivation film, the characteristics as expected are not obtained. This is because silicon nitride has a positive fixed charge in the film. Therefore, when a silicon nitride film is deposited on the p-type silicon substrate, an inversion layer is formed in the portion where the p-type silicon substrate is in contact with the silicon nitride film, This is because carriers in the inversion layer flow into the back electrode as a leakage current when the inversion layer and the back electrode come into contact with each other.

本発明はこのような事情に鑑みてなされたものであり、シリコン基板と窒化シリコン膜の接する部分に形成される反転層の形成を抑制することができる光電変換素子の製造方法を提供するものである。   This invention is made | formed in view of such a situation, and provides the manufacturing method of the photoelectric conversion element which can suppress formation of the inversion layer formed in the part which a silicon substrate and a silicon nitride film contact | connect. is there.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明の光電変換素子の製造方法は、シリコン基板の一主面上に窒化シリコン膜を形成する工程を備え、前記シリコン基板は、前記主面側がｐ型であり、前記窒化シリコン膜を形成する前に、窒素ガスを含む原料ガスを用いて形成されるプラズマによって前記主面の表面処理を行うことを特徴とする。   The method for manufacturing a photoelectric conversion element of the present invention includes a step of forming a silicon nitride film on one main surface of a silicon substrate, and the silicon substrate is p-type on the main surface side, and the silicon nitride film is formed. Before, the surface treatment of the main surface is performed by plasma formed using a source gas containing nitrogen gas.

本発明者は、鋭意研究を行ったところ、シリコン基板の主面上に窒化シリコン膜を形成する前に、窒素ガスを含む原料ガスを用いて形成されるプラズマによって前記主面の表面処理を行うことによって、反転層の形成が抑制されることを実験的に見出し、本発明の完成に到った。   As a result of intensive research, the inventor performs surface treatment of the main surface with plasma formed using a source gas containing nitrogen gas before forming a silicon nitride film on the main surface of the silicon substrate. Thus, it was experimentally found that the formation of the inversion layer was suppressed, and the present invention was completed.

以下、本発明の種々の実施形態を例示する。
前記原料ガスは、水素ガスとアンモニアガスの少なくとも一方をさらに含んでもよい。この場合、前記主面が水素ガス又はアンモニアガスに含まれる水素原子によってシリコン基板内部又は表面の欠陥が終端される。
前記原料ガスは、窒素ガスの流量が５０〜１０００ｓｃｃｍであってもよい。
前記原料ガスは、水素ガスをさらに含み、窒素ガスに対する水素ガスの流量比が０．１〜３倍であってもよい。
前記原料ガスは、アンモニアガスをさらに含み、窒素ガスに対するアンモニアガスの流量比が０．１〜１倍であってもよい。
前記窒化シリコン膜は、プラズマＣＶＤ法で形成されてもよい。
前記シリコン基板は、受光面及び裏面を有し、前記受光面側がｎ型であって前記裏面側がｐ型であるｐｎ接合を有し、前記窒化シリコン膜は、前記裏面上に形成され、前記窒化シリコン膜を形成した後に、前記受光面及び前記裏面上にそれぞれ受光面電極及び裏面電極を形成する工程を備えてもよい。
ここで示した種々の実施形態は、互いに組み合わせることができる。 Hereinafter, various embodiments of the present invention will be exemplified.
The source gas may further include at least one of hydrogen gas and ammonia gas. In this case, defects in the silicon substrate or on the surface thereof are terminated by hydrogen atoms contained in the hydrogen gas or ammonia gas.
The source gas may have a nitrogen gas flow rate of 50 to 1000 sccm.
The source gas may further contain hydrogen gas, and a flow rate ratio of hydrogen gas to nitrogen gas may be 0.1 to 3 times.
The source gas may further contain ammonia gas, and the flow rate ratio of ammonia gas to nitrogen gas may be 0.1 to 1 times.
The silicon nitride film may be formed by a plasma CVD method.
The silicon substrate has a light receiving surface and a back surface, has a pn junction in which the light receiving surface side is n-type and the back surface side is p-type, and the silicon nitride film is formed on the back surface, After forming the silicon film, a step of forming a light receiving surface electrode and a back electrode on the light receiving surface and the back surface, respectively, may be provided.
The various embodiments shown here can be combined with each other.

以下，本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は，例示であって，本発明の範囲は，図面や以下の記述中で示すものに限定されない   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. The contents shown in the drawings and the following description are merely examples, and the scope of the present invention is not limited to those shown in the drawings and the following description.

１．光電変換素子の製造方法
図１（ａ）〜（ｆ）を用いて、本発明の一実施形態の光電変換素子の製造方法について説明する。図１（ａ）〜（ｆ）は、本実施形態の光電変換素子の製造工程を示す断面図である。
以下、各工程を詳細に説明する。 1. Method for Manufacturing Photoelectric Conversion Element A method for manufacturing a photoelectric conversion element according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1A to FIG. 1F are cross-sectional views showing manufacturing steps of the photoelectric conversion element of this embodiment.
Hereinafter, each process will be described in detail.

１−１．ｐｎ接合形成工程
まず、受光面及び裏面を有するｐ型シリコン基板１の受光面側にｎ型半導体層３を形成することによってｐｎ接合を形成し、図１（ａ）に示す構造を得る。 1-1. First, a pn junction is formed by forming the n-type semiconductor layer 3 on the light-receiving surface side of the p-type silicon substrate 1 having the light-receiving surface and the back surface, thereby obtaining the structure shown in FIG.

シリコン基板１は、例えば、結晶シリコン基板（例：単結晶シリコン基板、多結晶シリコン基板）からなる。シリコン基板の抵抗値や結晶方位などは特に限定されない。   The silicon substrate 1 is made of, for example, a crystalline silicon substrate (for example, a single crystal silicon substrate or a polycrystalline silicon substrate). The resistance value and crystal orientation of the silicon substrate are not particularly limited.

ｎ型半導体層３は、例えば、基板１の受光面側にｎ型不純物（例えばリンのような５族元素）をドーピングするか、基板１上にＣＶＤ法等によって別途ｎ型半導体層を形成することによって形成することができる。どちらの場合でも、基板１の受光面側は、ｎ型になり、基板１の裏面側は、ｐ型になる。ｎ型半導体層３のシート抵抗は、２０〜２００Ω／□の範囲にあることが望ましい。   For example, the n-type semiconductor layer 3 is doped with an n-type impurity (for example, a group 5 element such as phosphorus) on the light-receiving surface side of the substrate 1 or an n-type semiconductor layer is separately formed on the substrate 1 by a CVD method or the like. Can be formed. In either case, the light receiving surface side of the substrate 1 is n-type, and the back side of the substrate 1 is p-type. The sheet resistance of the n-type semiconductor layer 3 is desirably in the range of 20 to 200Ω / □.

ｎ型不純物のドーピングは、特に限定されないが、例えば、５族の化合物を含んだ溶液を７００〜１０００℃の高温炉中でガス状にして基板１に拡散する方法（気相拡散法）がある。５族の化合物を含んだ溶液として、具体的にはオキシ塩化リン（ＰＯＣｌ3）が挙げられる。 The doping of the n-type impurity is not particularly limited. For example, there is a method (vapor phase diffusion method) in which a solution containing a group 5 compound is gasified in a high temperature furnace at 700 to 1000 ° C. and diffused into the substrate 1. . Specific examples of the solution containing a Group 5 compound include phosphorus oxychloride (POCl 3 ).

ｎ型不純物のドーピング別の方法として、次の方法もある。すなわち、５族元素の化合物をふくんだ溶液（例えば、５酸化リンとイソプロピルアルコールとからなる混合溶液）を基板１上に滴下し、スピンコーターにより均一に塗布する。その後、７００〜１０００℃の高温炉に投入し、表面に付着した５族元素を基板１に拡散する方法である。   As another method of doping with n-type impurities, there is the following method. That is, a solution containing a group 5 element compound (for example, a mixed solution of phosphorus pentoxide and isopropyl alcohol) is dropped onto the substrate 1 and uniformly applied by a spin coater. Then, it is the method of throwing in the 700-1000 degreeC high temperature furnace, and diffusing the group 5 element adhering to the surface to the board | substrate 1. FIG.

後者の方法であれば、ｎ型半導体層３を受光面にのみ選択的に形成することができ、気相拡散法のように受光面側以外の部分（裏面および側面）に形成されたｎ型半導体層を除去するための付加的な工程を含める必要がないため、より量産に適している。   With the latter method, the n-type semiconductor layer 3 can be selectively formed only on the light-receiving surface, and the n-type formed on portions (back surface and side surfaces) other than the light-receiving surface side as in the vapor phase diffusion method. Since it is not necessary to include an additional step for removing the semiconductor layer, it is more suitable for mass production.

なお、ｎ型半導体層３を形成する前に、基板１に対して、表面の洗浄や表面ダメージ層の除去のために強アルカリ水溶液、強酸水溶液等を用いて処理をおこなっても良い。また、受光面側の表面に微細な凹凸を形成するためにｎ型半導体層３を形成する前にアルカリ溶液による表面処理を行うことが望ましい。   Before forming the n-type semiconductor layer 3, the substrate 1 may be treated with a strong alkaline aqueous solution, a strong acid aqueous solution or the like for cleaning the surface or removing the surface damage layer. Further, it is desirable to perform a surface treatment with an alkaline solution before forming the n-type semiconductor layer 3 in order to form fine irregularities on the surface on the light receiving surface side.

１−２．反射防止膜形成工程
次に、基板１の受光面上に太陽光を有効に取り込むための反射防止膜５を形成し、図１（ｂ）に示す構造を得る。反射防止膜５の材料としては、酸化シリコン、窒化シリコン、炭化シリコン、酸化チタンなどを使用することができるが、この中では窒化シリコンが比較的使われる機会が多い。 1-2. Antireflection film forming step Next, an antireflection film 5 for effectively capturing sunlight is formed on the light receiving surface of the substrate 1 to obtain the structure shown in FIG. As a material for the antireflection film 5, silicon oxide, silicon nitride, silicon carbide, titanium oxide, and the like can be used. Of these, silicon nitride is relatively often used.

窒化シリコンからなる反射防止膜５を形成する方法としては、プラズマＣＶＤ法や触媒ＣＶＤ法などが挙げられるが、量産レベルではプラズマＣＶＤ法がよく使用される。プラズマＣＶＤ法による反射防止膜５の作製条件は、反応室の形状などに依存して適した条件が異なってくるが、おおまかには、モノシラン１０〜５００ｓｃｃｍ、アンモニア１０〜１０００ｓｃｃｍ、窒素５０〜１０００ｓｃｃｍ、圧力１０〜２００Ｐａ、温度２００〜６００℃の範囲であることが望ましい。また、窒化シリコン膜の厚さの最適値は膜の屈折率や基板の表面凹凸の大きさによって異なってくるが、窒化シリコン膜の厚さは、６０ｎｍ〜１００ｎｍであることが望ましい。   Examples of the method for forming the antireflection film 5 made of silicon nitride include a plasma CVD method and a catalytic CVD method. The plasma CVD method is often used at the mass production level. The conditions for producing the antireflection film 5 by the plasma CVD method vary depending on the shape of the reaction chamber, etc., but roughly include 10 to 500 sccm of monosilane, 10 to 1000 sccm of ammonia, 50 to 1000 sccm of nitrogen, It is desirable that the pressure ranges from 10 to 200 Pa and the temperature ranges from 200 to 600 ° C. Further, although the optimum value of the thickness of the silicon nitride film varies depending on the refractive index of the film and the size of the surface irregularities of the substrate, the thickness of the silicon nitride film is preferably 60 nm to 100 nm.

１−３．裏面のプラズマ表面処理工程
次に、図１（ｃ）に示すように、窒素ガスを含む原料ガスを用いて形成されるプラズマ７によって基板１の裏面の表面処理を行う。この表面処理を行うと、後工程で裏面上に窒化シリコン膜９が形成された場合に、反転層の形成が抑制される。 1-3. Next, as shown in FIG. 1C, the surface treatment of the back surface of the substrate 1 is performed by the plasma 7 formed using the source gas containing nitrogen gas. When this surface treatment is performed, the formation of the inversion layer is suppressed when the silicon nitride film 9 is formed on the back surface in a later step.

原料ガスは、窒素ガスを含めばよく、窒素ガスをそのまま原料ガスをしてもよく、窒素ガスと水素ガスの混合ガス、窒素ガスとアンモニアガスの混合ガス又は窒素ガスと水素ガスとアンモニアガスの混合ガスを原料ガスとしてもよい。原料ガスには、窒素ガス、水素ガス又はアンモニアガス以外の成分が含まれていてもよい。   The source gas may include nitrogen gas, and the nitrogen gas may be used as it is, or a mixed gas of nitrogen gas and hydrogen gas, a mixed gas of nitrogen gas and ammonia gas, or a mixture of nitrogen gas, hydrogen gas and ammonia gas. A mixed gas may be used as a raw material gas. The source gas may contain components other than nitrogen gas, hydrogen gas or ammonia gas.

窒素ガスの流量は、特に限定されないが、例えば、５０ｓｃｃｍ〜１０００ｓｃｃｍであり、好ましくは、１５０ｓｃｃｍ〜４００ｓｃｃｍであり、具体的には、５０，１００，１５０，２００，２５０，３００，３５０，４００，４５０，５００，６００，７００，８００，９００又は１０００ｓｃｃｍである。窒素ガスの流量は、ここで例示した数値の何れか２つの間の範囲内であってもよい。窒素ガスの流量が小さくなると、反転層の形成が抑制される効果が小さくなり、窒素ガスの流量が大きくなると、反転層が小さくなり、場合によっては蓄積層が形成されるようになる。   The flow rate of nitrogen gas is not particularly limited, but is, for example, 50 sccm to 1000 sccm, preferably 150 sccm to 400 sccm, and specifically 50, 100, 150, 200, 250, 300, 350, 400, 450. , 500, 600, 700, 800, 900 or 1000 sccm. The flow rate of nitrogen gas may be within a range between any two of the numerical values exemplified here. When the flow rate of nitrogen gas is reduced, the effect of suppressing the formation of the inversion layer is reduced, and when the flow rate of nitrogen gas is increased, the inversion layer is reduced, and in some cases, an accumulation layer is formed.

原料ガスに水素ガスが含まれる場合、窒素ガスに対する水素ガスの流量比は、例えば、０．１〜３倍であり、好ましくは、０．１〜１倍であり、具体的には、０．１，０．２，０．３，０．４，０．５，０．６，０．７，０．８，０．９，１，１．５，２，２．５又は３倍である。この流量比は、ここで例示した数値の何れか２つの間の範囲内であってもよい。水素ガスの流量が小さくなると、パッシベーションの効果が小さくなり、水素ガスの流量が大きくなると、シリコン基板の表面およびバルク中のパッシベーション効果が高くなる。また、水素ガスの流量比が、１倍以下である場合、反転層を小さくする効果、すなわち正の固定電荷量を抑制する効果が特に顕著であるという利点がある。   When hydrogen gas is contained in the source gas, the flow rate ratio of hydrogen gas to nitrogen gas is, for example, 0.1 to 3 times, preferably 0.1 to 1 time, specifically, 0.1. 1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.5, 2, 2.5 or 3 times . This flow rate ratio may be within a range between any two of the numerical values exemplified here. When the flow rate of hydrogen gas is reduced, the passivation effect is reduced, and when the flow rate of hydrogen gas is increased, the passivation effect in the surface and bulk of the silicon substrate is increased. Further, when the flow rate ratio of the hydrogen gas is 1 or less, there is an advantage that the effect of reducing the inversion layer, that is, the effect of suppressing the positive fixed charge amount is particularly remarkable.

原料ガスにアンモニアガスが含まれる場合、窒素ガスに対するアンモニアガスの流量比は、例えば、０．１〜１倍であり、好ましくは、０．１〜０．３倍であり、具体的には、０．１，０．２，０．３，０．４，０．５，０．６，０．７，０．８，０．９又は１倍である。この流量比は、ここで例示した数値の何れか２つの間の範囲内であってもよい。アンモニアガスの流量が小さくなると、パッシベーションの効果が小さくなり、アンモニアガスの流量が大きくなると、シリコン基板の表面およびバルク中のパッシベーション効果が高くなる。また、アンモニアガスガスの流量比が、０．３倍以下である場合、反転層を小さくする効果、すなわち正の固定電荷量を抑制する効果が特に顕著であるという利点がある。   When ammonia gas is contained in the source gas, the flow rate ratio of ammonia gas to nitrogen gas is, for example, 0.1 to 1 time, preferably 0.1 to 0.3 times, specifically, It is 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9 or 1 time. This flow rate ratio may be within a range between any two of the numerical values exemplified here. When the ammonia gas flow rate is reduced, the passivation effect is reduced, and when the ammonia gas flow rate is increased, the passivation effect in the surface and bulk of the silicon substrate is increased. Further, when the flow rate ratio of the ammonia gas is 0.3 times or less, there is an advantage that the effect of reducing the inversion layer, that is, the effect of suppressing the positive fixed charge amount is particularly remarkable.

プラズマによる表面処理時のガス圧力は、例えば、１０〜２００Ｐａ、好ましくは、５０〜１５０Ｐａであり、温度は、例えば、２００〜６００℃、好ましくは、温度４００〜５００℃、処理時間は、例えば、１０〜１２００秒である。   The gas pressure during the surface treatment with plasma is, for example, 10 to 200 Pa, preferably 50 to 150 Pa, the temperature is, for example, 200 to 600 ° C., preferably 400 to 500 ° C., and the treatment time is, for example, 10 to 1200 seconds.

１−４．裏面上への窒化シリコン膜形成工程
次に、基板１の裏面上に窒化シリコン膜９を形成し、図１（ｄ）に示す構造を得る。窒化シリコン膜９は、基板１の裏面でのキャリアの表面再結合速度を低減するパッシベーション膜として機能する。 1-4. Step of forming silicon nitride film on the back surface Next, a silicon nitride film 9 is formed on the back surface of the substrate 1 to obtain the structure shown in FIG. The silicon nitride film 9 functions as a passivation film that reduces the surface recombination rate of carriers on the back surface of the substrate 1.

また、窒化シリコン膜９は、プラズマＣＶＤ法によって形成することができる。窒化シリコン膜９の製膜条件は、特に限定されず、また、反応室の形状などに依存して適した条件が異なってくるが、おおまかには、モノシラン１０〜５００ｓｃｃｍ、アンモニア１０〜１０００ｓｃｃｍ、窒素５０〜１０００ｓｃｃｍ、圧力１０〜２００Ｐａ、温度２００〜６００℃の範囲であることが望ましい。また、この窒化シリコン膜９の厚さは５〜１００ｎｍであることが好ましい。   The silicon nitride film 9 can be formed by a plasma CVD method. The film forming conditions of the silicon nitride film 9 are not particularly limited, and suitable conditions vary depending on the shape of the reaction chamber, etc., but roughly include monosilane 10 to 500 sccm, ammonia 10 to 1000 sccm, nitrogen It is desirable that the pressure range is 50 to 1000 sccm, the pressure is 10 to 200 Pa, and the temperature is 200 to 600 ° C. The thickness of the silicon nitride film 9 is preferably 5 to 100 nm.

１−５．裏面電極形成工程
次に、基板１の裏面上に裏面電極１３を形成し、図１（ｅ）に示す構造を得る。裏面電極１３は、基板１内で発生したキャリアを電流として取り出すために利用される。 1-5. Back Electrode Formation Step Next, the back electrode 13 is formed on the back surface of the substrate 1 to obtain the structure shown in FIG. The back electrode 13 is used to extract carriers generated in the substrate 1 as a current.

基板１と裏面電極１３を電気的に接続させるために、窒化シリコン膜９に部分的に穴を開ける必要がある。窒化シリコン膜９に穴を開ける手段としては、フォトリソグラフィーを用いる方法やレーザーを用いる方法、スクリーン印刷等を用いて金属ペーストを部分的に堆積してその後ファイヤースルーする方法、あるいはエッチングペーストを用いる方法などが挙げられる。本実施形態は、この窒化シリコン膜の除去方法に依存するものではないが、エッチングペーストを用いる方法が比較的製造コストを低くできるため望ましい。なお、エッチングペーストの材料としては、例えば特表２００５−５０６７０５号公報に開示されている材料などを用いることが可能である。   In order to electrically connect the substrate 1 and the back electrode 13, it is necessary to make a hole in the silicon nitride film 9 partially. As a means for making a hole in the silicon nitride film 9, a method using photolithography, a method using laser, a method of partially depositing a metal paste using screen printing or the like, and then a method of using a fire through or a method using an etching paste Etc. Although this embodiment does not depend on the method of removing the silicon nitride film, a method using an etching paste is desirable because the manufacturing cost can be relatively reduced. In addition, as a material of the etching paste, for example, a material disclosed in JP 2005-506705 A can be used.

裏面の窒化シリコン膜に穴を開けた後、裏面電極１３を形成する。裏面電極１３を形成する方法には、蒸着法や印刷法などがあるが、量産レベルにおいてはスクリーン印刷法がコストを低くできるため好ましい方法である。裏面電極１３をスクリーン印刷法で形成する場合、アルミニウム粉末などを含んだ導電性ペーストを太陽電池の裏面全面に印刷し、その後１００〜４００℃で乾燥させる。   After the hole is made in the silicon nitride film on the back surface, the back electrode 13 is formed. Methods for forming the back electrode 13 include a vapor deposition method and a printing method, but the screen printing method is a preferable method at a mass production level because the cost can be reduced. When the back electrode 13 is formed by a screen printing method, a conductive paste containing aluminum powder or the like is printed on the entire back surface of the solar cell and then dried at 100 to 400 ° C.

１−６．受光面電極形成工程
次に、基板１の受光面上に受光面電極１５を形成し、図１（ｆ）に示す構造を得て、本実施形態の光電変換素子の製造を完了する。 1-6. Next, the light receiving surface electrode 15 is formed on the light receiving surface of the substrate 1 to obtain the structure shown in FIG. 1 (f), thereby completing the manufacture of the photoelectric conversion element of this embodiment.

具体的には、まず、スクリーン印刷法で受光面電極１５を窒化シリコン膜（反射防止膜５）上に形成する。この時、受光面電極１５のパターンは特に限定されず、一般に太陽電池に用いられるパターンであればどれでも実施できるが、魚骨型（櫛形状）が最も一般的である。受光面電極１５に使用する導電性ペーストにはさまざまな種類があるが、典型的には銀粉末と、ガラス粉末と、有機質ビヒクルと、有機溶媒とを主成分とする。   Specifically, first, the light receiving surface electrode 15 is formed on the silicon nitride film (antireflection film 5) by screen printing. At this time, the pattern of the light-receiving surface electrode 15 is not particularly limited, and any pattern generally used for solar cells can be implemented, but a fishbone type (comb shape) is the most common. There are various types of conductive pastes used for the light-receiving surface electrode 15. Typically, the conductive paste mainly contains silver powder, glass powder, an organic vehicle, and an organic solvent.

次に、受光面電極１５を印刷した後に乾燥および焼成することで、受光面電極１５を受光面側の窒化シリコン膜に対してファイヤースルーさせる。これにより半導体基板に電極を接触させることが出来る。ファイヤースルーとは、焼成過程において導電性ペーストに添加されているガラス粉末の作用で窒化シリコン膜が破られることによって起こる現象である。焼成は６００〜９００℃の範囲で１〜３００秒間程度行うことが好ましい。   Next, after the light receiving surface electrode 15 is printed, it is dried and fired to cause the light receiving surface electrode 15 to fire through the silicon nitride film on the light receiving surface side. Thereby, an electrode can be made to contact a semiconductor substrate. Fire-through is a phenomenon that occurs when the silicon nitride film is broken by the action of glass powder added to the conductive paste in the firing process. Firing is preferably performed in the range of 600 to 900 ° C. for about 1 to 300 seconds.

２．効果実証実験
次に、本発明の効果を実証するための実験を行った。この効果実証実験では、ｐ型シリコン基板上に窒化シリコン膜を形成する前に窒素ガスを含む原料ガスを用いて形成されるプラズマ７によって表面処理を行ったサンプルと、窒素ガスを含まない原料ガスを用いて形成されるプラズマ７によって表面処理を行ったサンプルを作製し、それぞれのサンプルのフラットバンド電圧を測定することによって、本発明によって反転層の形成が抑制される効果を実証した。なお、本実証実験では、実際の光電変換素子の構造ではなく、フラットバンド電圧を測定するために、容量−電圧測定（ＣＶ測定）が行いやすい構造のサンプルを作製した。 2. Next, an experiment for verifying the effect of the present invention was performed. In this effect demonstration experiment, a sample subjected to surface treatment with plasma 7 formed using a source gas containing nitrogen gas before forming a silicon nitride film on a p-type silicon substrate, and a source gas containing no nitrogen gas Samples that were surface-treated with plasma 7 formed using, and the flat band voltage of each sample were measured, thereby demonstrating the effect of suppressing the formation of the inversion layer by the present invention. In this demonstration experiment, a sample having a structure that facilitates capacitance-voltage measurement (CV measurement) was prepared in order to measure a flat band voltage rather than an actual photoelectric conversion element structure.

２−１．サンプルの作製
図２（ａ）〜（ｅ）を用いて、サンプルの作製方法を説明する。サンプルは、１０種類（実施例サンプル１〜７、比較例サンプル１〜３）作製した。 2-1. Sample Preparation A sample preparation method will be described with reference to FIGS. Ten types of samples (Example Samples 1-7, Comparative Samples 1-3) were prepared.

２−１−１．シリコン基板の準備工程
まず、図２（ａ）に示すように、片面をミラー研磨した単結晶のｐ型シリコン基板１（面方位＜１１１＞，厚さ５２０μｍ，抵抗率２．５Ωｃｍ）を準備し、表面の自然酸化膜を除去するため基板１をＨＦ水溶液に浸漬し、その後純水で水洗した。 2-1-1. Step of Preparing Silicon Substrate First, as shown in FIG. 2A, a single crystal p-type silicon substrate 1 (plane orientation <111>, thickness 520 μm, resistivity 2.5 Ωcm) having one surface mirror-polished is prepared. In order to remove the natural oxide film on the surface, the substrate 1 was immersed in an HF aqueous solution and then washed with pure water.

２−１−２．シリコン基板表面のプラズマ表面処理工程
次に、基板１をプラズマＣＶＤ装置の真空室内に搬入し、この装置内で、図２（ｂ）に示すように、プラズマ７によってミラー研磨された面の表面処理を行った。各サンプルについての、プラズマ７を形成するための原料ガスの流量は、表１に示す通りである。比較例サンプル１では、プラズマ７による表面処理を行わなかった。 2-1-2. Plasma surface treatment process on the surface of the silicon substrate Next, the substrate 1 is carried into a vacuum chamber of a plasma CVD apparatus, and in this apparatus, as shown in FIG. Went. The flow rate of the source gas for forming the plasma 7 for each sample is as shown in Table 1. In Comparative Sample 1, surface treatment with plasma 7 was not performed.

Figure 2009021358
Figure 2009021358

その他のプラズマ前処理条件は、処理時間７５０秒、周波数１３．５６ＭＨｚ、処理圧力１００Ｐａ、処理温度４５０℃とした。   The other plasma pretreatment conditions were a treatment time of 750 seconds, a frequency of 13.56 MHz, a treatment pressure of 100 Pa, and a treatment temperature of 450 ° C.

２−１−３．窒化シリコン膜形成工程
プラズマ７で基板１の表面処理を行った後には、そのまま同じ真空室内で窒化シリコン膜９の製膜を行い、図２（ｃ）に示す構造を得た。 2-1-3. Step of forming silicon nitride film After the surface treatment of the substrate 1 with the plasma 7, the silicon nitride film 9 was formed in the same vacuum chamber as it was, and the structure shown in FIG.

窒化シリコン膜９の製膜時の原料ガス流量比は、モノシラン：アンモニア：窒素＝１：２：１２とした。また、その他の製膜条件は、周波数１３．５６ＭＨｚ、製膜圧力１００Ｐａ、製膜温度４５０℃とした。以上の製膜条件により窒化シリコン膜９を約９０ｎｍ堆積した。   The raw material gas flow ratio at the time of forming the silicon nitride film 9 was monosilane: ammonia: nitrogen = 1: 2: 12. Other film forming conditions were a frequency of 13.56 MHz, a film forming pressure of 100 Pa, and a film forming temperature of 450 ° C. A silicon nitride film 9 was deposited by about 90 nm under the above film forming conditions.

また、分光エリプソメトリーから求めた、波長６３０ｎｍにおける窒化シリコン膜９の屈折率は１．９８であった。なお、屈折率１．９８という値は、通常太陽電池の反射防止膜として用いられる窒化シリコン膜の屈折率よりもやや低い値である。これはすなわち、窒化シリコン膜がやや窒素リッチであり、したがって、比較的絶縁性の高い膜であると言える。非特許文献３（Yukie Yamamotoほか2名; Japanese Journal of Applied Physics volume 42, 2003年 5135〜5139ページ「Passivation Effect of Plasma Chemical Vapor Deposited SiNx on Single-Crystalline Silicon Thin-Film Solar Cells」）によれば、窒素リッチな膜では正の固定電荷量が増える傾向があるが、本発明のように、窒化シリコン膜を形成する前に窒素ガスを含む原料ガスを用いて形成されるプラズマ７で表面処理を行うことによって、正の固定電荷量を抑制することが可能となる。   Further, the refractive index of the silicon nitride film 9 at a wavelength of 630 nm obtained from spectroscopic ellipsometry was 1.98. Note that the value of refractive index 1.98 is slightly lower than the refractive index of a silicon nitride film that is usually used as an antireflection film for solar cells. That is, it can be said that the silicon nitride film is slightly nitrogen-rich, and therefore is a relatively high insulating film. According to Non-Patent Document 3 (Yukie Yamamoto et al .; Japanese Journal of Applied Physics volume 42, 2003, pages 5135-5139 “Passivation Effect of Plasma Chemical Vapor Deposited SiNx on Single-Crystalline Silicon Thin-Film Solar Cells”) A nitrogen-rich film tends to increase the amount of positive fixed charges. However, as in the present invention, surface treatment is performed with plasma 7 formed using a source gas containing nitrogen gas before forming a silicon nitride film. This makes it possible to suppress the positive fixed charge amount.

その後、得られた基板を近赤外線炉を用いて８００℃で９０秒間焼成した。焼成を行わなくても容量−電圧測定は可能であるが、実際の太陽電池に使用される窒化シリコン膜９は焼成の工程を含むため、本実証実験においても焼成を行った。   Thereafter, the obtained substrate was baked at 800 ° C. for 90 seconds using a near infrared furnace. Capacitance-voltage measurement is possible without firing, but the silicon nitride film 9 used in an actual solar cell includes a firing step, so firing was also performed in this demonstration experiment.

２−１−４．ゲート電極形成工程
次に、窒化シリコン膜９上に真空蒸着装置を用いてアルミニウムを１μｍの厚さに堆積することによってゲート電極１７を形成し、図２（ｄ）に示す構造を得た。ゲート電極１７の形状は、シャドウマスクを用いて直径１ｍｍの円形のドット状に形成した。なお、基板は特に加熱せず、温度制御も行わなかった。ゲート電極１７は、容量−電圧測定を行うために用いられる。 2-1-4. Next, a gate electrode 17 was formed on the silicon nitride film 9 by depositing aluminum to a thickness of 1 μm using a vacuum vapor deposition apparatus, thereby obtaining the structure shown in FIG. The gate electrode 17 was formed in a circular dot shape having a diameter of 1 mm using a shadow mask. The substrate was not particularly heated and temperature control was not performed. The gate electrode 17 is used for capacitance-voltage measurement.

２−１−５．
続いて、ゲート電極１７と反対側の面に、ゲート電極と同様に真空蒸着装置を用いてアルミニウムを１μｍの厚さに基板全面にわたって堆積することによって裏面電極１９を形成し、図２（ｅ）に示す構造を得た。なお、基板は特に加熱せず、温度制御も行わなかった。 2-1-5.
Subsequently, a back electrode 19 is formed on the surface opposite to the gate electrode 17 by depositing aluminum over the entire surface of the substrate to a thickness of 1 μm using a vacuum vapor deposition apparatus in the same manner as the gate electrode, and FIG. The structure shown in (1) was obtained. The substrate was not particularly heated and temperature control was not performed.

２−２．容量−電圧測定
次に、作製した各サンプルについて容量−電圧測定を行った。測定は、ゲート電極１７に高周波（０．１ＭＨｚ）と低周波（５〜６Ｈｚ）の電圧をそれぞれ印加し、電圧印加時の裏面電極１９とゲート電極１７の間の容量を測定することによって行った。測定開始電圧は−１５Ｖ、測定終了電圧は＋１５Ｖとした。ゲート電極１７には水銀プローブを接触させ、裏面電極１９は全面を装置側の電極に真空吸着させた。 2-2. Capacitance-Voltage Measurement Next, capacitance-voltage measurement was performed on each manufactured sample. The measurement was performed by applying high-frequency (0.1 MHz) and low-frequency (5 to 6 Hz) voltages to the gate electrode 17 and measuring the capacitance between the back electrode 19 and the gate electrode 17 when the voltage was applied. . The measurement start voltage was −15 V, and the measurement end voltage was +15 V. A mercury probe was brought into contact with the gate electrode 17, and the entire surface of the back electrode 19 was vacuum-adsorbed to the device-side electrode.

容量−電圧測定によって得られた結果を図３に示す。図３には、実施例サンプル１と比較例サンプル１についての結果を示すグラフのみを示した。図３は、ゲート電極１７に印加した電圧と、（容量の測定値）／（−１５Ｖ印加時の容量の測定値）との関係を示すグラフである。その他のサンプルについても同様のグラフを作成した。   The results obtained by the capacitance-voltage measurement are shown in FIG. In FIG. 3, only the graph which shows the result about Example sample 1 and Comparative example sample 1 was shown. FIG. 3 is a graph showing the relationship between the voltage applied to the gate electrode 17 and (measured value of capacity) / (measured value of capacity when −15 V is applied). Similar graphs were made for other samples.

また、各サンプルについて、容量−電圧測定の結果から求めたフラットバンド電圧と界面準位密度を表２に示す。フラットバンド電圧及び界面準位密度は、それぞれ、以下の方法で求めた。   Table 2 shows the flat band voltage and the interface state density obtained from the results of the capacitance-voltage measurement for each sample. The flat band voltage and interface state density were determined by the following methods, respectively.

（１）フラットバンド電圧
フラットバンド電圧は、E.H.Nicollian, J.R.Brews:MOS (Metal Oxide Semiconductor) Physics and Technology (1982年，WILEY-INTERSCIENCE社発行)のp.487に記載されている方法で求めた。具体的には、以下の通りである。 (1) Flat band voltage The flat band voltage was determined by the method described in p.487 of EHNicollian, JRBrews: MOS (Metal Oxide Semiconductor) Physics and Technology (1982, published by WILEY-INTERSCIENCE). Specifically, it is as follows.

まず、フラットバンド容量ＣFBを以下の数式から求めた。
ＣFB＝ＣFBSＣSIN／（ＣSIN＋ＣFBS）
ＣSINは、窒化シリコン膜９の容量である。ここでは、便宜的に、ゲート電極１７に−１５Ｖを印加したときに測定される容量をＣSINとした。ＣSINの測定値は、試料ごとにそれぞれ若干異なるが５００〜６００［ｐＦ］程度であった。
また、ＣFBSは半導体（シリコン基板１）のフラットバンド容量であり、次の式に従って求めた。
ＣFBS＝εs／λp
ここで、εsは半導体の誘電率であり、真空中の誘電率ε0と半導体の比誘電率εSiの積で表される。λpはデバイ長で、以下の式で表される。
λp＝｛（ｋＴε0εSi）／（ｑ0 2Ｎd）｝1/2
ここで、ｋはボルツマン定数、Ｔは半導体の温度、ｑ0は電気素量、Ｎdは半導体のキャリア濃度である。Ｔ及びＮdは、試料ごとにそれぞれ若干異なるが、それぞれ２５℃、５×１０15［ｃｍ-3］程度とした。 First, the flat band capacity C FB was obtained from the following formula.
C FB = C FBS C SIN / (C SIN + C FBS )
C SIN is the capacitance of the silicon nitride film 9. Here, for convenience, the capacitance measured when −15 V is applied to the gate electrode 17 is defined as C SIN . Measurement of C SIN is somewhat different, respectively for each sample was about 500 to 600 [pF].
C FBS is the flat band capacity of the semiconductor (silicon substrate 1), and was calculated according to the following equation.
C FBS = ε s / λ p
Here, ε s is the dielectric constant of the semiconductor, and is represented by the product of the dielectric constant ε 0 in vacuum and the relative dielectric constant ε Si of the semiconductor. λ p is the Debye length and is expressed by the following equation.
λ p = {(kTε 0 ε Si ) / (q 0 2 N d )} 1/2
Here, k is the Boltzmann constant, T is the temperature of the semiconductor, q 0 is the elementary charge, and N d is the carrier concentration of the semiconductor. T and N d are slightly different from sample to sample, but are about 25 ° C. and 5 × 10 15 [cm −3 ], respectively.

このようにして求まったＣFBを用いてＣFB／（−１５Ｖ印加時の容量の測定値）を求め、図３のグラフのうち高周波の電圧を印加したときの（容量の測定値）／（−１５Ｖ印加時の容量の測定値）の値が、ＣFB／（−１５Ｖ印加時の容量の測定値）に一致するときのゲート電圧の値を求め、その値をフラットバンド電圧ＶFBとした。 Thus C FB / using Motoma' was C FB and (- 15V measured value of the applied time of the capacitance) is obtained, (measure of capacity) at the time of applying a high frequency voltage of the graph of FIG. 3 / ( The value of the gate voltage when the value of the capacitance measured at −15 V applied) matches C FB / (measured value of the capacitance at −15 V applied) was obtained, and the value was defined as the flat band voltage V FB .

（２）界面準位密度
界面準位密度は、E.H.Nicollian, J.R.Brews:MOS (Metal Oxide Semiconductor) Physics and Technology (1982年，WILEY-INTERSCIENCE社発行)のp.331に記載されている、高周波及び低周波の容量−電圧特性を組み合わせたhi-lo法で求めた。 (2) Interface state density The interface state density is the high frequency and low frequency described in p.331 of EHNicollian, JRBrews: MOS (Metal Oxide Semiconductor) Physics and Technology (1982, published by WILEY-INTERSCIENCE). It was determined by the hi-lo method combining the capacitance-voltage characteristics of

具体的には、界面準位密度Ｄitは、以下の式に基づいて求めた。
Ｄit＝（１／ｑ0）
×［｛（１／ＣLF）−（１／ＣSIN）｝-1−｛（１／ＣHF）−（１／ＣSIN）｝-1］
ここで、ｑ0は電気素量、ＣSINは窒化シリコン膜９の容量、ＣLFは低周波のときに観測される容量、ＣHFは高周波のときに観測される容量である。上記の式を用いることで、シリコンのエネルギーギャップに相当する範囲、すなわち価電子バンドから伝導バンドまでの範囲において連続的なＤitを求めることができるが、表２には、この連続的なＤitの中の最小の値を記載した。 Specifically, the interface state density Dit was determined based on the following equation.
D it = (1 / q 0 )
× [{(1 / C LF ) − (1 / C SIN )} −1 − {(1 / C HF ) − (1 / C SIN )} −1 ]
Here, q 0 is the elementary charge, C SIN is the capacitance of the silicon nitride film 9, C LF is the capacitance observed at low frequencies, and C HF is the capacitance observed at high frequencies. By using the above equation, the range corresponding to the energy gap of silicon, that is, in the range of from the valence band to the conduction band can be obtained a continuous D it, in Table 2, this simple sequential D describing the minimum values in the it.

Figure 2009021358
Figure 2009021358

ところで、フラットバンド電圧と固定電荷密度は、以下の式により関連付けることができる。固定電荷密度とは、窒化シリコン膜９内部や窒化シリコン膜９とシリコン基板１の界面近傍に固定されている電荷の密度を意味する。
Ｑ＝ＣSiN（ΦMS−ＶFB）／ｑ0Ａ
ここで、Ｑは固定電荷密度、ＣSINは窒化シリコン膜９の容量、ΦMSはゲート電極１７の材料とシリコン基板１の材料との仕事関数差、ＶFBはフラットバンド電圧、ｑ0は電気素量、Ａはゲート電極１７の面積である。 Incidentally, the flat band voltage and the fixed charge density can be related by the following equation. The fixed charge density means the density of charges fixed inside the silicon nitride film 9 or in the vicinity of the interface between the silicon nitride film 9 and the silicon substrate 1.
Q = C SiN (Φ MS −V FB ) / q 0 A
Here, Q is a fixed charge density, C SIN is a capacitance of the silicon nitride film 9, Φ MS is a work function difference between the material of the gate electrode 17 and the material of the silicon substrate 1, V FB is a flat band voltage, and q 0 is an electric current. The elementary quantity, A, is the area of the gate electrode 17.

上式によると、固定電荷密度が正の方向に大きくなるほど、フラットバンド電圧が負の方向に大きくなることが分かる。従って、表２において、フラットバンド電圧が大きな負の値を有しているものほど、固定電荷密度が大きな正の値を有していることが分かる。窒化シリコン膜９とシリコン基板１が接する部分に形成される反転層は、固定電荷密度が大きな正の値を有する場合に形成されやすくなるので、フラットバンド電圧を正の方向にシフトさせることによって反転層の形成を抑制することができることが分かる。   According to the above equation, it can be seen that the flat band voltage increases in the negative direction as the fixed charge density increases in the positive direction. Therefore, it can be seen from Table 2 that the fixed band density has a large positive value as the flat band voltage has a large negative value. Since the inversion layer formed at the portion where the silicon nitride film 9 and the silicon substrate 1 are in contact is easily formed when the fixed charge density has a large positive value, the inversion layer is inverted by shifting the flat band voltage in the positive direction. It can be seen that layer formation can be suppressed.

表２を参照すると、次のことが分かる。   Referring to Table 2, the following can be understood.

比較例サンプル１〜３は、何れもフラットバンド電圧が大きな負の値を有している。このことは、比較例サンプル１〜３では、反転層が形成されやすいことを意味している。   Each of Comparative Samples 1 to 3 has a negative value with a large flat band voltage. This means that in Comparative Samples 1 to 3, an inversion layer is easily formed.

また、実施例サンプル１〜７では、比較例サンプル１〜３に比べてフラットバンド電圧が正の方向にシフトしている。このことは、実施例サンプル１〜７では反転層の形成が抑制されることを意味している。   Further, in the example samples 1 to 7, the flat band voltage is shifted in the positive direction as compared with the comparative example samples 1 to 3. This means that in the example samples 1 to 7, the formation of the inversion layer is suppressed.

また、窒素ガスの流量が１５０ｓｃｃｍ以上であるサンプル（実施例サンプル１〜３、６及び７）では、窒素ガスの流量が１００ｓｃｃｍ以下であるサンプル（実施例サンプル４及び５）に比べてフラットバンド電圧が正の方向にシフトしている。このことは、窒素ガスの流量が１５０ｓｃｃｍ以上であるサンプルでは、反転層の形成がさらに抑制されることを意味している。   Further, the samples having the nitrogen gas flow rate of 150 sccm or more (Example samples 1 to 3, 6 and 7) have a flat band voltage compared to the samples having the nitrogen gas flow rate of 100 sccm or less (Example samples 4 and 5). Is shifting in the positive direction. This means that in the sample in which the flow rate of nitrogen gas is 150 sccm or more, the formation of the inversion layer is further suppressed.

このような結果が得られた理由は、必ずしも明らかではないが、全てのサンプルで窒化シリコン膜９を同条件で形成したことから窒化シリコン膜９の内部の固定電荷密度が実質的に変化していないと考えられる点を考慮すると、プラズマ表面処理によって窒化シリコン膜９とシリコン基板１の界面付近の状態が変化し、この界面付近において正電荷が減少するか負電荷が増加したためであると推測される。   The reason why such a result is obtained is not necessarily clear, but since the silicon nitride film 9 was formed under the same conditions in all samples, the fixed charge density inside the silicon nitride film 9 changed substantially. Considering that it is considered that there is no possibility, it is presumed that the state near the interface between the silicon nitride film 9 and the silicon substrate 1 is changed by the plasma surface treatment, and the positive charge decreases or the negative charge increases near the interface. The

また、界面準位密度に注目すると、水素ガスとアンモニアガスの何れもが原料ガスに含まれてないサンプル（実施例サンプル１）では、界面準位密度が比較的高くなっているのに対し、水素ガスとアンモニアガスの何れかが原料ガスに含まれるサンプル（実施例サンプル２〜７）では、実施例サンプル１よりも界面準位密度が低くなっていることが分かる。   When attention is paid to the interface state density, in the sample in which neither hydrogen gas nor ammonia gas is contained in the raw material gas (Example Sample 1), the interface state density is relatively high. It can be seen that the interface state density is lower than that of Example Sample 1 in the samples (Example Samples 2 to 7) in which either hydrogen gas or ammonia gas is contained in the source gas.

以上より、窒素ガスを含む原料ガスを用いて形成されたプラズマで予め表面処理を行うことによって反転層の形成を抑制できることが分かった。また、水素ガスとアンモニアガスの少なくとも一方を原料ガスに混入させることによって、界面準位密度を低下させるという効果が併せて得られることが分かった。   From the above, it has been found that the formation of the inversion layer can be suppressed by performing surface treatment in advance with plasma formed using a source gas containing nitrogen gas. It was also found that the effect of lowering the interface state density can be obtained by mixing at least one of hydrogen gas and ammonia gas into the raw material gas.

本発明の一実施形態の光電変換素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the photoelectric conversion element of one Embodiment of this invention. 本発明の効果実証実験でのサンプルの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the sample in the effect verification experiment of this invention. 本発明の効果実証実験で得られた容量−電圧測定の結果を示すグラフである。It is a graph which shows the result of the capacity | capacitance-voltage measurement obtained in the effect verification experiment of this invention.

符号の説明Explanation of symbols

１：ｐ型シリコン基板 ３：ｎ型半導体層 ５：反射防止膜 ７：プラズマ ９：窒化シリコン膜 １３：裏面電極 １５：受光面電極 １７：ゲート電極 １９：裏面電極 1: p-type silicon substrate 3: n-type semiconductor layer 5: antireflection film 7: plasma 9: silicon nitride film 13: back electrode 15: light receiving surface electrode 17: gate electrode 19: back electrode

Claims (7)

シリコン基板の一主面上に窒化シリコン膜を形成する工程を備え、
前記シリコン基板は、前記主面側がｐ型であり、
前記窒化シリコン膜を形成する前に、窒素ガスを含む原料ガスを用いて形成されるプラズマによって前記主面の表面処理を行うことを特徴とする光電変換素子の製造方法。 A step of forming a silicon nitride film on one main surface of the silicon substrate;
The main surface side of the silicon substrate is p-type,
A method of manufacturing a photoelectric conversion element, wherein the main surface is subjected to surface treatment with plasma formed using a source gas containing nitrogen gas before the silicon nitride film is formed. 前記原料ガスは、水素ガスとアンモニアガスの少なくとも一方をさらに含む請求項１に記載の方法。 The method according to claim 1, wherein the source gas further includes at least one of hydrogen gas and ammonia gas. 前記原料ガスは、窒素ガスの流量が５０〜１０００ｓｃｃｍである請求項１又は２に記載の方法。 The method according to claim 1, wherein the source gas has a nitrogen gas flow rate of 50 to 1000 sccm. 前記原料ガスは、水素ガスをさらに含み、窒素ガスに対する水素ガスの流量比が０．１〜３倍である請求項１〜３の何れか１つに記載の方法。 The method according to any one of claims 1 to 3, wherein the source gas further contains hydrogen gas, and a flow rate ratio of hydrogen gas to nitrogen gas is 0.1 to 3 times. 前記原料ガスは、アンモニアガスをさらに含み、窒素ガスに対するアンモニアガスの流量比が０．１〜１倍である請求項１〜４の何れか１つに記載の方法。 The method according to any one of claims 1 to 4, wherein the source gas further contains ammonia gas, and a flow rate ratio of the ammonia gas to the nitrogen gas is 0.1 to 1 times. 前記窒化シリコン膜は、プラズマＣＶＤ法で形成される請求項１〜５の何れか１つに記載の方法。 The method according to claim 1, wherein the silicon nitride film is formed by a plasma CVD method. 前記シリコン基板は、受光面及び裏面を有し、前記受光面側がｎ型であって前記裏面側がｐ型であるｐｎ接合を有し、
前記窒化シリコン膜は、前記裏面上に形成され、
前記窒化シリコン膜を形成した後に、前記受光面及び前記裏面上にそれぞれ受光面電極及び裏面電極を形成する工程を備える請求項１〜６の何れか１つに記載の方法。 The silicon substrate has a light receiving surface and a back surface, and has a pn junction in which the light receiving surface side is n-type and the back surface side is p-type,
The silicon nitride film is formed on the back surface,
The method according to claim 1, further comprising forming a light receiving surface electrode and a back electrode on the light receiving surface and the back surface, respectively, after forming the silicon nitride film.
JP2007182374A 2007-07-11 2007-07-11 Method for manufacturing photoelectric conversion element Expired - Fee Related JP5124189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007182374A JP5124189B2 (en) 2007-07-11 2007-07-11 Method for manufacturing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007182374A JP5124189B2 (en) 2007-07-11 2007-07-11 Method for manufacturing photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2009021358A true JP2009021358A (en) 2009-01-29
JP5124189B2 JP5124189B2 (en) 2013-01-23

Family

ID=40360758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007182374A Expired - Fee Related JP5124189B2 (en) 2007-07-11 2007-07-11 Method for manufacturing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP5124189B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243855A (en) * 2010-05-20 2011-12-01 Kyocera Corp Solar cell element and method of manufacturing the same and solar cell module
JP2012033759A (en) * 2010-07-30 2012-02-16 Sharp Corp Solar battery, and method of manufacturing the same
JP2012525007A (en) * 2009-04-21 2012-10-18 テトラサン インコーポレイテッド Method for forming a structure in a solar cell
CN103290374A (en) * 2013-06-08 2013-09-11 中利腾晖光伏科技有限公司 Coating process of crystalline silicon solar cell
JP2015211094A (en) * 2014-04-25 2015-11-24 京セラ株式会社 Method of manufacturing solar cell element
JP7170817B1 (en) 2021-09-10 2022-11-14 上海晶科緑能企業管理有限公司 SOLAR CELL AND MANUFACTURING METHOD THEREOF, PHOTOVOLTAIC MODULE

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01503743A (en) * 1987-07-08 1989-12-14 モービル・ソラー・エナージー・コーポレーション Method for manufacturing solar cells with silicon nitride coating
JP2002025874A (en) * 2000-07-10 2002-01-25 Tadahiro Omi Single-crystal wafer and solar cell
JP2004335867A (en) * 2003-05-09 2004-11-25 Shin Etsu Handotai Co Ltd Solar battery and its manufacturing method
JP2006073617A (en) * 2004-08-31 2006-03-16 Sharp Corp Solar cell and manufacturing method thereof
JP2006073897A (en) * 2004-09-03 2006-03-16 Sharp Corp Solar cell manufacturing method
JP2006339300A (en) * 2005-05-31 2006-12-14 Kyocera Corp Solar cell element and manufacturing method thereof
JP2007027469A (en) * 2005-07-19 2007-02-01 Kyocera Corp Method for manufacturing solar battery element
JP2007150143A (en) * 2005-11-30 2007-06-14 Shimadzu Corp Method of depositing anti-reflective coating for solar cell, solar cell, and deposition device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01503743A (en) * 1987-07-08 1989-12-14 モービル・ソラー・エナージー・コーポレーション Method for manufacturing solar cells with silicon nitride coating
JP2002025874A (en) * 2000-07-10 2002-01-25 Tadahiro Omi Single-crystal wafer and solar cell
JP2004335867A (en) * 2003-05-09 2004-11-25 Shin Etsu Handotai Co Ltd Solar battery and its manufacturing method
JP2006073617A (en) * 2004-08-31 2006-03-16 Sharp Corp Solar cell and manufacturing method thereof
JP2006073897A (en) * 2004-09-03 2006-03-16 Sharp Corp Solar cell manufacturing method
JP2006339300A (en) * 2005-05-31 2006-12-14 Kyocera Corp Solar cell element and manufacturing method thereof
JP2007027469A (en) * 2005-07-19 2007-02-01 Kyocera Corp Method for manufacturing solar battery element
JP2007150143A (en) * 2005-11-30 2007-06-14 Shimadzu Corp Method of depositing anti-reflective coating for solar cell, solar cell, and deposition device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478694B2 (en) 2009-04-21 2016-10-25 Tetrasun, Inc. Method for forming structures in a solar cell
JP2012525007A (en) * 2009-04-21 2012-10-18 テトラサン インコーポレイテッド Method for forming a structure in a solar cell
US8940572B2 (en) 2009-04-21 2015-01-27 Tetrasun, Inc. Method for forming structures in a solar cell
JP2015035623A (en) * 2009-04-21 2015-02-19 テトラサン インコーポレイテッド Method for forming structure part in solar battery
JP2011243855A (en) * 2010-05-20 2011-12-01 Kyocera Corp Solar cell element and method of manufacturing the same and solar cell module
JP2012033759A (en) * 2010-07-30 2012-02-16 Sharp Corp Solar battery, and method of manufacturing the same
CN103290374A (en) * 2013-06-08 2013-09-11 中利腾晖光伏科技有限公司 Coating process of crystalline silicon solar cell
JP2015211094A (en) * 2014-04-25 2015-11-24 京セラ株式会社 Method of manufacturing solar cell element
JP7170817B1 (en) 2021-09-10 2022-11-14 上海晶科緑能企業管理有限公司 SOLAR CELL AND MANUFACTURING METHOD THEREOF, PHOTOVOLTAIC MODULE
JP2023040981A (en) * 2021-09-10 2023-03-23 上海晶科緑能企業管理有限公司 Solar cell, method for manufacturing same, and photovoltaic module
JP2023041057A (en) * 2021-09-10 2023-03-23 上海晶科緑能企業管理有限公司 Solar cell, method for manufacturing same, and photovoltaic module
US11784266B2 (en) 2021-09-10 2023-10-10 Shanghai Jinko Green Energy Enterprise Management Co., Ltd. Solar cell, method for preparing same and solar cell module
JP7431303B2 (en) 2021-09-10 2024-02-14 上海晶科緑能企業管理有限公司 Solar cells and their manufacturing methods, photovoltaic modules

Also Published As

Publication number Publication date
JP5124189B2 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5649580B2 (en) Manufacturing method of solar cell
Schmidt et al. Surface passivation of high‐efficiency silicon solar cells by atomic‐layer‐deposited Al2O3
JP6350279B2 (en) Coating type material, solar cell element, and silicon substrate with field effect passivation film
JP5124189B2 (en) Method for manufacturing photoelectric conversion element
Zhou et al. SiOyNx/SiNx stack anti-reflection coating with PID-resistance for crystalline silicon solar cells
WO2015182503A1 (en) Solar cell element, method for manufacturing same and solar cell module
JP2013165160A (en) Method for manufacturing solar cell, and solar cell
Huang et al. 20.0% Efficiency Si nano/microstructures based solar cells with excellent broadband spectral response
Karunagaran et al. Effect of rapid thermal annealing on the properties of PECVD SiNx thin films
Cheng et al. Emitter formation with boron diffusion from PECVD deposited boron-doped silicon oxide for high-efficiency TOPCon solar cells
Thi et al. Effect of hydrogen on passivation quality of SiNx/Si-rich SiNx stacked layers deposited by catalytic chemical vapor deposition on c-Si wafers
JP4716881B2 (en) Manufacturing method of solar cell
Balaji et al. Rear-side passivation characteristics of Si-rich SiNx for various Local Back Contact solar cells
Vitanov et al. Low cost surface passivation for p-type mc-Si based on pseudobinary alloys (Al2O3) x (TiO2) 1− x
JP5173370B2 (en) Method for manufacturing photoelectric conversion element
WO2012012167A1 (en) Methods of forming a floating junction on a solar cell with a particle masking layer
WO2014014116A1 (en) Passivation film, coating material, solar-cell element, and silicon substrate with passivation film attached thereto
JP6336139B2 (en) Solar cell element and manufacturing method thereof
Choi et al. Optimization of PECVD–ONO rear surface passivation layer through improved electrical property and thermal stability
TWI717930B (en) Silicon-based solar cell and method of manufacturing the same
JP2011243726A (en) Solar cell manufacturing method
Sun et al. The effect of baking conditions on the effective contact areas of screen-printed silver layer on silicon substrate
JP2013135155A (en) Method for manufacturing solar cell
JP5715509B2 (en) Solar cell and method for manufacturing solar cell
JP4977587B2 (en) Manufacturing method of solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees