JP5173370B2 - Method for manufacturing photoelectric conversion element - Google Patents

Method for manufacturing photoelectric conversion element Download PDF

Info

Publication number
JP5173370B2
JP5173370B2 JP2007301862A JP2007301862A JP5173370B2 JP 5173370 B2 JP5173370 B2 JP 5173370B2 JP 2007301862 A JP2007301862 A JP 2007301862A JP 2007301862 A JP2007301862 A JP 2007301862A JP 5173370 B2 JP5173370 B2 JP 5173370B2
Authority
JP
Japan
Prior art keywords
silicon substrate
nitride film
silicon nitride
plasma
crystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007301862A
Other languages
Japanese (ja)
Other versions
JP2009130041A (en
Inventor
知征 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007301862A priority Critical patent/JP5173370B2/en
Publication of JP2009130041A publication Critical patent/JP2009130041A/en
Application granted granted Critical
Publication of JP5173370B2 publication Critical patent/JP5173370B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、光電変換素子の製造方法に関する。 The present invention relates to a method for producing a photoelectric conversion element.

結晶シリコン太陽電池において、プラズマ気相化学蒸着法（プラズマＣＶＤ法）などにより成膜される窒化シリコンは有用な材料として知られている。
その理由は、窒化シリコン膜が、結晶シリコン太陽電池の反射防止膜としての機能と同時に、シリコン基板表面および内部のパッシベーション膜としての機能という３つの重要な役割を果たすからである。 In crystalline silicon solar cells, silicon nitride formed by plasma vapor chemical vapor deposition (plasma CVD method) is known as a useful material.
The reason is that the silicon nitride film plays three important roles of functioning as an antireflection film of the crystalline silicon solar cell and simultaneously functioning as a passivation film on the surface of the silicon substrate and inside.

第１の反射防止膜としての機能において、太陽光を最も効率よくシリコン基板内部に取り込むための重要なパラメータは、窒化シリコン膜の屈折率である。
一般に、窒化シリコン膜を結晶シリコン太陽電池の反射防止膜として利用する場合の最適な屈折率は２．０程度である。プラズマＣＶＤ法を用いて窒化シリコン膜を形成する場合、その屈折率は、混合ガスの流量比、成膜圧力、成膜パワーなどを変化させることにより制御することができる。 In the function as the first antireflection film, an important parameter for taking sunlight into the silicon substrate most efficiently is the refractive index of the silicon nitride film.
Generally, the optimum refractive index when using a silicon nitride film as an antireflection film for a crystalline silicon solar cell is about 2.0. When a silicon nitride film is formed using a plasma CVD method, the refractive index can be controlled by changing the flow ratio of the mixed gas, the film forming pressure, the film forming power, and the like.

第２のシリコン基板表面のパッシベーション膜としての機能において、その機能を向上させる重要なパラメータは、窒化シリコン膜とシリコン基板との界面における界面準位と固定電荷である。
すなわち、非特許文献１に記載されているように、界面準位密度が低いと、シリコン基板内部で発生したキャリア（電子および正孔）が界面で再結合する確率が低くなり、シリコン基板表面でのパッシベーション効果が高くなる。
また、界面に固定電荷が存在すると、シリコン基板表面近傍でエネルギーバンドの曲がり（キャリア密度の著しい差）が生じ、キャリアの再結合が起こり難くなり、シリコン基板表面でのパッシベーション効果が高くなる。
このように、界面準位と固定電荷とはそれぞれ独立なメカニズムによって複合的にシリコン基板表面でのパッシベーション効果に影響を及ぼしている。 In the function as a passivation film on the surface of the second silicon substrate, important parameters for improving the function are the interface state and the fixed charge at the interface between the silicon nitride film and the silicon substrate.
That is, as described in Non-Patent Document 1, when the interface state density is low, the probability that carriers (electrons and holes) generated inside the silicon substrate are recombined at the interface is low. Increases the passivation effect.
Further, when a fixed charge is present at the interface, an energy band bend (a significant difference in carrier density) occurs in the vicinity of the silicon substrate surface, carrier recombination hardly occurs, and the passivation effect on the silicon substrate surface is enhanced.
As described above, the interface state and the fixed charge influence the passivation effect on the surface of the silicon substrate in combination by independent mechanisms.

第３のシリコン基板内部のパッシベーション膜としての機能は、プラズマＣＶＤ法で成膜された窒化シリコン膜に多量に含まれる水素が、成膜後の焼成により放出されてシリコン基板内部に入りこむことによってシリコン基板内部の欠陥をパッシベーションする効果である。
そして、この機能を向上させる重要なパラメータは、窒化シリコン膜とシリコン基板との界面における水素の量やシリコン基板自体の欠陥の量である。
すなわち、非特許文献２に記載されているように、プラズマＣＶＤ法、触媒ＣＶＤ法およびスパッタ法などにより窒化シリコン膜を成膜すると、シリコン基板表面にダメージが生じ、同時にこのダメージに水素が蓄積される。蓄積された水素は成膜後の焼成によりシリコン基板内部に拡散され、シリコン基板内部に存在する欠陥をパッシベーションする。また、非特許文献２には、界面に形成されたダメージも同時にある程度無害化されると報告されている。 The function as a passivation film inside the third silicon substrate is that silicon contained in a large amount in the silicon nitride film formed by the plasma CVD method is released by baking after film formation and enters the silicon substrate. This is an effect to passivate defects inside the substrate.
An important parameter for improving this function is the amount of hydrogen at the interface between the silicon nitride film and the silicon substrate and the amount of defects in the silicon substrate itself.
That is, as described in Non-Patent Document 2, when a silicon nitride film is formed by a plasma CVD method, a catalytic CVD method, a sputtering method, or the like, damage occurs on the surface of the silicon substrate, and at the same time, hydrogen accumulates in this damage. The The accumulated hydrogen is diffused inside the silicon substrate by baking after film formation, and the defects existing inside the silicon substrate are passivated. Further, Non-Patent Document 2 reports that damage formed at the interface is also rendered harmless to some extent at the same time.

このように窒化シリコン膜は、結晶シリコン太陽電池において多彩な役割を担う。このため、結晶シリコン太陽電池の変換効率をさらに向上させるために、窒化シリコン膜の製造方法を工夫した研究報告例は多い。
しかしながら、上記のように、窒化シリコン膜の機能は複数のパラメータによって制御されるため、これらの機能を同時に向上させることは難しい。 As described above, the silicon nitride film plays various roles in the crystalline silicon solar cell. For this reason, in order to further improve the conversion efficiency of a crystalline silicon solar cell, there are many research report examples which devised the manufacturing method of a silicon nitride film.
However, as described above, since the function of the silicon nitride film is controlled by a plurality of parameters, it is difficult to improve these functions simultaneously.

例えば、非特許文献３には、通常２．０程度である窒化シリコン膜の屈折率をより高くすると、表面パッシベーションの効果が向上することが報告されている。
しかしながら、窒化シリコン膜の屈折率は、結晶シリコン基板や空気の屈折率との兼ね合いから最適値が決定されるので、高い屈折率は、窒化シリコン膜の反射防止膜としての機能を低下させるので、結晶シリコン太陽電池の変換効率を低下させることになる。 For example, Non-Patent Document 3 reports that the effect of surface passivation is improved when the refractive index of a silicon nitride film, which is usually about 2.0, is further increased.
However, since the optimum value of the refractive index of the silicon nitride film is determined in consideration of the refractive index of the crystalline silicon substrate and air, the high refractive index reduces the function of the silicon nitride film as an antireflection film. The conversion efficiency of the crystalline silicon solar cell will be reduced.

また、非特許文献４〜６には、結晶シリコン基板上に窒化シリコン膜を成膜する前にアンモニアプラズマで処理すると、シリコン基板の有効ライフタイムが向上することや光電変換素子の特性が向上することなどが報告されている。そして、これらの改善は、シリコン基板表面のパッシベーション膜としての機能、シリコン基板内部のパッシベーション膜としての機能またはこれらの複合的な機能による効果であると報告されている。これらの方法は、窒化シリコン膜の屈折率を変化させることなしに、シリコン基板の表面または内部のパッシベーション膜としての機能を高めることができるという点で優れているといえる。
しかしながら、非特許文献４〜６の技術では、シリコン基板表面のパッシベーション膜としての機能、シリコン基板内部のパッシベーション膜としての機能のいずれか一方にしか着目していないか、あるいは２つの効果をきちんと分離できていない。そのため、窒化シリコン膜の機能を向上させるパラメータを制御し、さらに特性の高い光電変換素子を得ることには成功していない。 Further, in Non-Patent Documents 4 to 6, treatment with ammonia plasma before forming a silicon nitride film on a crystalline silicon substrate improves the effective lifetime of the silicon substrate and improves the characteristics of the photoelectric conversion element. It has been reported. These improvements are reported to be the effect of a function as a passivation film on the surface of the silicon substrate, a function as a passivation film inside the silicon substrate, or a combination of these functions. These methods are excellent in that the function as a passivation film inside or on the silicon substrate can be enhanced without changing the refractive index of the silicon nitride film.
However, the technologies of Non-Patent Documents 4 to 6 focus only on one of the function as a passivation film on the surface of the silicon substrate and the function as a passivation film inside the silicon substrate, or properly separate the two effects. Not done. Therefore, it has not succeeded in controlling a parameter for improving the function of the silicon nitride film and obtaining a photoelectric conversion element having higher characteristics.

S.W.Glunzほか14名，20th European photovoltaic Solar Energy Conference and Exhibition (2005)，p.572「Comparison of different dielectric passivation layers for application in industrially feasible high-efficiency crystalline silicon solar cells」S.W.Glunz and 14 others, 20th European photovoltaic Solar Energy Conference and Exhibition (2005), p.572 “Comparison of different dielectric passivation layers for application in industrially feasible high-efficiency crystalline silicon solar cells” Bhushan Soporiほか8名，4th World Conference on Photovoltaic Energy Conversion (2006) ，p.1028「Damage-Layer-Mediated H Diffusion During SiN:H Processing: A Comprehensive Model」Bhushan Sopori and 8 others, 4th World Conference on Photovoltaic Energy Conversion (2006), p.1028 “Damage-Layer-Mediated H Diffusion During SiN: H Processing: A Comprehensive Model”

T. Lauingerほか２名，14th European Photovoltaic Solar Energy Conference (1997)，p.853「Comparison of direct and remote PEＣＶＤ silicon nitride films for low-temperature surface passivation of p-type crystalline silicon」T. Lauinger and two others, 14th European Photovoltaic Solar Energy Conference (1997), p.853 “Comparison of direct and remote PECVD silicon nitride films for low-temperature surface passivation of p-type crystalline silicon” Jin Nigoほか5名，21st European Photovoltaic Solar Energy Conference (2006)，p.934「Effective Interface Modification by NH3 Plasma for Silicon Surface Passivation at Very Low Temperatures」Jin Nigo and 5 others, 21st European Photovoltaic Solar Energy Conference (2006), p.934 “Effective Interface Modification by NH3 Plasma for Silicon Surface Passivation at Very Low Temperatures”

Alexander Hauserほか3名，Solar Energy Materials & Solar Cells 75 (2003)，p.357〜362「Influenceofanammoniaactivation prior to the PEＣＶＤ SiN deposition on the solar cell performance」Alexander Hauser and 3 others, Solar Energy Materials & Solar Cells 75 (2003), p.357-362 “Influence of anammonia activation prior to the PECVD SiN deposition on the solar cell performance” A.Rohatgiほか6名，14th International Photovoltaic Science and Engineering Conference (2004)，p.635「Record-High-EfficiencySolarCellsonMulticrystalline Materials Through Understanding and Implementation of RTP-enhanced SiNx-induced Defect Hydrogenation」A.Rohatgi and 6 others, 14th International Photovoltaic Science and Engineering Conference (2004), p.635 “Record-High-EfficiencySolarCellsonMulticrystalline Materials Through Understanding and Implementation of RTP-enhanced SiNx-induced Defect Hydrogenation”

本発明は、さらに特性の高い光電変換素子を得るための製造方法を提供することを課題とする。   An object of the present invention is to provide a manufacturing method for obtaining a photoelectric conversion element having higher characteristics.

本発明者は上記の課題を解決すべく鋭意研究を行った結果、結晶シリコン基板の表面上に窒化シリコン膜を形成する前に、窒化シリコン膜が形成される結晶シリコン基板の表面を、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理することにより、光電変換素子の特性を向上させることができることを実験的に見出し、本発明を完成するに到った。   As a result of intensive studies to solve the above-described problems, the present inventor has determined that the surface of the crystalline silicon substrate on which the silicon nitride film is to be formed is formed with hydrogen gas before the silicon nitride film is formed on the surface of the crystalline silicon substrate. It has been experimentally found that the characteristics of the photoelectric conversion element can be improved by surface treatment with a plasma formed using a mixed gas containing ammonia gas and the present invention has been completed.

かくして、本発明によれば、
（ａ）ｐ型結晶シリコン基板の表面上に、ｎ型半導体層を形成する工程、
（ｂ）前記ｎ型半導体層の表面を、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理する工程、
（ｃ）前記ｎ型半導体層上に、窒化シリコン膜を形成する工程、
（ｄ）前記ｐ型結晶シリコン基板の裏面上に、裏面電極を形成する工程、および
（ｅ）前記窒化シリコン膜上に、受光面電極を形成する工程
を含むことを特徴とする光電変換素子の製造方法が提供される。 Thus, according to the present invention,
(A) forming an n-type semiconductor layer on the surface of the p-type crystalline silicon substrate;
(B) surface-treating the surface of the n-type semiconductor layer with plasma formed using a mixed gas containing hydrogen gas and ammonia gas;
(C) forming a silicon nitride film on the n-type semiconductor layer;
(D) including a step of forming a back electrode on the back surface of the p-type crystalline silicon substrate, and (e) a step of forming a light-receiving surface electrode on the silicon nitride film. A manufacturing method is provided .

本発明によれば、優れた特性の光電変換素子の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the photoelectric conversion element of the outstanding characteristic can be provided.

本発明の光電変換素子の製造方法は、
（ａ）ｐ型結晶シリコン基板の表面上に、ｎ型半導体層を形成する工程、
（ｂ）前記ｎ型半導体層の表面を、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理する工程、
（ｃ）前記ｎ型半導体層上に、窒化シリコン膜を形成する工程、
（ｄ）前記ｐ型結晶シリコン基板の裏面上に、裏面電極を形成する工程、および
（ｅ）前記窒化シリコン膜上に、受光面電極を形成する工程
を含むことを特徴とする。
すなわち、本発明の光電変換素子の製造方法は、ｐ型結晶シリコン基板の主面（表面）上に窒化シリコン膜を形成する工程を備え、前記ｐ型結晶シリコン基板の前記主面側にはｎ型半導体層が形成されており、前記窒化シリコン膜を形成する前に、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマによって前記主面の表面処理を行うことを特徴とする。 The method for producing the photoelectric conversion element of the present invention is as follows.
(A) forming an n-type semiconductor layer on the surface of the p-type crystalline silicon substrate;
(B) surface-treating the surface of the n-type semiconductor layer with plasma formed using a mixed gas containing hydrogen gas and ammonia gas;
(C) forming a silicon nitride film on the n-type semiconductor layer;
(D) forming a back electrode on the back surface of the p-type crystal silicon substrate; and (e) forming a light receiving surface electrode on the silicon nitride film.
That is, the method for manufacturing a photoelectric conversion element of the present invention includes a step of forming a silicon nitride film on the main surface (surface) of a p-type crystal silicon substrate, and n on the main surface side of the p-type crystal silicon substrate. And a surface treatment of the main surface is performed by plasma formed using a mixed gas containing hydrogen gas and ammonia gas before forming the silicon nitride film. .

本発明の光電変換素子の製造方法を、図面を用いて説明するが、この説明により本発明が限定されるものではない。
図１（ａ）〜（ｆ）は、本発明の光電変換素子の製造方法における一実施形態の製造工程を示す概略断面図である。以下、各工程について詳細に説明する。 Although the manufacturing method of the photoelectric conversion element of this invention is demonstrated using drawing, this invention is not limited by this description.
FIG. 1A to FIG. 1F are schematic cross-sectional views showing manufacturing steps of one embodiment in the method for manufacturing a photoelectric conversion element of the present invention. Hereinafter, each step will be described in detail.

１．ｐｎ接合形成工程
まず、図１（ａ）に示すように、ｐ型結晶シリコン基板１の表面上に、ｎ型半導体層２を形成してｐｎ接合とする。 1. First, as shown in FIG. 1A, an n-type semiconductor layer 2 is formed on the surface of a p-type crystalline silicon substrate 1 to form a pn junction.

ｐ型結晶シリコン基板は、結晶シリコン基板であれば特に限定されず、例えば単結晶シリコン基板、多結晶シリコン基板のいずれであってもよい。シリコン基板の抵抗値や結晶方位などは特に限定されない。
ｎ型半導体層の形成前に、ｐ型結晶シリコン基板の表面の洗浄や表面ダメージ層の除去を目的として、強アルカリ水溶液、強酸水溶液などでｐ型結晶シリコン基板を処理するのが好ましい。
また、ｎ型半導体層の形成前に、入射した光を光電変換素子の受光面側で多重反射させることで、より効果的に光を取り込むための微細な凹凸（テクスチャ）構造を形成することを目的として、アルカリ溶液でｐ型結晶シリコン基板を処理するのが好ましい。 The p-type crystalline silicon substrate is not particularly limited as long as it is a crystalline silicon substrate. For example, it may be a single crystal silicon substrate or a polycrystalline silicon substrate. The resistance value and crystal orientation of the silicon substrate are not particularly limited.
Prior to the formation of the n-type semiconductor layer, the p-type crystal silicon substrate is preferably treated with a strong alkaline aqueous solution, a strong acid aqueous solution or the like for the purpose of cleaning the surface of the p-type crystalline silicon substrate or removing the surface damage layer.
In addition, before the n-type semiconductor layer is formed, incident light is subjected to multiple reflection on the light receiving surface side of the photoelectric conversion element, thereby forming a fine unevenness (texture) structure for capturing light more effectively. For the purpose, it is preferable to treat the p-type crystalline silicon substrate with an alkaline solution.

ｎ型半導体層２は、公知の方法、例えばｐ型結晶シリコン基板にｎ型の不純物をドーピングするか、ＣＶＤ法などによりｐ型結晶シリコン基板上に別途ｎ型を形成することによって形成することができる。
ｎ型の不純物は、リン、ヒ素のような５族元素が挙げられる。
ｎ型半導体層のシート抵抗は、２０〜２００Ω／□の範囲にあるのが好ましい。 The n-type semiconductor layer 2 can be formed by a known method, for example, by doping an n-type impurity into a p-type crystal silicon substrate or by separately forming an n-type on the p-type crystal silicon substrate by a CVD method or the like. it can.
Examples of n-type impurities include Group 5 elements such as phosphorus and arsenic.
The sheet resistance of the n-type semiconductor layer is preferably in the range of 20 to 200Ω / □.

ｎ型の不純物のドーピング方法は、特に限定されないが、例えば、オキシ塩化リン（ＰＯＣｌ3）などの５族の化合物を含んだ溶液を７００〜１０００℃の高温炉中でガス状にしてｐ型結晶シリコン基板に拡散させる方法（気相拡散法）、五酸化リン（Ｐ2Ｏ5）などの５族元素の化合物を含んだ溶液（例えば、五酸化リンのイソプロピルアルコール溶液）をｐ型結晶シリコン基板上に滴下し、スピンコーターにより均一に塗布し、その後温度７００〜１０００℃の高温炉に投入し、表面に付着した５族元素をｐ型結晶シリコン基板に拡散させる方法などが挙げられる。
後者の方法は、ｎ型半導体層の受光面にのみ選択的に形成することができ、気相拡散法のように受光面側以外の部分（裏面および側面）に形成されたｎ型半導体層を除去するための付加的な工程を含める必要がないため、より量産に適している。 The n-type impurity doping method is not particularly limited. For example, a solution containing a Group 5 compound such as phosphorus oxychloride (POCl 3 ) is gasified in a high-temperature furnace at 700 to 1000 ° C. to form a p-type crystal. A method of diffusing into a silicon substrate (vapor phase diffusion method), a solution containing a compound of a group 5 element such as phosphorus pentoxide (P 2 O 5 ) (for example, an isopropyl alcohol solution of phosphorus pentoxide) is a p-type crystalline silicon substrate For example, a method of dropping the solution onto the surface and applying it uniformly with a spin coater, then putting it in a high-temperature furnace at a temperature of 700 to 1000 ° C., and diffusing the group 5 element adhering to the surface into the p-type crystalline silicon substrate, etc.
The latter method can be selectively formed only on the light-receiving surface of the n-type semiconductor layer, and an n-type semiconductor layer formed on a portion other than the light-receiving surface side (back surface and side surface) as in the vapor phase diffusion method. Since it is not necessary to include an additional step for removal, it is more suitable for mass production.

２．プラズマ表面処理工程
次に、図１（ｂ）に示すように、ｎ型半導体層２の表面を、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマ３で表面処理する。
その材料および形成方法は、公知の材料および方法を適用できるが、プラズマがプラズマＣＶＤ装置を用いて形成され、その形成条件がアンモニアガス流量２０〜１０００ｓｃｃｍ、好ましくは５０〜５００ｓｃｃｍ、アンモニアガスに対する水素ガス流量比１〜１０倍、好ましくは３〜４倍、形成圧力１０〜２００ｐａ、好ましくは５０〜１５０Ｐａ、形成温度２００〜６００℃、好ましくは４００〜５００℃、および形成時間１０〜１２００秒であるのが好ましい。また、ソースパワーは周波数１３．５６ＭＨｚで１０〜１０００Ｗ程度）、バイアスパワーは付加しないのが一般的である。このような形成条件であれば、次工程で形成する窒化シリコン膜に優れた特性を付与することができる。
ここで、単位ｓｃｃｍは、ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ（ｓｔａｎｄａｒｄ：１気圧、０℃）を意味する。 2. Plasma Surface Treatment Step Next, as shown in FIG. 1B, the surface of the n-type semiconductor layer 2 is surface-treated with plasma 3 formed using a mixed gas containing hydrogen gas and ammonia gas.
As the material and the forming method, known materials and methods can be applied, but plasma is formed using a plasma CVD apparatus, and the forming condition is an ammonia gas flow rate of 20 to 1000 sccm, preferably 50 to 500 sccm, hydrogen gas against ammonia gas. The flow rate ratio is 1 to 10 times, preferably 3 to 4 times, the forming pressure is 10 to 200 pa, preferably 50 to 150 Pa, the forming temperature is 200 to 600 ° C., preferably 400 to 500 ° C., and the forming time is 10 to 1200 seconds. Is preferred. In addition, the source power is generally about 10 to 1000 W at a frequency of 13.56 MHz), and generally no bias power is added. Under such formation conditions, excellent characteristics can be imparted to the silicon nitride film formed in the next step.
Here, the unit sccm means standard cc / min (standard: 1 atm, 0 ° C.).

３．反射防止膜形成工程
次に、図１（ｃ）に示すように、太陽光などの光を有効に取り込むために、ｎ型半導体層上に、窒化シリコン膜４を形成する。この窒化シリコン膜は、結晶シリコン基板表面および内部のパッシベーション膜として機能する。
その材料および形成方法は、公知の材料および方法を適用できるが、上記の工程から連続して処置できることから、窒化シリコン膜がプラズマＣＶＤ法により形成されるのが好ましい。プラズマＣＶＤ法の条件は、反応室の形状などにより適宜設定すればよいが、例えば、モノシラン１０〜５００ｓｃｃｍ、アンモニア１０〜１０００ｓｃｃｍおよび窒素５０〜１０００ｓｃｃｍの混合ガスの場合、圧力１０〜２００Ｐａ、温度２００〜６００℃の範囲であるのが望ましい。また、ソースパワーは周波数１３．５６ＭＨｚで１０〜１０００Ｗ程度）、バイアスパワーは付加しないのが一般的である。このような形成条件であれば、窒化シリコン膜に優れた特性を付与することができる。
窒化シリコン膜の厚さは、膜の屈折率やｐ型結晶シリコン基板の表面凹凸の大きさにより適宜設定すればよいが、通常６０〜１００ｎｍ程度である。 3. Antireflection Film Formation Step Next, as shown in FIG. 1C, a silicon nitride film 4 is formed on the n-type semiconductor layer in order to effectively capture light such as sunlight. This silicon nitride film functions as a surface of the crystalline silicon substrate and as an internal passivation film.
As the material and the forming method, known materials and methods can be applied, but it is preferable that the silicon nitride film is formed by the plasma CVD method because it can be treated continuously from the above steps. The conditions for the plasma CVD method may be set as appropriate depending on the shape of the reaction chamber. For example, in the case of a mixed gas of monosilane 10 to 500 sccm, ammonia 10 to 1000 sccm, and nitrogen 50 to 1000 sccm, pressure 10 to 200 Pa, temperature 200 to It is desirable to be in the range of 600 ° C. In addition, the source power is generally about 10 to 1000 W at a frequency of 13.56 MHz), and generally no bias power is added. Under such formation conditions, excellent characteristics can be imparted to the silicon nitride film.
The thickness of the silicon nitride film may be appropriately set according to the refractive index of the film and the size of the surface irregularities of the p-type crystalline silicon substrate, but is usually about 60 to 100 nm.

４．裏面電極形成工程
次に、図１（ｄ）に示すように、ｐ型結晶シリコン基板１の裏面上に、裏面電極５を形成する。この裏面電極５は、ｐ型結晶シリコン基板１内で発生したキャリアを電流として取り出すために利用される。
その材料および形成方法は、公知の材料および方法を適用できる。例えば、スクリーン印刷法により、アルミニウム粉末などを含んだ導電性ペーストを太陽電池の裏面全面に塗布（印刷）し、温度１００〜４００℃で乾燥させることにより、裏面電極５を得る。スクリーン印刷法は量産レベルにおいてはコストを低減できるので好ましい。
裏面電極の厚さは、通常１０〜６０μｍ程度である。 4). Back Electrode Formation Step Next, as shown in FIG. 1D, a back electrode 5 is formed on the back surface of the p-type crystalline silicon substrate 1. The back electrode 5 is used for taking out the carriers generated in the p-type crystalline silicon substrate 1 as a current.
Known materials and methods can be applied as the material and formation method. For example, the back electrode 5 is obtained by applying (printing) a conductive paste containing aluminum powder or the like to the entire back surface of the solar cell and drying at a temperature of 100 to 400 ° C. by screen printing. The screen printing method is preferable because the cost can be reduced at the mass production level.
The thickness of the back electrode is usually about 10 to 60 μm.

５．受光面電極形成工程
次に、図１（ｅ）に示すように、窒化シリコン膜４上に、受光面電極６を形成する。
その材料および形成方法は、公知の材料および方法を適用できる。例えば、スクリーン印刷法により、銀粉末、ガラス粉末、有機質ビヒクルおよび有機溶媒とを主成分とする導電性ペーストを窒化シリコン膜４上に塗布（印刷）し、温度１００〜４００℃で乾燥させることにより、受光面電極６を得る。
受光面電極６のパターンは特に限定されず、一般に太陽電池に用いられるパターンであれば特に限定されない。例えば、魚骨型（櫛形状）が挙げられる。
受光面電極の厚さは、通常１０〜６０μｍ程度である。 5. Next, as shown in FIG. 1E, a light receiving surface electrode 6 is formed on the silicon nitride film 4.
Known materials and methods can be applied as the material and formation method. For example, a conductive paste mainly composed of silver powder, glass powder, organic vehicle and organic solvent is applied (printed) on the silicon nitride film 4 by screen printing and dried at a temperature of 100 to 400 ° C. The light receiving surface electrode 6 is obtained.
The pattern of the light-receiving surface electrode 6 is not particularly limited, and is not particularly limited as long as it is a pattern generally used for solar cells. For example, a fishbone type (comb shape) is mentioned.
The thickness of the light-receiving surface electrode is usually about 10 to 60 μm.

６．受光面電極のファイアスルーおよび裏面電界層形成工程
上記工程の後、図１（ｆ）に示すように、得られたｐ型結晶シリコン基板１を焼成処理に付して、受光面電極のファイアスルー（図示せず）およびｐ型結晶シリコン基板と裏面電極との界面に裏面電界層７を同時に形成するのが好ましい。
ファイアスルーとは、ｐ型結晶シリコン基板１を焼成する際に、受光面電極６に添加されているガラス粉末の作用で窒化シリコン膜４が破られることによって起こる現象である。これにより受光面電極６をｐ型結晶シリコン基板１に接触させることができる。
裏面電界層７は、基板１を焼成する際に、裏面電極５に含まれるアルミニウムの一部がｐ型結晶シリコン基板１に拡散された領域のことであり、これによりｐ型結晶シリコン基板１内部で発生したキャリアの収集効率を向上させることができる。
焼成条件は、温度６００〜９００℃の範囲、焼成時間１〜３００秒間程度が好ましい。 6). Light-receiving surface electrode fire-through and back surface electric field layer forming step After the above step, as shown in FIG. 1 (f), the obtained p-type crystalline silicon substrate 1 is subjected to a firing treatment, and the light-receiving surface electrode fire-through (It is not shown) It is preferable to form the back surface electric field layer 7 simultaneously on the interface between the p-type crystalline silicon substrate and the back electrode.
The fire-through is a phenomenon that occurs when the silicon nitride film 4 is broken by the action of the glass powder added to the light-receiving surface electrode 6 when the p-type crystalline silicon substrate 1 is baked. Thereby, the light-receiving surface electrode 6 can be brought into contact with the p-type crystalline silicon substrate 1.
The back surface electric field layer 7 is a region in which a part of aluminum contained in the back electrode 5 is diffused into the p-type crystal silicon substrate 1 when the substrate 1 is baked. It is possible to improve the collection efficiency of carriers generated in
The firing conditions are preferably a temperature range of 600 to 900 ° C. and a firing time of about 1 to 300 seconds.

本発明を実施例および比較例によりさらに具体的に説明するが、実施例により本発明が限定されるものではない。   The present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to the examples.

実施例１（効果実証実験１）
この効果実証実験では、容量−電圧測定（ＣＶ測定）により界面準位密度とフラットバンド電圧を評価し、プラズマ表面処理が結晶シリコン基板表面のパッシベーション効果に与える影響を調べた。
すなわち、結晶シリコン基板上に窒化シリコン膜を形成する前に、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理を行ったサンプル（実施例１−１および１−２）、アンモニアガスまたは水素ガスを用いて形成されるプラズマで表面処理を行ったサンプル（比較例１−２および１−３）および表面処理を行わなかったサンプル（比較例１−１）について、界面準位密度とフラットバンド電圧とを測定した。
なお、この実証実験では、実際の光電変換素子の構造ではなく、容量−電圧測定（ＣＶ測定）が行い易い構造のサンプルを作製した。
すなわち、図２（ａ）〜（ｅ）に示される製造工程により、サンプルを作製した。 Example 1 (Evaluation Experiment 1)
In this effect demonstration experiment, interface state density and flat band voltage were evaluated by capacitance-voltage measurement (CV measurement), and the influence of plasma surface treatment on the passivation effect of the crystalline silicon substrate surface was investigated.
That is, before forming the silicon nitride film on the crystalline silicon substrate, the sample (Examples 1-1 and 1-2) in which surface treatment was performed with plasma formed using a mixed gas containing hydrogen gas and ammonia gas. ), For samples (Comparative Examples 1-2 and 1-3) subjected to surface treatment with plasma formed using ammonia gas or hydrogen gas, and for samples not subjected to surface treatment (Comparative Example 1-1) Level density and flat band voltage were measured.
Note that, in this demonstration experiment, a sample having a structure in which capacitance-voltage measurement (CV measurement) can be easily performed instead of an actual photoelectric conversion element structure was manufactured.
That is, a sample was manufactured by the manufacturing process shown in FIGS.

１−１．結晶シリコン基板の準備工程
まず、図２（ａ）に示すように、片面をミラー研磨した単結晶のｐ型結晶シリコン基板１（面方位＜１１１＞、厚さ５２０μｍ、抵抗率２．５Ωｃｍ）をＨＦ水溶液に浸漬し、その後純水で水洗して、ｐ型結晶シリコン基板１の表面の自然酸化膜を除去した。 1-1. Step of Preparing Crystalline Silicon Substrate First, as shown in FIG. 2 (a), a single crystal p-type crystal silicon substrate 1 (plane orientation <111>, thickness 520 μm, resistivity 2.5 Ωcm) having one surface mirror-polished. It was immersed in an HF aqueous solution and then washed with pure water to remove the natural oxide film on the surface of the p-type crystalline silicon substrate 1.

１−２．結晶シリコン基板表面のプラズマ表面処理工程
次いで、ｐ型結晶シリコン基板１をプラズマＣＶＤ装置の真空室内に搬入し、図２（ｂ）に示すように、この装置内でプラズマ３により、ｐ型結晶シリコン基板１のミラー研磨された面を表面処理した。
各サンプルにおけるプラズマ３を形成するための混合ガスの流量は、表１に示すとおりりである。比較例１−１は、プラズマ３により表面処理しなかった。
その他のプラズマ表面処理条件は、ソースパワー（周波数１３．５６ＭＨｚ、５００Ｗ）、処理圧力１００Ｐａ、処理温度４５０℃、処理時間７５０秒とした。なお、バイアスパワーは付加していない。 1-2. Plasma surface treatment step on the surface of the crystalline silicon substrate Next, the p-type crystalline silicon substrate 1 is carried into a vacuum chamber of a plasma CVD apparatus, and as shown in FIG. The mirror-polished surface of the substrate 1 was surface treated.
The flow rate of the mixed gas for forming the plasma 3 in each sample is as shown in Table 1. Comparative Example 1-1 was not surface-treated with plasma 3.
Other plasma surface treatment conditions were source power (frequency 13.56 MHz, 500 W), treatment pressure 100 Pa, treatment temperature 450 ° C., treatment time 750 seconds. Bias power is not added.

１−３．窒化シリコン膜形成工程
次いで、図２（ｃ）に示すように、プラズマＣＶＤ装置の真空室内で、ｐ型結晶シリコン基板１上に膜厚約９０ｎｍの窒化シリコン膜４を形成した。
窒化シリコン膜４の成膜時の混合ガス流量比は、モノシラン：アンモニア：窒素＝１：２：１２とした。また、その他の成膜条件は、ソースパワー（周波数１３．５６ＭＨｚ、
２５０Ｗ）、成膜圧力１００Ｐａ、成膜温度４５０℃、成膜時間２２５秒とした。なお、バイアスパワーは付加していない。
分光エリプソメトリーから求めた、波長６３０ｎｍにおける窒化シリコン膜４の屈折率は１．９８であった。
その後、近赤外線炉を用いて、得られたｐ型結晶シリコン基板１を８００℃で９０秒間焼成した。焼成を行わなくても容量−電圧測定は可能であるが、実際の太陽電池に使用される窒化シリコン膜４は焼成の工程を含むため、本実証実験においても焼成を行った。 1-3. Next, as shown in FIG. 2C, a silicon nitride film 4 having a thickness of about 90 nm was formed on the p-type crystalline silicon substrate 1 in a vacuum chamber of a plasma CVD apparatus.
The mixed gas flow rate ratio during the formation of the silicon nitride film 4 was monosilane: ammonia: nitrogen = 1: 2: 12. The other film formation conditions are source power (frequency 13.56 MHz,
250 W), a film forming pressure of 100 Pa, a film forming temperature of 450 ° C., and a film forming time of 225 seconds. Bias power is not added.
The refractive index of the silicon nitride film 4 at a wavelength of 630 nm, determined from spectroscopic ellipsometry, was 1.98.
Thereafter, the obtained p-type crystalline silicon substrate 1 was baked at 800 ° C. for 90 seconds using a near infrared furnace. Capacitance-voltage measurement is possible without firing, but the silicon nitride film 4 used in an actual solar cell includes a firing step, so firing was also performed in this demonstration experiment.

１−４．ゲート電極形成工程
次いで、図２（ｄ）に示すように、真空蒸着装置および所定のシャドウマスクを用いて、窒化シリコン膜４上に、厚さ１μｍのアルミニウムを直径１ｍｍの円形のドット状に堆積してゲート電極８を得た。なお、このときｐ型結晶シリコン基板１は特に加熱せず、温度制御も行わなかった。 1-4. Next, as shown in FIG. 2D, 1 μm thick aluminum is deposited in a circular dot shape with a diameter of 1 mm on the silicon nitride film 4 using a vacuum evaporation apparatus and a predetermined shadow mask. Thus, the gate electrode 8 was obtained. At this time, the p-type crystalline silicon substrate 1 was not particularly heated and temperature control was not performed.

１−５．裏面電極形成工程
次いで、図２（ｅ）に示すように、ゲート電極８と同様に真空蒸着装置を用いて、ｐ型結晶シリコン基板１におけるゲート電極８と反対側の全面にわたって、厚さ１μｍのアルミニウムを堆積して裏面電極９を得た。なお、このときｐ型結晶シリコン基板１は加熱せず、温度制御も行わなかった。 1-5. Back Electrode Formation Step Next, as shown in FIG. 2 (e), a 1 μm-thickness is formed over the entire surface of the p-type crystalline silicon substrate 1 on the opposite side to the gate electrode 8 by using a vacuum deposition apparatus in the same manner as the gate electrode 8. Aluminum was deposited to obtain a back electrode 9. At this time, the p-type crystalline silicon substrate 1 was not heated and the temperature was not controlled.

１−６．容量−電圧測定
次いで、作製した各サンプルについて容量−電圧測定を行った。
ゲート電極８に高周波（０．１ＭＨｚ）と低周波（５〜６Ｈｚ）の電圧をそれぞれ印加し、電圧印加時の裏面電極９とゲート電極８の間の容量を測定した。測定開始電圧を−１５Ｖ、測定終了電圧を＋１５Ｖとした。ゲート電極８に水銀プローブを接触させ、裏面電極９の全面を装置側の電極に真空吸着させた。
得られた容量−電圧測定の結果から、以下の方法で界面準位密度とフラットバンド電圧を求めた。得られた結果を表１に示す。 1-6. Capacitance-Voltage Measurement Next, capacitance-voltage measurement was performed on each of the produced samples.
A high frequency (0.1 MHz) voltage and a low frequency (5 to 6 Hz) voltage were respectively applied to the gate electrode 8, and the capacitance between the back electrode 9 and the gate electrode 8 at the time of voltage application was measured. The measurement start voltage was −15 V, and the measurement end voltage was +15 V. A mercury probe was brought into contact with the gate electrode 8, and the entire surface of the back electrode 9 was vacuum-adsorbed to the device-side electrode.
From the results of the obtained capacitance-voltage measurement, the interface state density and the flat band voltage were determined by the following method. The obtained results are shown in Table 1.

１−７．界面準位密度
界面準位密度は、E.H.Nicollian，J.R.Brews共著，「MOS (Metal Oxide Semiconductor) Physics and Technology」，1982年，WILEY-INTERSCIENCE社発行，p.331に記載されている、高周波および低周波の容量−電圧特性を組み合わせたhi-lo法により求めた。 1-7. Interface state density The interface state density is a high frequency and low frequency described in EHNicollian and JRBrews, "MOS (Metal Oxide Semiconductor) Physics and Technology", 1982, published by WILEY-INTERSCIENCE, p.331. It was determined by the hi-lo method combining the capacitance-voltage characteristics.

具体的には、次式に基づいて界面準位密度Ｄitを求めた。
Ｄit＝(１／ｑ0)×[[(１／ＣLF)−(１／ＣSIN)]-1−[(１／ＣHF)−(１／ＣSIN)]-1]
ｑ0：電気素量
ＣSIN：窒化シリコン膜９の容量
ＣLF：低周波において測定される容量
ＣHF：高周波において測定される容量
この式から、シリコンのエネルギーギャップに相当する範囲、すなわち価電子バンドから伝導バンドまでの範囲において連続的なＤitを求めることができ、この連続的なＤitの最小値を表１に示す。
なお、界面準位密度は低い程、表面でキャリアがトラップされる確率が低くなり、結晶シリコン基板表面のパッシベーション効果が高いことを意味する。 Specifically, the interface state density Dit was determined based on the following equation.
D it = (1 / q 0 ) × [[(1 / C LF ) − (1 / C SIN )] −1 − [(1 / C HF ) − (1 / C SIN )] −1 ]
q 0 : Elementary quantity of electricity C SIN : Capacity of silicon nitride film 9 C LF : Capacity measured at low frequency C HF : Capacity measured at high frequency From this equation, the range corresponding to the energy gap of silicon, that is, valence electrons The continuous D it can be obtained in the range from the band to the conduction band, and the minimum value of the continuous D it is shown in Table 1.
Note that the lower the interface state density, the lower the probability that carriers are trapped on the surface, which means that the passivation effect on the surface of the crystalline silicon substrate is higher.

１−８．フラットバンド電圧
フラットバンド電圧は、E.H.Nicollian、J.R.Brews共著，「MOS (Metal Oxide Semiconductor) Physics and Technology」，1982年，WILEY-INTERSCIENCE社発行，p.487に記載されている方法により求めた。 1-8. Flat Band Voltage The flat band voltage was determined by the method described in EHNicollian and JRBrews, “MOS (Metal Oxide Semiconductor) Physics and Technology”, 1982, published by WILEY-INTERSCIENCE, p.487.

具体的には、次式に基づいてフラットバンド容量ＣFBを求めた。
ＣFB＝ＣFBSＣSIN／（ＣSIN＋ＣFBS）
ＣSIN：窒化シリコン膜４の容量（ここでは便宜的に、ゲート電極８に−１５Ｖの電圧を印加したときに測定される容量を用いた。ＣSINの測定値はサンプル毎に若干異なるが、５００〜６００［ｐＦ］程度であった。）
ＣFBS：半導体（ｐ型結晶シリコン基板１）のフラットバンド容量（次式により求めた。）
ＣFBS：εs／λｐ
εs：半導体の誘電率（真空中の誘電率ε0と半導体の比誘電率εSiの積）
λｐ：デバイ長で、以下の式で表される。
λp＝｛（ｋＴε0εSi）／（ｑ0 2Ｎd）｝1/2
ｋ：ボルツマン定数
Ｔ：半導体の温度（Ｔはサンプル毎に若干異なるが、２５℃程度とした。）
ｑ0：電気素量
Ｎd：半導体のキャリア濃度（Ｎdはサンプル毎に若干異なるが、５×１０15［ｃｍ-3］程度とした。）
このようにして求めたＣFBが、実際の容量−電圧曲線のうち高周波の電圧を印加したときの容量の測定値に一致するときのゲート電圧を求め、その値をフラットバンド電圧ＶFBとした。 Specifically, the flat band capacitance C FB was obtained based on the following equation.
C FB = C FBS C SIN / (C SIN + C FBS )
C SIN : capacitance of the silicon nitride film 4 (for convenience, the capacitance measured when a voltage of −15 V is applied to the gate electrode 8 is used. Although the measured value of C SIN is slightly different for each sample, It was about 500 to 600 [pF].)
C FBS : Flat band capacity of semiconductor (p-type crystalline silicon substrate 1) (determined by the following formula)
C FBS : ε s / λp
ε s : Dielectric constant of semiconductor (product of dielectric constant ε 0 in vacuum and relative dielectric constant ε Si of semiconductor)
λp: Debye length, which is expressed by the following equation.
λ p = {(kTε 0 ε Si ) / (q 0 2 N d )} 1/2
k: Boltzmann constant T: Temperature of semiconductor (T is slightly different for each sample, but is about 25 ° C.)
q 0 : Elementary quantity of electricity N d : Semiconductor carrier concentration (N d is slightly different for each sample, but is about 5 × 10 15 [cm −3 ])
The gate voltage when the C FB thus obtained matches the measured value of the capacitance when a high frequency voltage is applied in the actual capacitance-voltage curve is obtained, and the value is defined as the flat band voltage V FB . .

なお、フラットバンド電圧と固定電荷密度は、次式により関連付けることができる。固定電荷密度とは、窒化シリコン膜４内部や窒化シリコン膜４とシリコン基板１の界面近傍に固定されている電荷の密度を意味する。
Ｑ＝ＣSiN（ΦMS−ＶFB）／ｑ0Ａ
Ｑ：固定電荷密度
ＣSIN：窒化シリコン膜４の容量
ΦMS：ゲート電極８の材料とシリコン基板１の材料との仕事関数差
ＶFB：フラットバンド電圧
ｑ0は電気素量
Ａはゲート電極８の面積 The flat band voltage and the fixed charge density can be related by the following equation. The fixed charge density means the density of charges fixed inside the silicon nitride film 4 or in the vicinity of the interface between the silicon nitride film 4 and the silicon substrate 1.
Q = C SiN (Φ MS −V FB ) / q 0 A
Q: fixed charge density C SIN : capacitance of the silicon nitride film 4 Φ MS : work function difference between the material of the gate electrode 8 and the material of the silicon substrate 1 V FB : flat band voltage q 0 is the elementary charge A is the gate electrode 8 Area of

上式によれば、固定電荷密度が正の方向に大きくなるほど、フラットバンド電圧が負の方向に大きくなる。したがって、表１において、フラットバンド電圧が大きな負の値を有しているサンプルは、固定電荷密度が大きな正の値を有していることになる。   According to the above equation, the flat band voltage increases in the negative direction as the fixed charge density increases in the positive direction. Therefore, in Table 1, a sample in which the flat band voltage has a large negative value has a positive value in which the fixed charge density is large.

Figure 0005173370
Figure 0005173370

表１の結果によれば、比較例１−１〜１−３に比べて実施例１−１および１−２が優位であることがわかる。したがって、フラットバンド電圧が大きな負の値を有する窒化シリコン膜をｎ型半導体層２の上に形成した場合には、ｎ型半導体層表面には大きなエネルギーバンドの曲がりが起こり、蓄積層が形成され、ｎ型半導体表面の正孔の濃度は著しく小さくなり、実質的に再結合が抑制され、表面パッシベーション効果が高まることになる。
比較例１−１の窒化シリコン膜のフラットバンド電圧が大きいが、界面準位密度も大きく、パッシベーション効果は低いことがわかる。すなわち、パッシベーション効果は界面準位密度や表面水素量にも依存するため、フラットバンド電圧が大きな負の値であっても、必ずしも表面パッシベーション効果が高いことはない。 According to the results of Table 1, it can be seen that Examples 1-1 and 1-2 are superior to Comparative Examples 1-1 to 1-3. Therefore, when a silicon nitride film having a large flat band voltage and a negative value is formed on the n-type semiconductor layer 2, a large energy band is bent on the surface of the n-type semiconductor layer, and a storage layer is formed. The hole concentration on the surface of the n-type semiconductor is remarkably reduced, the recombination is substantially suppressed, and the surface passivation effect is enhanced.
Although the flat band voltage of the silicon nitride film of Comparative Example 1-1 is large, it can be seen that the interface state density is also large and the passivation effect is low. That is, since the passivation effect also depends on the interface state density and the amount of surface hydrogen, even if the flat band voltage is a large negative value, the surface passivation effect is not necessarily high.

また、アンモニアプラズマ処理が表面パッシベーション効果の向上に有効であるとする非特許文献４〜６に記載の先行技術を考慮すると、アンモニアプラズマ処理の比較例１−２は処理なしの比較例１−１よりもパッシベーション効果が高く、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマ処理の実施例１−１および１−２は、さらにその比較例１−２よりも優位であることが理解できる。   In consideration of the prior art described in Non-Patent Documents 4 to 6 in which ammonia plasma treatment is effective for improving the surface passivation effect, Comparative Example 1-2 of ammonia plasma treatment is Comparative Example 1-1 without treatment. The plasma processing Examples 1-1 and 1-2 formed using a mixed gas containing hydrogen gas and ammonia gas are more advantageous than Comparative Example 1-2. Can understand.

実施例２（効果実証実験２）
この効果実証実験では、昇温脱離分析法（Thermal Desorption Spectroscopy：ＴＤＳ）により水素の脱離量を測定し、プラズマ表面処理が結晶シリコン基板内部のパッシベーション効果に与える影響を調べた。 Example 2 (Effect Demonstration Experiment 2)
In this demonstration experiment, the amount of hydrogen desorption was measured by thermal desorption spectroscopy (TDS), and the influence of plasma surface treatment on the passivation effect inside the crystalline silicon substrate was investigated.

すなわち、結晶シリコン基板上に窒化シリコン膜を形成する前に、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理を行ったサンプル（実施例２−１および２−２）、アンモニアガスまたは水素ガスを用いて形成されるプラズマで表面処理を行ったサンプル（比較例２−２および２−３）および表面処理を行わなかったサンプル（比較例２−１）について加熱したときに脱離する水素の量を測定した。
なお、この実証実験では、実際の光電変換素子の構造ではなく、表面からの水素脱離量の測定（昇温脱離分析）が行い易い構造のサンプルを作製した。
すなわち、図２（ａ）〜（ｂ）に示される製造工程により、サンプルを作製し、評価した。 That is, before the silicon nitride film was formed on the crystalline silicon substrate, the samples (Examples 2-1 and 2-2) in which surface treatment was performed with plasma formed using a mixed gas containing hydrogen gas and ammonia gas. ), Samples heated by plasma formed using ammonia gas or hydrogen gas (Comparative Examples 2-2 and 2-3) and samples not subjected to surface treatment (Comparative Example 2-1) were heated. The amount of hydrogen that was occasionally desorbed was measured.
In this demonstration experiment, a sample having a structure that facilitates measurement of the amount of hydrogen desorption from the surface (temperature-programmed desorption analysis), not the actual structure of the photoelectric conversion element, was prepared.
That is, a sample was manufactured and evaluated by the manufacturing process shown in FIGS.

２−１．結晶シリコン基板の準備工程
まず、図２（ａ）に示すように、片面をミラー研磨した単結晶のｐ型結晶シリコン基板１（面方位＜１１１＞、厚さ４００μｍ、抵抗率１０００〜４０００Ωｃｍ）を寸法１ｃｍ×１ｃｍに切断加工した後、ＨＦ水溶液に浸漬し、その後純水で水洗して、ｐ型結晶シリコン基板１の表面の自然酸化膜を除去した。 2-1. Step of Preparing Crystalline Silicon Substrate First, as shown in FIG. 2A, a single-crystal p-type crystal silicon substrate 1 (plane orientation <111>, thickness 400 μm, resistivity 1000 to 4000 Ωcm) whose one side is mirror-polished is prepared. After cutting to a size of 1 cm × 1 cm, it was immersed in an HF aqueous solution and then washed with pure water to remove the natural oxide film on the surface of the p-type crystalline silicon substrate 1.

２−２．結晶シリコン基板表面のプラズマ表面処理工程
次いで、ｐ型結晶シリコン基板１をプラズマＣＶＤ装置の真空室内に搬入し、図２（ｂ）に示すように、この装置内でプラズマ３により、ｐ型結晶シリコン基板１のミラー研磨された面を表面処理して、各サンプルを得た。
各サンプルにおけるプラズマ３を形成するための混合ガスの流量およびその他のプラズマ表面処理条件は、実施例１と同様とした。 2-2. Plasma surface treatment step on the surface of the crystalline silicon substrate Next, the p-type crystalline silicon substrate 1 is carried into a vacuum chamber of a plasma CVD apparatus, and as shown in FIG. Each sample was obtained by subjecting the mirror-polished surface of the substrate 1 to surface treatment.
The flow rate of the mixed gas and other plasma surface treatment conditions for forming the plasma 3 in each sample were the same as in Example 1.

２−３．昇温脱離分析
昇温脱離分析とは、真空室内に設置したサンプルをヒーターで加熱し、その際にサンプルから脱離する成分を質量分析器で検出する手法である。
まず、サンプルを昇温脱離分析装置の真空室内に搬入し、室温で真空度が２．５×１０-7Ｐａ以下になるまで保持した。
次いで、真空室内のサンプルを温度２００℃に加熱し１５分間保持した。
その後、サンプルを加熱速度１℃／秒で１０００℃まで加熱し、四重極形質量分析計（Quadrupole Mass Spectrometer、Pfeiffer Vacuum社製、型式：QMG422）を用いて、サンプルから脱離する水素（昇温脱離スペクトル）を経時的に測定した。 2-3. Temperature-programmed desorption analysis Temperature-programmed desorption analysis is a technique in which a sample installed in a vacuum chamber is heated with a heater, and components desorbed from the sample at that time are detected by a mass spectrometer.
First, the sample was carried into the vacuum chamber of the temperature programmed desorption analyzer and kept at room temperature until the degree of vacuum was 2.5 × 10 −7 Pa or less.
The sample in the vacuum chamber was then heated to a temperature of 200 ° C. and held for 15 minutes.
Thereafter, the sample is heated to 1000 ° C. at a heating rate of 1 ° C./second, and hydrogen desorbed from the sample using a quadrupole mass spectrometer (Pfeiffer Vacuum, model: QMG422) The thermal desorption spectrum) was measured over time.

次いで、真空室内でサンプルを室温まで自然冷却させ、上記と同様の熱履歴でサンプルを加熱し、上記と同様にして昇温脱離スペクトルを測定した。
得られた昇温脱離スペクトルをバックグラウンドとし、先に測定した昇温脱離スペクトルからバックグラウンドを差し引いて、最終的な昇温脱離スペクトルを得た。得られた結果を図３に示す。但し、図３には、結晶シリコン基板上に窒化シリコン膜を形成する前に、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理を行ったサンプル（実施例２−１）およびアンモニアガスを用いて形成されるプラズマで表面処理を行ったサンプル（比較例２−２）の結果のみを示す。 Next, the sample was naturally cooled to room temperature in the vacuum chamber, the sample was heated with the same thermal history as above, and the temperature programmed desorption spectrum was measured in the same manner as described above.
The obtained temperature-programmed desorption spectrum was used as the background, and the background was subtracted from the temperature-programmed desorption spectrum measured previously to obtain the final temperature-programmed desorption spectrum. The obtained results are shown in FIG. However, FIG. 3 shows a sample in which surface treatment was performed with plasma formed using a mixed gas containing hydrogen gas and ammonia gas before forming a silicon nitride film on a crystalline silicon substrate (Example 2- Only the results of 1) and a sample (Comparative Example 2-2) subjected to surface treatment with plasma formed using ammonia gas are shown.

表１および図３の結果によれば、次のことがわかる。
（１）アンモニアガスのプラズマで表面処理を行ったサンプル（比較例１−２）は、表面処理を行わなかったサンプル（比較例１−１）に比べて界面準位密度が大幅に減少しており、表面のパッシベーション効果が改善していることがわかる。
しかしながら、フラットバンド電圧の絶対値は前者が後者に比べて小さくなっており、その分ｎ型半導体層２の表面における蓄積層の大きさが小さくなるので、エネルギーバンドの曲がりによるパッシベーション効果は若干弱まっていると考えられる。
非特許文献４〜６には、アンモニアガスのプラズマでの表面処理が光電変換素子特性を改善することが記載されているが、この改善は主に界面準位密度の低減によってもたらされると考えられる。 According to the results of Table 1 and FIG.
(1) The sample (Comparative Example 1-2) subjected to the surface treatment with ammonia gas plasma has a significantly reduced interface state density compared to the sample (Comparative Example 1-1) which was not subjected to the surface treatment. It can be seen that the surface passivation effect is improved.
However, the absolute value of the flat band voltage is smaller in the former than in the latter, and the size of the storage layer on the surface of the n-type semiconductor layer 2 is reduced accordingly, so the passivation effect due to the bending of the energy band is slightly weakened. It is thought that.
Non-Patent Documents 4 to 6 describe that the surface treatment with ammonia gas plasma improves the characteristics of the photoelectric conversion element. This improvement is considered to be mainly caused by the reduction of the interface state density. .

（２）水素ガスとアンモニアガスとを含む混合ガスのプラズマで表面処理を行ったサンプル（実施例１−１および１−２）は、アンモニアガスのプラズマで表面処理を行ったサンプル（比較例１−２）に比べて、界面準位密度がさらに減少し、またフラットバンド電圧の絶対値が増加している。
このことは、前者が後者に比べて表面パッシベーション効果に優れていることを意味している。 (2) Samples (Examples 1-1 and 1-2) that were surface-treated with a mixed gas plasma containing hydrogen gas and ammonia gas (Examples 1-1 and 1-2) were samples that were surface-treated with ammonia gas plasma (Comparative Example 1). -2), the interface state density is further reduced, and the absolute value of the flat band voltage is increased.
This means that the former is more excellent in surface passivation effect than the latter.

また、図３の結果から、水素ガスとアンモニアガスとを含む混合ガスのプラズマで表面処理を行ったサンプル（実施例２−１）は、アンモニアガスのプラズマで表面処理を行ったサンプル（比較例１−２）に比べて、温度６００〜１０００℃の領域において水素の脱離量が多いこと、すなわち水素の蓄積量が多いことがわかる。
このことは、前者が後者に比べて、結晶シリコン基板内部に対するパッシベーション効果が優れていることを意味している。 Further, from the results of FIG. 3, the sample (Example 2-1) subjected to surface treatment with plasma of a mixed gas containing hydrogen gas and ammonia gas is a sample (Comparative Example) subjected to surface treatment with plasma of ammonia gas. Compared with 1-2), it can be seen that the amount of desorbed hydrogen is large in the region of 600 to 1000 ° C., that is, the amount of accumulated hydrogen is large.
This means that the former has a better passivation effect on the inside of the crystalline silicon substrate than the latter.

（３）水素ガスのプラズマで表面処理を行ったサンプル（比較例１−３）は、表面処理を行わなかったサンプル（比較例１−１）に比べて、界面準位密度が大幅に増加しており、表面のパッシベーション効果が悪化していることがわかる。
このことからプラズマ処理によってパッシベーション効果を向上させるためには、水素とアンモニアの両方の混合ガスを用いることが必須であることがわかる。 (3) The sample subjected to surface treatment with hydrogen gas plasma (Comparative Example 1-3) has a significantly increased interface state density compared to the sample not subjected to surface treatment (Comparative Example 1-1). It can be seen that the surface passivation effect is deteriorated.
This shows that it is essential to use a mixed gas of both hydrogen and ammonia in order to improve the passivation effect by plasma treatment.

以上のことをまとめると、水素ガスとアンモニアガスとを含む混合ガスのプラズマで表面処理を行ったサンプル（実施例１−１および１−２）は、アンモニアガスのプラズマで表面処理を行ったサンプル（比較例１−２）、水素ガスのプラズマで表面処理を行ったサンプル（比較例１−３）および表面処理を行わなかったサンプル（比較例１−１）に比べて、表面パッシベーションの観点からもシリコン基板内部のパッシベーション効果という観点からも優れていることがわかる   In summary, the samples (Examples 1-1 and 1-2) that were surface-treated with plasma of a mixed gas containing hydrogen gas and ammonia gas were samples that were surface-treated with plasma of ammonia gas. (Comparative Example 1-2), compared to a sample subjected to surface treatment with plasma of hydrogen gas (Comparative Example 1-3) and a sample not subjected to surface treatment (Comparative Example 1-1), from the viewpoint of surface passivation Is also excellent from the viewpoint of the passivation effect inside the silicon substrate

このような結果が得られた理由は、必ずしも明らかではないが、全てのサンプルで窒化シリコン膜４を同条件で形成しているという点を考慮すると、水素ガスとアンモニアガスとを含む混合ガスのプラズマ３による表面処理が窒化シリコン膜４とシリコン基板１との界面付近の状態を変化させ、シリコンの未結合種の水素による終端、あるいは固定電荷量の変化が起こっているものと考えられる。
なお、本実施例において、界面準位密度とフラットバンド電圧の測定は、ｐ型結晶シリコン基板に対して行なわれているが、界面準位密度は窒化シリコン膜がシリコン基板のシリコンの未結合手をどの程度不活性化したかによって主に決定されるものであり、この効果は微量の不純物原子（ドーパント）にはほとんど依存しないと考えられるため、サンプル毎の相対的な比較をする上では、ｎ型結晶シリコン基板に対しても当てはまると考えられる。
また、フラットバンド電圧に関しては、窒化シリコン膜の固定電荷に依存して大きさが変わるものであるから、サンプル毎の相対的な比較をする上では、ｎ型結晶シリコン基板に対しても当てはまると考えられる。 The reason why such a result is obtained is not necessarily clear, but considering that the silicon nitride film 4 is formed under the same conditions in all samples, the mixed gas containing hydrogen gas and ammonia gas is used. It is considered that the surface treatment by the plasma 3 changes the state in the vicinity of the interface between the silicon nitride film 4 and the silicon substrate 1, resulting in termination of unbonded silicon by hydrogen or a change in the fixed charge amount.
In this embodiment, the interface state density and the flat band voltage are measured on the p-type crystalline silicon substrate. The interface state density is determined by the fact that the silicon nitride film is not bonded to the silicon of the silicon substrate. Since this effect is considered to be almost independent of a small amount of impurity atoms (dopants), the relative comparison of each sample is This is considered to apply to an n-type crystalline silicon substrate.
Further, since the magnitude of the flat band voltage changes depending on the fixed charge of the silicon nitride film, it is also applicable to the n-type crystalline silicon substrate in making a relative comparison for each sample. Conceivable.

実施例３
この実施例では、実施例１および２において実証された効果が、実際の光電変換素子の特性向上に寄与することを調べた。
なお、この実施例では、特許第２００１−２２３１７２号明細書に記載の方法で作製されたシートシリコン（面積：１５ｃｍ×１５ｃｍ、厚さ：３５０μｍのｐ型多結晶シリコン基板１）を用いて、図１（ａ）〜（ｆ）に示される製造工程により、光電変換素子を作製した。 Example 3
In this example, it was examined that the effects demonstrated in Examples 1 and 2 contribute to the improvement of the characteristics of the actual photoelectric conversion element.
In this example, sheet silicon (a p-type polycrystalline silicon substrate 1 having an area of 15 cm × 15 cm and a thickness of 350 μm) produced by the method described in Japanese Patent No. 2001-223172 is used, and FIG. The photoelectric conversion element was produced by the manufacturing process shown by 1 (a)-(f).

３−１．結晶シリコン基板の準備工程
まず、上記のｐ型多結晶シリコン基板１をＨＮＯ3／ＨＦ混合溶液で処理して、両面合わせて１０μｍ程度をエッチングして、表面の洗浄およびダメージ層の除去を同時に行なった（図示せず）。次いで、ＮａＯＨ水溶液による異方性エッチングを行い、ｐ型多結晶シリコン基板１の表面にテクスチャと呼ばれる微細な凹凸構造を形成した（図示せず）。ここで、テクスチャは、入射した光を光電変換素子の受光面側で多重反射させることで、より効果的に光を取り込むための構造である。 3-1. Step of Preparing Crystalline Silicon Substrate First, the p-type polycrystalline silicon substrate 1 is treated with a HNO 3 / HF mixed solution and etched to about 10 μm on both sides to simultaneously clean the surface and remove the damaged layer. (Not shown). Next, anisotropic etching with an aqueous NaOH solution was performed to form a fine concavo-convex structure called texture on the surface of the p-type polycrystalline silicon substrate 1 (not shown). Here, the texture is a structure for taking in light more effectively by multiple reflection of incident light on the light receiving surface side of the photoelectric conversion element.

３−２．ｎ型半導体層形成工程
次いで、五酸化リンのイソプロピルアルコール溶液（濃度１５ｇ／Ｌ）をｐ型多結晶シリコン基板１上に滴下し、スピンコーターにより均一に塗布した。その後、ｐ型多結晶シリコン基板１を９００℃の高温炉に１５分間投入し、図１（ａ）に示すように、光電変換素子の受光面側にｎ型半導体層２を形成した。 3-2. Step of forming n-type semiconductor layer Next, an isopropyl alcohol solution of phosphorus pentoxide (concentration 15 g / L) was dropped onto the p-type polycrystalline silicon substrate 1 and uniformly applied by a spin coater. Thereafter, the p-type polycrystalline silicon substrate 1 was placed in a high-temperature furnace at 900 ° C. for 15 minutes, and as shown in FIG. 1A, an n-type semiconductor layer 2 was formed on the light receiving surface side of the photoelectric conversion element.

３−３．結晶シリコン基板表面のプラズマ表面処理工程
次いで、ｐ型結晶シリコン基板１をプラズマＣＶＤ装置の真空室内に搬入し、図１（ｂ）に示すように、この装置内でプラズマ３により、ｐ型結晶シリコン基板１のｎ型半導体層表面を表面処理した。
各サンプルにおけるプラズマ３を形成するための混合ガスの流量は、表２に示すとおりりである。比較例３−１は、プラズマ３により表面処理しなかった。
その他のプラズマ表面処理条件は、ソースパワー（周波数１３．５６ＭＨｚ、５００Ｗ）、処理圧力１００Ｐａ、処理温度４５０℃、処理時間７５０秒とした。なお、バイアスパワーは付加していない。 3-3. Plasma surface treatment step on the surface of the crystalline silicon substrate Next, the p-type crystalline silicon substrate 1 is carried into a vacuum chamber of a plasma CVD apparatus, and as shown in FIG. The surface of the n-type semiconductor layer of the substrate 1 was surface treated.
The flow rate of the mixed gas for forming the plasma 3 in each sample is as shown in Table 2. Comparative Example 3-1 was not surface-treated with plasma 3.
Other plasma surface treatment conditions were source power (frequency 13.56 MHz, 500 W), treatment pressure 100 Pa, treatment temperature 450 ° C., treatment time 750 seconds. Bias power is not added.

３−４．窒化シリコン膜形成工程
次いで、図１（ｃ）に示すように、プラズマＣＶＤ装置の真空室内で、ｐ型結晶シリコン基板１上に膜厚約８０ｎｍの窒化シリコン膜４を形成した。
窒化シリコン膜４の成膜時の混合ガス流量比は、モノシラン：アンモニア：窒素＝１：２：１２とした。また、その他の成膜条件は、ソースパワー（周波数１３．５６ＭＨｚ、
２５０Ｗ）、成膜圧力１００Ｐａ、成膜温度４５０℃、成膜時間２２５秒とした。なお、バイアスパワーは付加していない。
分光エリプソメトリーから求めた、波長６３０ｎｍにおける窒化シリコン膜４の屈折率は１．９８であった。 3-4. Next, as shown in FIG. 1C, a silicon nitride film 4 having a film thickness of about 80 nm was formed on the p-type crystalline silicon substrate 1 in a vacuum chamber of a plasma CVD apparatus.
The mixed gas flow rate ratio during the formation of the silicon nitride film 4 was monosilane: ammonia: nitrogen = 1: 2: 12. The other film formation conditions are source power (frequency 13.56 MHz,
250 W), a film forming pressure of 100 Pa, a film forming temperature of 450 ° C., and a film forming time of 225 seconds. Bias power is not added.
The refractive index of the silicon nitride film 4 at a wavelength of 630 nm, determined from spectroscopic ellipsometry, was 1.98.

３−５．裏面電極形成工程
次いで、図１（ｄ）に示すように、スクリーン印刷法によりｐ型結晶シリコン基板１の裏面上にアルミニウムペーストを印刷し、温度１５０℃で十分に乾燥させて、厚さ４０μｍのアルミニウムの裏面電極５を得た。 3-5. Back Electrode Formation Step Next, as shown in FIG. 1 (d), an aluminum paste is printed on the back surface of the p-type crystalline silicon substrate 1 by a screen printing method and sufficiently dried at a temperature of 150 ° C. An aluminum back electrode 5 was obtained.

３−６．受光面電極形成工程
次いで、図１（ｅ）に示すように、スクリーン印刷法によりｐ型結晶シリコン基板１の窒化シリコン膜４上に、銀粉末、ガラス粉末、有機質ビヒクルおよび有機溶媒を主成分とするアルミニウムペーストを魚骨型のパターンで印刷し、温度１５０℃で十分に乾燥させて、厚さ３０μｍのアルミニウムの受光面電極６を得た。なお、魚骨型のパターンは、バスバー電極（メイングリッド）とフィンガー電極（サブグリッド）とで形成されており、フィンガー電極が２本のバスバー電極に垂直に配置されているものを用いた。 3-6. Next, as shown in FIG. 1E, silver powder, glass powder, organic vehicle, and organic solvent as main components are formed on the silicon nitride film 4 of the p-type crystalline silicon substrate 1 by screen printing as shown in FIG. The aluminum paste to be printed was printed in a fishbone pattern and sufficiently dried at a temperature of 150 ° C. to obtain an aluminum light-receiving surface electrode 6 having a thickness of 30 μm. In addition, the fish-bone type pattern used was formed of bus bar electrodes (main grid) and finger electrodes (sub grid), and the finger electrodes were arranged perpendicular to the two bus bar electrodes.

３−７．ファイアスルーおよび裏面電界層形成工程
次いで、近赤外線炉を用いてｐ型結晶シリコン基板１を温度８５０℃で１２０秒間焼成処理に付して、図１（ｆ）に示すように、受光面電極６のファイアスルー（図示せず）およびｐ型結晶シリコン基板１と裏面電極５との界面に裏面電界層（図示せず）を形成し、光電変換素子（太陽電池）を得た。 3-7. Next, the p-type crystalline silicon substrate 1 is baked at a temperature of 850 ° C. for 120 seconds using a near-infrared furnace, and as shown in FIG. A back surface electric field layer (not shown) was formed at the interface between the fire-through (not shown) and the p-type crystalline silicon substrate 1 and the back electrode 5 to obtain a photoelectric conversion element (solar cell).

３−８．光電変換素子の評価
ソーラーシミュレータを用いて、得られた光電変換素子にＡＭ１．５、１００ｍＷ／ｃｍ2の擬似光を照射し（温度条件：２５℃）、短絡電流密度（ｍＡ／ｃｍ2）、開放電圧（Ｖ）、曲率因子および変換効率（％）を測定した。得られた結果を表２に示す。 3-8. Evaluation of photoelectric conversion element Using a solar simulator, the obtained photoelectric conversion element was irradiated with pseudo light of AM 1.5 and 100 mW / cm 2 (temperature condition: 25 ° C.), short-circuit current density (mA / cm 2 ), The open circuit voltage (V), curvature factor and conversion efficiency (%) were measured. The obtained results are shown in Table 2.

Figure 0005173370
Figure 0005173370

表２の結果から、実施例３−１および３−２が、従来技術による比較例３−１〜３−３を上回る光電変換素子の特性を有することがわかる。これは、実施例１および２の結果からもわかるように、全てのサンプルで窒化シリコン膜を同条件で形成しているという点を考慮すると、本発明によるプラズマ処理が窒化シリコン膜とシリコン基板との界面付近の状態を変化させたことにより、光電変換素子の特性が向上したと考えられる。   From the results of Table 2, it can be seen that Examples 3-1 and 3-2 have characteristics of photoelectric conversion elements that exceed those of Comparative Examples 3-1 to 3-3 according to the prior art. As can be seen from the results of Examples 1 and 2, considering that the silicon nitride films are formed under the same conditions in all the samples, the plasma treatment according to the present invention is performed with the silicon nitride film and the silicon substrate. It is considered that the characteristics of the photoelectric conversion element were improved by changing the state in the vicinity of the interface.

以上の実施例の結果から、結晶シリコン基板の表面上に窒化シリコン膜を形成する前に、窒化シリコン膜が形成される結晶シリコン基板の表面を、水素ガスとアンモニアガスとを含む混合ガスのプラズマで予め表面処理することにより、光電変換素子の特性を向上させることができることがわかる。   From the results of the above embodiments, before forming the silicon nitride film on the surface of the crystalline silicon substrate, the surface of the crystalline silicon substrate on which the silicon nitride film is formed is plasma of a mixed gas containing hydrogen gas and ammonia gas. It can be seen that the characteristics of the photoelectric conversion element can be improved by performing the surface treatment in advance.

本発明の光電変換素子の製造方法における一実施形態の製造工程を示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing process of one Embodiment in the manufacturing method of the photoelectric conversion element of this invention. 本発明の効果実証実験（容量−電圧測定）におけるサンプルの製造工程を示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing process of the sample in the effect verification experiment (capacitance-voltage measurement) of this invention. 本発明の効果実証実験（昇温脱離分析）で得られた水素の脱離量の結果を示すグラフである。It is a graph which shows the result of the desorption amount of hydrogen obtained by the effect verification experiment (temperature-programmed desorption analysis) of this invention.

符号の説明Explanation of symbols

１ ｐ型結晶シリコン基板
２ ｎ型半導体層
３ プラズマ
４ 窒化シリコン膜
５、９ 裏面電極
６ 受光面電極
７ 裏面電界層
８ ゲート電極 1 p-type crystalline silicon substrate 2 n-type semiconductor layer 3 plasma 4 silicon nitride film 5, 9 back electrode 6 light-receiving surface electrode 7 back surface field layer 8 gate electrode

Claims (4)

（ａ）ｐ型結晶シリコン基板の表面上に、ｎ型半導体層を形成する工程、
（ｂ）前記ｎ型半導体層の表面を、水素ガスとアンモニアガスとを含む混合ガスを用いて形成されるプラズマで表面処理する工程、
（ｃ）前記ｎ型半導体層上に、窒化シリコン膜を形成する工程、
（ｄ）前記ｐ型結晶シリコン基板の裏面上に、裏面電極を形成する工程、および
（ｅ）前記窒化シリコン膜上に、受光面電極を形成する工程
を含むことを特徴とする光電変換素子の製造方法。 (A) forming an n-type semiconductor layer on the surface of the p-type crystalline silicon substrate;
(B) surface-treating the surface of the n-type semiconductor layer with plasma formed using a mixed gas containing hydrogen gas and ammonia gas;
(C) forming a silicon nitride film on the n-type semiconductor layer;
(D) including a step of forming a back electrode on the back surface of the p-type crystalline silicon substrate, and (e) a step of forming a light-receiving surface electrode on the silicon nitride film. Production method. 前記工程（ｂ）におけるプラズマがプラズマＣＶＤ装置を用いて形成され、その形成条件がアンモニアガスに対する水素ガス流量比１〜１０倍、処理圧力１０〜２００ｐａ、処理温度２００〜６００℃および処理時間１０〜１２００秒である請求項１に記載の光電変換素子の製造方法。   The plasma in the step (b) is formed using a plasma CVD apparatus, and the formation conditions are a hydrogen gas flow rate ratio of 1 to 10 times to ammonia gas, a processing pressure of 10 to 200 pa, a processing temperature of 200 to 600 ° C., and a processing time of 10 to 10. It is 1200 second, The manufacturing method of the photoelectric conversion element of Claim 1. 前記工程（ｃ）における窒化シリコン膜がプラズマＣＶＤ法により形成される請求項１または２に記載の光電変換素子の製造方法。   The method for manufacturing a photoelectric conversion element according to claim 1, wherein the silicon nitride film in the step (c) is formed by a plasma CVD method. 前記工程（ｅ）の後、得られたｐ型結晶シリコン基板を焼成処理に付して、前記受光面電極のファイアスルーおよび前記ｐ型結晶シリコン基板と裏面電極との界面に裏面電界層を同時に形成する請求項１〜３のいずれか１つに記載の光電変換素子の製造方法。   After the step (e), the obtained p-type crystalline silicon substrate is subjected to a baking treatment, and a back surface electric field layer is simultaneously formed at the interface between the fire-through of the light-receiving surface electrode and the p-type crystalline silicon substrate and the back electrode. The manufacturing method of the photoelectric conversion element as described in any one of Claims 1-3 formed.
JP2007301862A 2007-11-21 2007-11-21 Method for manufacturing photoelectric conversion element Active JP5173370B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301862A JP5173370B2 (en) 2007-11-21 2007-11-21 Method for manufacturing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301862A JP5173370B2 (en) 2007-11-21 2007-11-21 Method for manufacturing photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2009130041A JP2009130041A (en) 2009-06-11
JP5173370B2 true JP5173370B2 (en) 2013-04-03

Family

ID=40820685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301862A Active JP5173370B2 (en) 2007-11-21 2007-11-21 Method for manufacturing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP5173370B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5623131B2 (en) * 2010-05-20 2014-11-12 京セラ株式会社 SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
CN104521003B (en) 2012-08-09 2016-11-23 信越化学工业株式会社 The manufacture method of solaode and the solaode manufactured by this manufacture method
JP2014229850A (en) * 2013-05-27 2014-12-08 株式会社島津製作所 Method for manufacturing solar cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130482A (en) * 1981-02-05 1982-08-12 Semiconductor Energy Lab Co Ltd Mis type photoelectric transducer
JPS5823487A (en) * 1981-08-06 1983-02-12 Agency Of Ind Science & Technol Manufacture of polycrystal silicon solar cell
KR960001468B1 (en) * 1987-07-07 1996-01-30 에이에스이 아메리카스 인코포레이티드 Method of fabricating solar cells with anti-reflection coating
US4751191A (en) * 1987-07-08 1988-06-14 Mobil Solar Energy Corporation Method of fabricating solar cells with silicon nitride coating
JP4118187B2 (en) * 2003-05-09 2008-07-16 信越半導体株式会社 Manufacturing method of solar cell
JP2009117569A (en) * 2007-11-06 2009-05-28 Shimadzu Corp Reflection preventive film forming method, and reflection preventive film forming device

Also Published As

Publication number Publication date
JP2009130041A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP5649580B2 (en) Manufacturing method of solar cell
Schmidt et al. Surface passivation of high‐efficiency silicon solar cells by atomic‐layer‐deposited Al2O3
JP5490231B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JP6285545B2 (en) Solar cell element and solar cell module
WO2004100273A1 (en) Solar cell and process for producing the same
US10529872B2 (en) Silicon-containing semiconductor structures, methods of making the same and devices including the same
US20170133545A1 (en) Passivated contacts for photovoltaic cells
JP2013165160A (en) Method for manufacturing solar cell, and solar cell
JP5124189B2 (en) Method for manufacturing photoelectric conversion element
JP5477220B2 (en) Solar cell and manufacturing method thereof
JP5173370B2 (en) Method for manufacturing photoelectric conversion element
TWI650872B (en) Solar cell and its manufacturing method, solar cell module and solar cell power generation system
KR100844505B1 (en) Solar cell fabrication method of thin silicon wafer using the negative fixed charges in aluminum oxy-nitride on thin films
JP5623131B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
Derbali et al. Vanadium-based antireflection coated on multicrystalline silicon acting as a passivating layer
Tucci et al. Metastability of SiNx/a-Si: H crystalline silicon surface passivation for PV application
WO2013099805A1 (en) Method for manufacturing solar cell
JP5494511B2 (en) Manufacturing method of solar cell
JP5516611B2 (en) Solar cell manufacturing method and solar cell
JP6076814B2 (en) Manufacturing method of solar cell
JP4977587B2 (en) Manufacturing method of solar cell
JP5994895B2 (en) Manufacturing method of solar cell
Xue et al. Fabrication of an ant-nest nanostructure in polycrystalline silicon thin films for solar cells
JP2014007302A (en) Method of manufacturing interface passivation structure and solar cell
TW202123478A (en) Silicon-based solar cell and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5173370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150