JP2009010920A - 画像処理コントローラ及び画像処理装置 - Google Patents
画像処理コントローラ及び画像処理装置 Download PDFInfo
- Publication number
- JP2009010920A JP2009010920A JP2008040259A JP2008040259A JP2009010920A JP 2009010920 A JP2009010920 A JP 2009010920A JP 2008040259 A JP2008040259 A JP 2008040259A JP 2008040259 A JP2008040259 A JP 2008040259A JP 2009010920 A JP2009010920 A JP 2009010920A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- image processing
- image information
- image
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Facsimiles In General (AREA)
Abstract
【解決手段】画像処理コントローラは、画像データと、当該画像データの出力先を示すアドレスと、を受信可能な第1PCIeバスインターフェースと、オプションボードに対して、PCIバスで画像データを送信するPCIバスインターフェースと、これらインターフェースを接続する第1信号線と、第1信号線上に備えられたFIFOメモリと、受信した画像データをメモリに送信する第2PCIeバスインターフェースと、受信したアドレスに基づいて、画像データの送信先をPCIバスインターフェースと第2PCIeバスインターフェースとのいずれかに特定する特定部と、PCIバスインターフェースに特定された場合、第1信号線及びFIFOメモリを介して画像データをPCIバスインターフェースに送信する第1送受信部と、を備える。
【選択図】 図1
Description
図1は、第1の実施の形態にかかる画像処理コントローラ及び周辺デバイスの概略を示した図である。図1を参照すると、プロッタ・スキャナを有するエンジンと接続する第1のインターフェース(101)を具備し、別のエンジン、オプションの画像処理コントローラのほか、オプションデバイスを接続する第2のインターフェース(102)を具備し、メモリ、HDDのインターフェース(103、104)をそれぞれ具備する画像処理コントローラ(100)において、第1のインターフェースと第2のインターフェースがFIFOメモリ(105)とアドレスコンバータ(106)を介して直接通信することを特徴とする画像処理コントローラが示されている。また、画像処理コントローラ100内の、インターフェース(101、102)と、アービタ110と、の間は信号線(107a、107b)で接続されている。
第1の実施の形態にかかる画像形成装置300では、画像処理コントローラ100のPCIeバスを介して画像処理エンジン301が接続された例について説明した。しかしながら、画像処理コントローラ100は、セレクタ108の出力先を変更することで、画像処理エンジンをPCIバス側に接続することができる。そこで、第2の実施の形態にかかる画像処理装置では、画像処理コントローラ100のPCIバス側に画像処理エンジンを接続した例について説明する。以下の説明では、上述した第1の実施の形態と同一の構成要素には同一の符号を付してその説明を省略している。
101 第1PCIeバスインターフェース
102 PCIバスインターフェース
103 第2PCIeバスインターフェース
104 HDD用インターフェースモジュール
105 FIFOメモリ
106 アドレスコンバータ
107 信号線
108 セレクタ
109 ビデオ出力モジュール
110 アービタ(メモリ調停器)
151 ChipSet
152 CPU
153 メモリ
201 PCIeバスインターフェースモジュール
202 PCIバスインターフェースモジュール
203 PCIeエンドポイント
204 DMAC
210 信号線
211 特定部
212 第1指示部
213 第1送受信部
214 記憶部
221 第2指示部
222 第2送受信部
231a〜d FIFOメモリ
232a〜d DMAC
300、700 画像形成装置
301、701 画像処理エンジン
303 外部コントローラ
304 オプションボード(FAXコントロールユニット)
702 オプションコントローラ
1201 画像処理コントローラ
1202 画像処理エンジン
1203 メモリ
1211 PCIバスインターフェースモジュール
1212 AGPバスインターフェースモジュール
1301 画像処理コントローラ
1302 画像処理エンジン
1303 メモリ
1304 ChipSet
1305 PCIe―PCIスイッチデバイス
Claims (9)
- 第1の外部装置から、画像情報と、当該画像情報の出力先を示すアドレスと、を受信可能な第1のインターフェースと、
第1のインターフェースより低い通信速度で、第2の外部装置に画像情報を送信する第2のインターフェースと、
前記第1のインターフェースと、前記第2のインターフェースとを接続し、データの送受信を行う通信経路と、
前記通信経路上に備えられたFIFOメモリと、
第3の外部装置に前記画像情報を送信する第3のインターフェースと、
前記第1のインターフェースが前記アドレスを受信した場合に、当該アドレスに基づいて、前記第1のインターフェースが受信する前記画像情報の送信先を、前記第2のインターフェースと前記第3のインターフェースとのいずれかに特定する特定部と、
前記第2のインターフェースが送信先として特定された場合、前記通信経路及び前記FIFOメモリを介して前記画像情報を前記第2のインターフェースに送信する送信部と、
を備えることを特徴とする画像処理コントローラ。 - 前記第1のインターフェースは、さらに、前記第1の外部装置に対して画像情報を送信可能とし、
前記第3のインターフェースは、さらに、前記第3の外部装置から画像情報を受信し、
前記第3のインターフェースが受信した前記画像情報の送信先を、前記第1のインターフェースと前記第2のインターフェースとのいずれかを選択する選択部を、さらに備えること、
を特徴とする請求項1に記載の画像処理コントローラ。 - 前記送信部は、さらに、前記画像情報の出力先を示すアドレスを送信し、
前記送信部から前記通信経路を介して送信された前記アドレスを、前記第2のインターフェースで利用されるアドレス空間上のアドレスに変換するアドレス変換部を、さらに備えること、
を特徴とする請求項1又は2に記載の画像処理コントローラ。 - 前記第1のインターフェースは、前記第1の外部装置が一回の画像処理で出力されるデータ量単位で、前記画像情報を受信し、
前記FIFOメモリは、前記データ量単位の画像情報を格納する記憶容量を有していること、
を特徴とする請求項1乃至3のいずれか一つに記載の画像処理コントローラ。 - 前記第2のインターフェースは、さらに、前記第2の外部装置から画像情報を受信し、
前記第1のインターフェースは、前記通信経路及び前記FIFOメモリを介して受信した画像情報を、前記第1の外部装置に送信し、
前記通信経路を介して前記第1のインターフェース側に配置され、前記第2のインターフェースが受信した前記画像情報を、前記FIFOメモリに格納するように前記第2のインターフェースに対して指示した後、前記FIFOメモリに対して、前記第1の外部装置が一回の画像処理に必要なデータ量単位で、前記画像情報を送信するよう指示する指示部を、さらに備えること、
を特徴とする請求項4に記載の画像処理コントローラ。 - 画像処理を行う画像処理エンジンと、
前記画像処理エンジンより画像処理能力が低い画像処理部と、
画像データを格納する画像記憶部と、
前記画像処理エンジンから、画像情報と、当該画像情報の出力先を示すアドレスと、を受信可能な第1のインターフェースと、第1のインターフェースより低い通信速度で、前記画像処理部に画像情報を送信する第2のインターフェースと、前記第1のインターフェースと、前記第2のインターフェースとを接続し、データの送受信を行う通信経路と、
前記通信経路上に備えられたFIFOメモリと、前記画像記憶部に前記画像情報を送信する第3のインターフェースと、前記第1のインターフェースが前記アドレスを受信した場合に、当該アドレスに基づいて、前記第1のインターフェースが受信する前記画像情報の送信先を、前記第2のインターフェースと前記第3のインターフェースとのいずれかに特定する特定部と、前記第2のインターフェースが送信先として特定された場合、前記通信経路及び前記FIFOメモリを介して前記画像情報を前記第2のインターフェースに送信する送信部と、を有する画像処理コントローラと、
を備えることを特徴とする画像処理装置。 - 前記画像処理コントローラは、
前記送信部が、さらに、前記画像情報の出力先を示すアドレスを送信し、
前記送信部から前記通信経路を介して送信された前記アドレスを、前記第2のインターフェースで利用されるアドレス空間上のアドレスに変換するアドレス変換部を、さらに有すること、
を特徴とする請求項6に記載の画像処理装置。 - 前記画像処理コントローラは、
前記第1のインターフェースが、前記第1の外部装置から、通信規格で定められた一度に送信可能な所定のデータ量単位で、前記画像情報を受信し、
前記FIFOメモリは、前記データ量単位の画像情報を格納する記憶容量を有していること、
を特徴とする請求項6又は7に記載の画像処理装置。 - 前記画像処理コントローラは、
前記第2のインターフェースが、さらに、前記第2の外部装置から画像情報を受信し、
前記第1のインターフェースが、前記通信経路及び前記FIFOメモリを介して受信した画像情報を、前記第1の外部装置に送信し、
前記通信経路を介して前記第1のインターフェース側に配置され、前記第2のインターフェースが受信した前記画像情報を、前記FIFOメモリに格納するように前記第2のインターフェースに対して指示した後、前記FIFOメモリに対して、前記第1の外部装置から前記所定のデータ量単位で、前記画像情報を送信するよう指示する指示部を、さらに有すること、
を特徴とする請求項8に記載の画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008040259A JP4902570B2 (ja) | 2007-04-10 | 2008-02-21 | 画像処理コントローラ及び画像処理装置 |
US12/078,850 US8010729B2 (en) | 2007-04-10 | 2008-04-07 | Image processing controller and image processing device |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102773 | 2007-04-10 | ||
JP2007102773 | 2007-04-10 | ||
JP2007139577 | 2007-05-25 | ||
JP2007139577 | 2007-05-25 | ||
JP2008040259A JP4902570B2 (ja) | 2007-04-10 | 2008-02-21 | 画像処理コントローラ及び画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010920A true JP2009010920A (ja) | 2009-01-15 |
JP4902570B2 JP4902570B2 (ja) | 2012-03-21 |
Family
ID=40325491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008040259A Active JP4902570B2 (ja) | 2007-04-10 | 2008-02-21 | 画像処理コントローラ及び画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4902570B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011221945A (ja) * | 2010-04-14 | 2011-11-04 | Hitachi Ltd | データ転送装置、計算機システム及びメモリコピー装置 |
US8135873B2 (en) | 2009-07-28 | 2012-03-13 | Oki Semiconductor Co., Ltd. | Information processing device for performing information exchange between a PCI express bus and a non-PCI express bus interface |
JP2012179869A (ja) * | 2011-03-02 | 2012-09-20 | Ricoh Co Ltd | 情報処理装置、画像形成装置およびプログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016382A (ja) * | 1999-04-27 | 2001-01-19 | Ricoh Co Ltd | デジタル複写機およびデジタル複写機システム |
JP2003259052A (ja) * | 2002-03-06 | 2003-09-12 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2004050582A (ja) * | 2002-07-19 | 2004-02-19 | Hitachi Printing Solutions Ltd | プリンタ装置 |
JP2004112410A (ja) * | 2002-09-19 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される機能モジュール |
JP2006092286A (ja) * | 2004-09-24 | 2006-04-06 | Ricoh Co Ltd | データ転送装置及び画像形成システム |
-
2008
- 2008-02-21 JP JP2008040259A patent/JP4902570B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016382A (ja) * | 1999-04-27 | 2001-01-19 | Ricoh Co Ltd | デジタル複写機およびデジタル複写機システム |
JP2003259052A (ja) * | 2002-03-06 | 2003-09-12 | Canon Inc | 画像処理装置及び画像処理方法 |
JP2004050582A (ja) * | 2002-07-19 | 2004-02-19 | Hitachi Printing Solutions Ltd | プリンタ装置 |
JP2004112410A (ja) * | 2002-09-19 | 2004-04-08 | Fuji Xerox Co Ltd | 画像形成装置、画像形成装置に使用される機能モジュール |
JP2006092286A (ja) * | 2004-09-24 | 2006-04-06 | Ricoh Co Ltd | データ転送装置及び画像形成システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8135873B2 (en) | 2009-07-28 | 2012-03-13 | Oki Semiconductor Co., Ltd. | Information processing device for performing information exchange between a PCI express bus and a non-PCI express bus interface |
JP2011221945A (ja) * | 2010-04-14 | 2011-11-04 | Hitachi Ltd | データ転送装置、計算機システム及びメモリコピー装置 |
JP2012179869A (ja) * | 2011-03-02 | 2012-09-20 | Ricoh Co Ltd | 情報処理装置、画像形成装置およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4902570B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8707132B2 (en) | Information processing apparatus, information processing method, and storage medium | |
JP2007233800A (ja) | インタフェース回路における転送方式切換回路 | |
JP5438371B2 (ja) | 画像処理装置および画像処理方法 | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
US10630865B2 (en) | Image forming apparatus incorporating control circuitry for executing control method to arbitrate access between signals referring priority settings | |
JP4902570B2 (ja) | 画像処理コントローラ及び画像処理装置 | |
JP2007199815A (ja) | メモリ制御装置およびメモリ制御方法 | |
JP2018106222A (ja) | 情報処理装置及び通信制御方法 | |
JP2009025896A (ja) | データ処理装置及びデータ処理方法 | |
JP5338538B2 (ja) | 画像処理装置、その制御方法および制御プログラム | |
US8010729B2 (en) | Image processing controller and image processing device | |
JP6833491B2 (ja) | 情報処理装置 | |
US10192282B2 (en) | Information processing device, image processing apparatus, and information processing method for high-speed translucency calculation | |
JP2006285792A (ja) | 画像処理装置、画像処理方法 | |
JP5245803B2 (ja) | 画像処理装置及び画像処理モジュール | |
JP5168541B2 (ja) | データ転送装置 | |
JP4848188B2 (ja) | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP2018118477A (ja) | 画像処理装置とその制御方法、及びプログラム | |
JP2001338286A (ja) | 画像処理方法と装置 | |
JP2008302583A (ja) | 印刷制御回路及び画像形成装置 | |
JP2014130425A (ja) | 画像形成装置 | |
JP2009265776A (ja) | 画像処理装置 | |
JP2001167046A (ja) | 画像処理装置 | |
JP2009064341A (ja) | データ転送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4902570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |