JP5168541B2 - データ転送装置 - Google Patents
データ転送装置 Download PDFInfo
- Publication number
- JP5168541B2 JP5168541B2 JP2007239595A JP2007239595A JP5168541B2 JP 5168541 B2 JP5168541 B2 JP 5168541B2 JP 2007239595 A JP2007239595 A JP 2007239595A JP 2007239595 A JP2007239595 A JP 2007239595A JP 5168541 B2 JP5168541 B2 JP 5168541B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- pci
- transfer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図9は、PCIバスを備えた従来のコントローラを示した図である。
コントローラASIC(Application Specific Integrated Circuits)900は、PCIバス905を介してFCU910(Fax Control Unit)、およびエンジンASIC920と接続されている。
そして、PCIバス905を介して接続されているデバイスは、個々にデータの送信先となるターゲットや、送信元となるマスタを特定することが可能である。
例えば、図9に示す波線930のように、コントローラASIC900を介さず、FCU910とエンジンASIC920との間でデータ転送のやり取りを行うことができる。
このPCI−Eバスでは、複数のレーン(伝送路)を束ねることによってシリアル信号で高速なデータ転送が可能であり、片方向で2.5Gbps、双方向で5.0Gbpsの全二重通信を行うことができる。
図10は、PCIバス、およびPCI−Eバスを備えた従来のコントローラを示した図である。
コントローラASIC1000は、BD(Bridge Device)1050と接続され、このBD1050はPCI−Eバス1010、およびPCIバス1005が接続され、該PCI−Eバス1010を介して、エンジンASIC1020が接続される。
このように、PCI−Eバス1010を介して接続されることによって、エンジンASIC1020からの画像データを高画質、かつ高速で送受信することができる(例えば、下記特許文献参考)。
コンフィグレーション空間とは、コンフィグレーション情報を記憶するための記憶領域であって、システム設定時に該コンフィグレーション情報が設定される。
コンフィグレーション情報は、定義済みヘッダ領域とデバイス依存領域から構成され、例えば、PCIバス仕様では全体として56バイトあり、定義済みヘッダ領域では64バイト、デバイス依存領域では192バイトが規格として設定されている。
そして、コンフィグレーション情報を用いて、各PCIに接続されたデバイス毎に任意の情報を設定することができる。
BD1050は、エンジンASIC1020からのPCI−Eバストランザクションや、FCU1030からのPCIバストランザクションなどを受け付けると、その受け付けたトランザクションの内容に応じて、コントローラASIC1000内のメモリ1080にアクセスしたり、PCIバス1005、またはPCI−Eバス1010を介して高画質な画像データやマシンの処理速度などに対応したデータ転送を可能にしている。
そのため、PCIバスのみと接続された装置にPCI−Eバスを増設する場合、このBD1050も設置する必要となるため、装置全体に係るコストが増加し、回路構造が複雑になるという問題があった。
また、PCIバス、およびPCI−Eバスの2種類のコンフィグレーション空間へのアクセスでも、BDを用いずに簡易にコンフィグレーション空間からデータ転送先のアドレスを取得することを第2の目的とする。
請求項2記載の発明では、前記制御手段は、前記送信先転送先情報受信部で受信した当該制御手段のアドレス、および前記送信先転送先情報受信部が受信した前記転送先のアドレスを格納するレジスタをさらに備えたことを特徴とする請求項1に記載のデータ転送装置を提供する。
請求項3記載の発明では、前記制御手段は、転送データをバッファするバッファ部と、前記バッファ部でバッファされた転送データのリセットを行うリセット部と、をさらに備えたことを特徴とする請求項1または請求項2に記載のデータ転送装置を提供する。
図1は、本発明の第1の実施形態を示したブロック図である。
第1の実施形態において、データ転送装置1は、CPU(Central Processing Unit)170、CS(Chipset)160、メモリ180、コントローラASIC100から構成されている。
そして、コントローラASIC100と、FCU130、およびOption140とはPCIバス105を介して接続されており、コントローラASIC100と、エンジンASIC120とは、PCI−Eバス110を介して接続されている。
コントローラASIC100は、画像データの変換、蓄積に係る処理や、メモリ180とのハンドリングなどを制御する。
エンジンASIC120は、画像データの入出力などを制御する。
FCU130は、図示しないFaxなどの複合機と接続されて画像データを取得し、該画像データの入出力を制御する。
図2は、コントローラASIC100内のレジスタを示す概念図である。
図2において、コンフィグアドレスレジスタ200は、アドレス設定用のレジスタとして機能し、コンフィグデータレジスタ250は、データアクセス用のレジスタとして機能する。
コントローラASIC100は、PCIバス105、またはPCI−Eバス110からコンフィグレーション情報を受信し、コンフィグアドレスレジスタ200にアクセス先のアドレス設定を行う。
なお、コンフィグデータレジスタ250は、コンフィグアドレスレジスタ200でアドレスが設定された後に、同様のアドレスに相当するデータがリードまたはライトされる。
コンフィグレーションアドレス空間は、1ワード32ビットで構成される。そして、下段への移行に伴ってワードのアドレスは4ずつ加算される。
例えば、コンフィグアドレスレジスタ200がコンフィグレーション情報を受信して、18(H)が設定された場合に、図3に示した矢印300の18(H)のコンフィグレーション空間に値をアクセスできる。
このように、コンフィグアドレスレジスタ200の設定に伴って、コンフィグデータレジスタ250にてリードもしくはライトを行う。
なお、具体的には、コントローラASIC100は、コンフィグアドレスレジスタ200に所定のアドレスがライトされた場合に、コンフィグデータレジスタ250の所定のデータがライトされるように処理し、また、コンフィグアドレスレジスタ200の所定のアドレスがリードされた場合に、コンフィグデータレジスタ250に設定された所定のアドレスに所定のデータがリードされるように処理を行う。
第1の実施形態では、図1に示すPCIバス105、およびPCI−Eバス110と接続されたデータ転送装置において、コントローラASIC100がPCI上でターゲットとなるアドレスと、PCI−Eバス上でターゲットとなるアドレスが異なるため、異なる規格のバスを経由してデータを転送することが困難となる問題があった。
そこで、第2の実施形態では、PCIバス、およびPCI−Eバスの2種類のコンフィグレーション空間へのアクセスでも、BDを用いずに簡易にコンフィグレーション空間からデータ転送先のアドレスを取得することができる。
第2の実施形態においてデータ転送装置4は、CPU470、CS460、メモリ480、コントローラASIC400から構成されている。
そして、コントローラASIC400と、FCU430とはPCIバス405を介して接続されており、コントローラASIC400と、エンジンASIC420とは、PCI−Eバス410を介して接続されている。
コントローラASIC400は、画像データの変換、蓄積に係る処理や、メモリ480とのハンドリングなどを制御する。
エンジンASIC420は、画像データの入出力などを制御をする。
FCU430は、図示しないFaxなどの複合機と接続されて画像データを取得し、該画像データの入出力を制御する。
図5に示すように、第2の実施形態では、データ転送がPCIバス405、PCI−Eバス410、およびコントローラASIC400を介して行われている。
コントローラASIC400は、ライト用ブリッジアドレス部600、ライト用アドレス変換部605、ライト用データバッファ部610、リード用データバッファ部615、リード用アドレス変換部620、およびリード用ブリッジアドレス部625から構成される。
、各構成要素はレジスタと接続され、該レジスタは、アドレス情報などのライトやリードを受け付ける。
FCU430は、ライト用アドレス変換部650、およびリード用アドレス部655から構成されている。
まず、レジスタのコンフィグレーション空間に転送先のアドレスをライトする場合について説明する。
エンジンASIC420は、PCI−Eバス410を介してコントローラASIC400にデータの送信先となるターゲットや、データの送信元となるマスタなどから構成されるアドレス情報、およびデータの転送先となる転送要求信号を送信する。
なお、エンジンASIC420からコントローラASIC400に送信する際、送信先であるターゲットとして「コントローラASIC400」が設定されており、送信元であるマスタとして「エンジンASIC420」が設定されている。そして、転送要求信号には、転送先として「FCU430」が設定されている。
ここで、アドレス情報は、PCI−Eバス410上での送信先、送信元の情報を示し、転送要求信号は、PCI−Eバス410からさらにPCIバス405を経由して転送する転送先の情報を示している。
ライト用ブリッジアドレス部600は、データの送信元であるマスタ「エンジンASIC420」を特定し、該マスタが「エンジンASIC420」である場合、図7に示すベースアドレスレジスタ700にアドレス情報をライトする。
ライト用アドレス変換部605は、ベースアドレスレジスタ700にアドレス情報がライトされると、該アドレス情報のマスタを「エンジンASIC420」から「コントローラASIC400」に変換し、転送要求信号に基づいて該アドレス情報のターゲットを「コントローラASIC400」から「FCU430」に変換して該変換されたアドレスを図8に示すアドレス変換レジスタ800にライトする。
リード用アドレス変換部620は、エンジンASIC420からのアドレス取得要求を受信すると、該当するアドレスをアドレス変換レジスタ800からリードする。
そして、リード用ブリッジアドレス部625は、リードされたアドレスを転送先のアドレス「FCU430」として認識し、該「FCU430」を特定アドレス情報として発行する。
そして、コントローラASIC400は、当該発行された特定アドレス情報に基づいて、PCI−Eバス410を介して送信されたデータをPCIバス405を介して転送する。
例えば、PCIバス側に不具合が生じ、バッファにバースト長分のデータが蓄積されずにデータ転送が止まった場合、PCI−Eバスを経由してバッファされたデータをリセットすることで不具合を回避し、データ転送を再開することができる。
100 コントローラASIC
105 PCIバス
110 PCI−Eバス
120 エンジンASIC
130 FCU
140 Option
160 CS
170 CPU
180 メモリ
Claims (3)
- データの変換処理および蓄積処理を行う制御手段を備え、PCI−Expressバスと接続された第1の装置と、PCIバスと接続された第2の装置との間で前記データの転送を行うデータ転送装置において、
前記制御手段は、
前記PCI−Expressバスを経由して前記第1の装置および当該制御手段のアドレスを受信するとともに、前記PCIバスを経由して当該制御手段から前記データが転送される転送先を指定する転送先要求信号を受信する送信先転送先情報受信部と、
前記送信先転送先情報受信部が受信した前記第1の装置および当該制御手段のアドレスと前記転送先要求信号とに基づいて、当該制御手段を、前記第1の装置を送信元としたときの送信先から送信元に変換し、更に、前記第2の装置を、前記変換された送信元である当該制御手段に対する前記データの転送先に変換する第1アドレス変換部と、
前記第1の装置からアドレス取得要求を受信し、当該受信したアドレス取得要求に対応するアドレスをリードし、前記データの転送先である前記第2の装置のアドレスとして認識する第2アドレス変換部と、
を備えたことを特徴とするデータ転送装置。 - 前記制御手段は、
前記送信先転送先情報受信部で受信した当該制御手段のアドレス、および前記送信先転送先情報受信部が受信した前記転送先のアドレスを格納するレジスタをさらに備えたことを特徴とする請求項1に記載のデータ転送装置。 - 前記制御手段は、
転送データをバッファするバッファ部と、
前記バッファ部でバッファされた転送データのリセットを行うリセット部と、をさらに備えたことを特徴とする請求項1または請求項2に記載のデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239595A JP5168541B2 (ja) | 2007-09-14 | 2007-09-14 | データ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239595A JP5168541B2 (ja) | 2007-09-14 | 2007-09-14 | データ転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009070249A JP2009070249A (ja) | 2009-04-02 |
JP5168541B2 true JP5168541B2 (ja) | 2013-03-21 |
Family
ID=40606408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239595A Expired - Fee Related JP5168541B2 (ja) | 2007-09-14 | 2007-09-14 | データ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5168541B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5374268B2 (ja) | 2009-07-28 | 2013-12-25 | ラピスセミコンダクタ株式会社 | 情報処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446869A (en) * | 1993-12-30 | 1995-08-29 | International Business Machines Corporation | Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card |
JPH08305658A (ja) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | I/oバス |
US5933158A (en) * | 1997-09-09 | 1999-08-03 | Compaq Computer Corporation | Use of a link bit to fetch entries of a graphic address remapping table |
JP2001167047A (ja) * | 1999-12-06 | 2001-06-22 | Toshiba Corp | ブリッジ装置 |
JP2001256176A (ja) * | 2000-03-13 | 2001-09-21 | Mitsubishi Electric Corp | ブリッジ装置 |
JP2002032324A (ja) * | 2000-07-17 | 2002-01-31 | Hitachi Ltd | Pciバスデバイス接続制御方式 |
JP2005346629A (ja) * | 2004-06-07 | 2005-12-15 | Ricoh Co Ltd | 画像処理装置 |
JP4869714B2 (ja) * | 2006-01-16 | 2012-02-08 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置、信号伝送方法、およびブリッジ |
-
2007
- 2007-09-14 JP JP2007239595A patent/JP5168541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009070249A (ja) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4724573B2 (ja) | インタフェース回路における転送方式切換回路 | |
JP2006195871A (ja) | 通信装置、電子機器、及び画像形成装置 | |
US8612713B2 (en) | Memory switching control apparatus using open serial interface, operating method thereof, and data storage device therefor | |
JP2011081769A (ja) | データ転送装置、データ転送デバイスおよびデータ転送方法 | |
US9015380B2 (en) | Exchanging message data in a distributed computer system | |
JP2008172727A (ja) | 制御装置および画像処理システム | |
US10630865B2 (en) | Image forming apparatus incorporating control circuitry for executing control method to arbitrate access between signals referring priority settings | |
US6753903B1 (en) | Adaptor for direct connection between USB digital still camera and use color printer | |
JP5108578B2 (ja) | 画像処理コントローラ及び画像形成装置 | |
JP2008204245A (ja) | データ通信装置、画像処理システムおよびデータ通信方法 | |
JP2005210653A (ja) | 画像形成システム | |
JP5168541B2 (ja) | データ転送装置 | |
KR102345720B1 (ko) | 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법 | |
JP2008160804A (ja) | データ転送装置及び転送制御方法 | |
JP4902570B2 (ja) | 画像処理コントローラ及び画像処理装置 | |
EP3316523B1 (en) | Host-side transceiver device and transceiver system | |
JP3714104B2 (ja) | 電子印刷装置用の画像処理コントローラ及びそれを有する電子印刷装置。 | |
KR102438319B1 (ko) | 공통 메모리 인터페이스 장치 및 방법 | |
JP2005332372A (ja) | 画像処理装置及び画像形成装置 | |
JP2005346629A (ja) | 画像処理装置 | |
US8010729B2 (en) | Image processing controller and image processing device | |
JP6193810B2 (ja) | ホスト側送受信装置および送受信システム | |
JP7199885B2 (ja) | メモリ制御装置 | |
JP6171367B2 (ja) | スイッチ装置、画像処理装置、及び排他制御方法 | |
JP2007062076A (ja) | 情報処理システム、プログラムおよびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5168541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |