JP2009010053A - Display device and sputtering target - Google Patents
Display device and sputtering target Download PDFInfo
- Publication number
- JP2009010053A JP2009010053A JP2007168290A JP2007168290A JP2009010053A JP 2009010053 A JP2009010053 A JP 2009010053A JP 2007168290 A JP2007168290 A JP 2007168290A JP 2007168290 A JP2007168290 A JP 2007168290A JP 2009010053 A JP2009010053 A JP 2009010053A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alloy
- alloy film
- atomic
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005477 sputtering target Methods 0.000 title claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 170
- 239000010408 film Substances 0.000 claims description 324
- 239000010409 thin film Substances 0.000 claims description 22
- 229910052738 indium Inorganic materials 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 14
- 229910052746 lanthanum Inorganic materials 0.000 claims description 13
- 229910052779 Neodymium Inorganic materials 0.000 claims description 11
- 229910052727 yttrium Inorganic materials 0.000 claims description 11
- 239000000470 constituent Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 37
- 238000010438 heat treatment Methods 0.000 abstract description 29
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 25
- 230000004888 barrier function Effects 0.000 abstract description 24
- 230000007797 corrosion Effects 0.000 abstract description 19
- 238000005260 corrosion Methods 0.000 abstract description 19
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 103
- 239000010410 layer Substances 0.000 description 51
- 239000004973 liquid crystal related substance Substances 0.000 description 43
- 229910045601 alloy Inorganic materials 0.000 description 39
- 239000000956 alloy Substances 0.000 description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 25
- 229910000765 intermetallic Inorganic materials 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 239000011521 glass Substances 0.000 description 17
- 229910052718 tin Inorganic materials 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 229910018507 Al—Ni Inorganic materials 0.000 description 12
- 238000011156 evaluation Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000013078 crystal Substances 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910000748 Gd alloy Inorganic materials 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000002244 precipitate Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002845 discoloration Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 2
- 229910052689 Holmium Inorganic materials 0.000 description 2
- 229910052765 Lutetium Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 229910052771 Terbium Inorganic materials 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001336 glow discharge atomic emission spectroscopy Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910002059 quaternary alloy Inorganic materials 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- -1 2.38% Substances 0.000 description 1
- 229910000967 As alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C21/00—Alloys based on aluminium
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
- C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
- C22F1/04—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thermal Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶ディスプレイなどに使用される表示装置、および該表示装置に用いられるＡｌ合金膜を形成するためのスパッタリングターゲットに関するものである。 The present invention relates to a display device used for a liquid crystal display and the like, and a sputtering target for forming an Al alloy film used for the display device.
小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置（液晶表示デバイス）は、画素の駆動方法によって、単純マトリクス型液晶表示装置とアクティブマトリクス型液晶表示装置とに分けられる。このうちスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶ。）を有するアクティブマトリクス型液晶表示装置は、高精度の画質を実現でき、高速の画像などにも対応できるため、汎用されている。 Liquid crystal display devices (liquid crystal display devices) used in various fields ranging from small mobile phones to large televisions of more than 30 inches have simple matrix liquid crystal display devices and active matrix liquid crystal displays depending on the pixel driving method. Divided into devices. Among them, an active matrix liquid crystal display device having a thin film transistor (hereinafter referred to as TFT) as a switching element is widely used because it can realize high-precision image quality and can cope with high-speed images. .
図１を参照しながら、アクティブマトリクス型液晶表示装置に適用される代表的な液晶ディスプレイの構成および動作原理を説明する。ここでは、活性半導体膜として水素化アモルファスシリコンを用いたＴＦＴ基板（以下、アモルファスシリコンＴＦＴ基板と呼ぶ場合がある。）の例を代表的に説明するが、これに限定されず、ポリシリコンを用いたＴＦＴ基板（以下、ポリシリコンＴＦＴ基板と呼ぶ場合がある。）であっても良い。 With reference to FIG. 1, the configuration and operation principle of a typical liquid crystal display applied to an active matrix liquid crystal display device will be described. Here, an example of a TFT substrate using hydrogenated amorphous silicon as an active semiconductor film (hereinafter sometimes referred to as an amorphous silicon TFT substrate) will be representatively described, but the present invention is not limited to this, and polysilicon is used. It may be a conventional TFT substrate (hereinafter sometimes referred to as a polysilicon TFT substrate).
図１に示すように、液晶ディスプレイ１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。 As shown in FIG. 1, a liquid crystal display 100 is disposed between a TFT substrate 1, a counter substrate 2 disposed to face the TFT substrate 1, and between the TFT substrate 1 and the counter substrate 2, and serves as a light modulation layer. And a functioning liquid crystal layer 3.
ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、透明画素電極５、走査線や信号線を含む配線部６を有している。透明画素電極５は、酸化インジウム（Ｉｎ2Ｏ3）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム・錫（ＩＴＯ）膜などの導電性酸化膜から形成されている。ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３及び制御回路１４によって駆動される。 The TFT substrate 1 has a TFT 4 disposed on an insulating glass substrate 1a, a transparent pixel electrode 5, and a wiring portion 6 including a scanning line and a signal line. The transparent pixel electrode 5 is formed of a conductive oxide film such as an indium oxide / tin (ITO) film containing about 10% by mass of tin oxide (SnO) in indium oxide (In 2 O 3 ). The TFT substrate 1 is driven by a driver circuit 13 and a control circuit 14 connected via a TAB tape 12.
対向基板２は、ＴＦＴ基板１側に、絶縁性のガラス基板１ｂの全面に形成された共通電極７と、透明画素電極５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は、液晶層３に含まれる液晶分子（不図示）を所定の向きに配向させるための配向膜１１を更に有している。 The counter substrate 2 has a common electrode 7 formed on the entire surface of the insulating glass substrate 1 b on the TFT substrate 1 side, a color filter 8 disposed at a position facing the transparent pixel electrode 5, and the TFT substrate 1. A light shielding film 9 disposed at a position facing the TFT 4 and the wiring portion 6. The counter substrate 2 further includes an alignment film 11 for aligning liquid crystal molecules (not shown) included in the liquid crystal layer 3 in a predetermined direction.
ＴＦＴ基板１および対向基板２の外側（液晶層３側とは反対側）には、それぞれ、偏光板１０ａ，１０ｂが配置されている。 Polarizing plates 10a and 10b are disposed outside the TFT substrate 1 and the counter substrate 2 (on the side opposite to the liquid crystal layer 3 side), respectively.
液晶ディスプレイ１００は、対向電極２と透明画素電極５との間に形成される電界によって液晶層３における液晶分子の配向方向が制御され、液晶層３を通過する光が変調される。これにより、対向基板２を透過する光の透過量が制御されて画像が表示される。 In the liquid crystal display 100, the alignment direction of the liquid crystal molecules in the liquid crystal layer 3 is controlled by an electric field formed between the counter electrode 2 and the transparent pixel electrode 5, and light passing through the liquid crystal layer 3 is modulated. As a result, the amount of light transmitted through the counter substrate 2 is controlled to display an image.
次に、図２を参照しながら、液晶ディスプレイに好適に用いられる従来のアモルファスシリコンＴＦＴ基板の構成および動作原理を詳しく説明する。図２は、図１中、Ａの要部拡大図である。 Next, the configuration and operation principle of a conventional amorphous silicon TFT substrate suitably used for a liquid crystal display will be described in detail with reference to FIG. FIG. 2 is an enlarged view of a main part A in FIG.
図２に示すように、ガラス基板１ａ上には、走査線（ゲート配線）２５が形成され、走査線２５の一部は、ＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（シリコン窒化膜）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル膜（活性半導体膜）、信号線（ソース−ドレイン配線）、層間絶縁シリコン窒化膜（保護膜）３０が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。 As shown in FIG. 2, a scanning line (gate wiring) 25 is formed on the glass substrate 1a, and a part of the scanning line 25 functions as a gate electrode 26 for controlling on / off of the TFT. A gate insulating film (silicon nitride film) 27 is formed so as to cover the gate electrode 26. A signal line (source-drain wiring) 34 is formed so as to intersect the scanning line 25 via the gate insulating film 27, and a part of the signal line 34 functions as a source electrode 28 of the TFT. On the gate insulating film 27, an amorphous silicon channel film (active semiconductor film), a signal line (source-drain wiring), and an interlayer insulating silicon nitride film (protective film) 30 are sequentially formed. This type is generally called a bottom gate type.
アモルファスシリコンチャネル膜は、リン（Ｐ）がドープされていないイントリンシック層（ｉ層、ノンドーピング層とも呼ばれる。）と、Ｐがドープされたドープト層（ｎ層）とから構成されている。ゲート絶縁膜２７上の画素領域には、例えばＩｎ2Ｏ3中にＳｎＯを含むＩＴＯ膜によって形成された透明画素電極５が配置されている。ＴＦＴのドレイン電極２９は、透明画素電極５に電気的に接続されている。 The amorphous silicon channel film is composed of an intrinsic layer that is not doped with phosphorus (P) (also referred to as i layer or non-doping layer) and a doped layer that is doped with P (n layer). In the pixel region on the gate insulating film 27, for example, a transparent pixel electrode 5 formed of an ITO film containing SnO in In 2 O 3 is disposed. The drain electrode 29 of the TFT is electrically connected to the transparent pixel electrode 5.
走査線２５を介してゲート電極２６にゲート電圧が供給されると、ＴＦＴ４はオン状態となり、予め信号線３４に供給された駆動電圧は、ソース電極２８から、ドレイン電極２９を介して透明画素電極５へ供給される。そして、透明画素電極５に所定レベルの駆動電圧が供給されると、上記図１で説明したように、透明画素電極５と対向電極２との間に電位差が生じる結果、液晶層３に含まれる液晶分子が配向して光変調が行われる。 When the gate voltage is supplied to the gate electrode 26 via the scanning line 25, the TFT 4 is turned on, and the drive voltage supplied in advance to the signal line 34 is transmitted from the source electrode 28 via the drain electrode 29 to the transparent pixel electrode. 5 is supplied. When a predetermined level of driving voltage is supplied to the transparent pixel electrode 5, as described with reference to FIG. 1, a potential difference is generated between the transparent pixel electrode 5 and the counter electrode 2. As a result, the transparent pixel electrode 5 is included in the liquid crystal layer 3. The liquid crystal molecules are aligned and light modulation is performed.
ＴＦＴ基板１において、透明画素電極５に電気的に接続される信号線（画素電極用信号線）、ソース電極２８−ドレイン電極２９に電気的に接続されるソース−ドレイン配線３４、ゲート電極２６に電気的に接触される走査線２５は、電気抵抗率が低く、微細加工が容易であるなどの理由により、いずれも、純Ａｌ、またはＡｌ−ＮｄなどのＡｌ合金の薄膜（以下、背景技術の欄においてＡｌ系薄膜と呼ぶ。）から形成されており、その上およびその下には、図２に示すように、Ｍｏ，Ｃｒ，Ｔｉ，Ｗ等の高融点金属からなるバリアメタル層５１、５２、５３、５４が形成されている。 In the TFT substrate 1, a signal line (pixel electrode signal line) electrically connected to the transparent pixel electrode 5, a source-drain wiring 34 electrically connected to the source electrode 28 -drain electrode 29, and a gate electrode 26 The scanning lines 25 that are in electrical contact with each other are thin films of Al alloy such as pure Al or Al—Nd (hereinafter referred to as background art) because of their low electrical resistivity and easy microfabrication. In FIG. 2, barrier metal layers 51 and 52 made of a refractory metal such as Mo, Cr, Ti, and W are formed above and below the thin film. , 53 and 54 are formed.
透明画素電極５に対し、バリアメタル層５４を介してＡｌ系薄膜を接続する理由は、Ａｌ系薄膜を透明画素電極５と直接接触すると接触電気抵抗（コンタクト抵抗）が上昇し、画面の表示品位が低下するからである。即ち、透明画素電極５に直接接触する配線を構成するＡｌは非常に酸化され易く、液晶ディスプレイの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Ａｌ系薄膜と透明画素電極５との界面にＡｌ酸化物の絶縁層が生成するためである。また、透明画素電極５を構成するＩＴＯは導電性の金属酸化物であるが、上記のようにして生成したＡｌ酸化物層により、電気的なオーミック接続を行うことができない。 The reason why the Al-based thin film is connected to the transparent pixel electrode 5 through the barrier metal layer 54 is that when the Al-based thin film is brought into direct contact with the transparent pixel electrode 5, the contact electric resistance (contact resistance) increases, and the display quality of the screen is increased. This is because of a decrease. That is, Al constituting the wiring that is in direct contact with the transparent pixel electrode 5 is very easily oxidized, and the Al-based thin film and the transparent pixel electrode 5 are caused by oxygen generated during the film formation process of the liquid crystal display or oxygen added during film formation. This is because an Al oxide insulating layer is formed at the interface. Moreover, although ITO which comprises the transparent pixel electrode 5 is an electroconductive metal oxide, an electrical ohmic connection cannot be performed with the Al oxide layer produced | generated as mentioned above.
ところが、バリアメタル層を形成するためには、ゲート電極やソース電極、更にはドレイン電極の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。液晶ディスプレイの大量生産に伴って低コスト化が進むにつれて、バリアメタル層の形成に伴う製造コストの上昇や生産性の低下は軽視できなくなっている。 However, in order to form the barrier metal layer, in addition to the film-forming sputtering apparatus necessary for forming the gate electrode, source electrode, and drain electrode, an extra film-forming chamber for forming the barrier metal must be provided. I must. As the cost of the liquid crystal display is reduced along with the mass production, an increase in manufacturing cost and a decrease in productivity due to the formation of the barrier metal layer cannot be neglected.
そこで、本出願人は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜と透明画素電極を直接かつ確実に接触し得る方法を開示している（特許文献１）。特許文献１では、合金成分として、Ａｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｇｅ、Ｓｍ、およびＢｉよりなる群から選ばれる少なくとも一種を０．１〜６原子％含むＡｌ合金を使用しており、これら合金成分の少なくとも一部を当該Ａｌ合金膜と透明画素電極との界面で析出物または濃化層として存在させることによって上記課題を解決している。 Therefore, the present applicant has disclosed a method that enables the omission of the barrier metal layer, simplifies the process without increasing the number of steps, and allows the Al alloy film and the transparent pixel electrode to be in direct and reliable contact (patent). Reference 1). In Patent Document 1, an Al alloy containing 0.1 to 6 atomic% of at least one selected from the group consisting of Au, Ag, Zn, Cu, Ni, Sr, Ge, Sm, and Bi is used as an alloy component. In addition, the above-described problems are solved by causing at least a part of these alloy components to be present as precipitates or concentrated layers at the interface between the Al alloy film and the transparent pixel electrode.
特許文献１において、例えばＡｌ−Ｎｉ系合金の場合、２５０℃で３０分熱処理した後の電気抵抗率は、Ａｌ−２原子％Ｎｉで３．８μΩ・ｃｍ、Ａｌ−４原子％Ｎｉで５．８μΩ・ｃｍ、Ａｌ−６原子％Ｎｉで６．５μΩ・ｃｍと、低い。このように電気抵抗率が低く抑えられたＡｌ合金膜を用いれば、表示装置の消費電力を少なくできるため、非常に有用である。また、電極部分の電気抵抗率が下がると、電気抵抗と電気容量の積によって決まる時定数も小さくなるので、表示パネルを大型化する場合でも高度の表示品位を保つことが可能となる。 In Patent Document 1, for example, in the case of an Al—Ni alloy, the electrical resistivity after heat treatment at 250 ° C. for 30 minutes is 3.8 μΩ · cm for Al-2 atomic% Ni, and 5. for Al-4 atomic% Ni. 8 μΩ · cm, Al-6 atomic% Ni is as low as 6.5 μΩ · cm. If an Al alloy film having a low electrical resistivity is used as described above, the power consumption of the display device can be reduced, which is very useful. Further, when the electrical resistivity of the electrode portion is lowered, the time constant determined by the product of the electrical resistance and the electrical capacitance is reduced, so that even when the display panel is enlarged, a high display quality can be maintained.
しかしながら、上記Ａｌ−Ｎｉ系合金の耐熱温度は、いずれも、おおむね、１５０〜２００℃と低い。 However, the heat-resistant temperature of the Al—Ni alloy is generally as low as 150 to 200 ° C.
そこで、特許文献２には、薄膜トランジスタと透明画素電極を有し、特定の合金成分を含有するＡｌ合金膜と導電性酸化膜が、高融点金属を介さずに直接接触され、その接触界面にＡｌ合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板が開示されている。前記Ａｌ合金膜は、合金成分として、グループαに属する元素を０．１原子％以上６原子％以下、およびグループＸに属する元素を０．１原子％以上２．０原子％以下の範囲で含有するＡｌ−α−Ｘ合金からなることが記載されている。具体的には、グループαとして、Ｎｉ，Ａｇ，Ｚｎ，Ｃｕ，およびＧｅよりなる群から選択される少なくとも一種の元素、グループＸとして、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｃｅ，Ｐｒ，Ｇｄ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＤｙよりなる群から選択される少なくとも一種の元素を含有するＡｌ合金膜を含む薄膜トランジスタ基板が記載されている。 Therefore, in Patent Document 2, an Al alloy film having a thin film transistor and a transparent pixel electrode, containing a specific alloy component, and a conductive oxide film are directly contacted without using a refractory metal, and the contact interface is made of Al. A thin film transistor substrate is disclosed in which a part or all of the alloy components are precipitated or concentrated. The Al alloy film contains, as an alloy component, an element belonging to group α in a range of 0.1 atomic% to 6 atomic% and an element belonging to group X in a range of 0.1 atomic% to 2.0 atomic%. It is described that it consists of an Al-α-X alloy. Specifically, the group α is at least one element selected from the group consisting of Ni, Ag, Zn, Cu, and Ge, and the group X is Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt. , La, Ce, Pr, Gd, Tb, Sm, Eu, Ho, Er, Tm, Yb, Lu, and a thin film transistor substrate including an Al alloy film containing at least one element selected from the group consisting of Dy Has been.
この薄膜トランジスタ基板を用いると、バリアメタル層の省略が可能になると共に、工程数を増やすことなく、Ａｌ合金膜と導電性酸化膜からなる透明画素電極を直接且つ確実に接触することができるとされている。また、Ａｌ合金膜に対し、例えば、約１００℃以上３００℃以下の低い熱処理温度を適用した場合でも、電気抵抗率の低減と優れた耐熱性とを達成できるとされている。具体的には、例えば２５０℃×３０分といった低温の熱処理を採用した場合でも、ヒロックなどの欠陥を生じることなく、当該Ａｌ合金膜の電気抵抗率で７μΩ・ｃｍ以下を達成することができると記載されている。
しかしながら最近は、歩留りの改善および生産性向上の観点から、表示装置を製造する際のプロセス温度は低温化する傾向にある。例えば、アモルファスシリコンＴＦＴのソース−ドレイン電極材料には、低い電気抵抗率と高い耐熱性とが求められており、その要求スペックは、これまでは、電気抵抗率で７μΩ・ｃｍ程度以下、耐熱温度で２５０℃程度とされている。この耐熱温度は、ソース−ドレイン電極に対し製造工程で加わる最高温度によって決まり、この最高温度は、電極上に保護膜として形成する絶縁膜の形成温度とされている。最近では、成膜技術の向上によって低温でも所望の絶縁膜を得ることが可能となり、特にソース−ドレイン電極上の保護膜では、２５０℃程度での成膜が一般的となっている。 However, recently, from the viewpoint of improvement in yield and productivity, the process temperature for manufacturing a display device tends to be lowered. For example, a source-drain electrode material of an amorphous silicon TFT is required to have low electrical resistivity and high heat resistance, and the required specifications have been about 7 μΩ · cm or less in terms of electrical resistivity so far. The temperature is about 250 ° C. This heat-resistant temperature is determined by the maximum temperature applied to the source-drain electrode in the manufacturing process, and this maximum temperature is the formation temperature of the insulating film formed as a protective film on the electrode. Recently, it is possible to obtain a desired insulating film even at a low temperature by improving the film forming technique. In particular, a protective film on a source-drain electrode is generally formed at about 250 ° C.
こうした配線材料に要求されるスペックは、近年、益々厳しくなってきており、ドレイン電極と透明画素電極とを直接接触し得る配線材料（Ａｌ合金膜）として、耐熱温度は２５０℃レベルで、且つ、電気抵抗率は５．０μΩ・ｃｍ程度以下と、電気抵抗率が充分に低いものが求められている。また、近年では、Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗が、１０００Ω未満（特に、２００Ω未満）となることが望まれている。 In recent years, the specifications required for such wiring materials have become increasingly severe, and as a wiring material (Al alloy film) that can directly contact the drain electrode and the transparent pixel electrode, the heat-resistant temperature is about 250 ° C., and The electrical resistivity is about 5.0 μΩ · cm or less, and the electrical resistivity is sufficiently low. In recent years, it has been desired that the electrical contact resistance when the Al alloy film and the transparent pixel electrode are in direct contact is less than 1000Ω (particularly less than 200Ω).
しかしながら、このような低い電気抵抗率と低い接触電気抵抗と高い耐熱性とを兼ね備えた、透明画素電極と直接接触し得るＡｌ系の配線材料は、上記特許文献には開示されていない。 However, an Al-based wiring material that has such low electrical resistivity, low contact electrical resistance, and high heat resistance and can be in direct contact with the transparent pixel electrode is not disclosed in the above-mentioned patent document.
即ち、上記特許文献１に示されているように、Ａｌ−Ｎｉ系合金の耐熱温度は、おおむね１５０〜２００℃と低く、耐熱性に劣っていた。 That is, as shown in Patent Document 1, the heat-resistant temperature of the Al—Ni-based alloy is generally as low as 150 to 200 ° C., which is inferior in heat resistance.
また、Ａｌ−Ｎｉ系合金では、熱処理を２５０℃程度で行うと、導電経路を担うＮｉの金属間化合物の析出が不十分になるため、接触電気抵抗が高くなる。そこで接触電気抵抗を低くするには、導電経路を担うＮｉの金属間化合物を析出させるために、合金中のＮｉ濃度を高める必要がある。しかしＮｉ量を増加させると、Ａｌ合金膜自体の電気抵抗率が高くなり、５．０μΩ・ｃｍ程度以下の低い電気抵抗率を実現することは難しい。 In addition, in an Al—Ni alloy, if the heat treatment is performed at about 250 ° C., the precipitation of Ni intermetallic compounds that carry the conductive path becomes insufficient, and the contact electrical resistance becomes high. Therefore, in order to reduce the contact electric resistance, it is necessary to increase the Ni concentration in the alloy in order to precipitate the Ni intermetallic compound that carries the conductive path. However, when the amount of Ni is increased, the electrical resistivity of the Al alloy film itself increases, and it is difficult to realize a low electrical resistivity of about 5.0 μΩ · cm or less.
このように従来のＡｌ−Ｎｉ合金などのＡｌ合金膜では、プロセス温度が２５０℃レベルに低くなると、以下に示すように、Ｎｉの金属間化合物の析出および結晶成長が十分進まないため、低い電気抵抗率が得られない。また、Ｎｉの金属間化合物の析出および結晶成長が十分に進まないことに加えて、Ａｌ合金膜表面にＮｉが濃化し難くなるため、接触電気抵抗の低減が困難となる。以下、この点について、詳しく説明する。 Thus, in a conventional Al alloy film such as an Al—Ni alloy, when the process temperature is lowered to the 250 ° C. level, precipitation of Ni intermetallic compound and crystal growth do not sufficiently proceed as shown below. The resistivity cannot be obtained. In addition to the fact that the precipitation and crystal growth of Ni intermetallic compounds do not proceed sufficiently, it is difficult for Ni to concentrate on the surface of the Al alloy film, making it difficult to reduce the contact electrical resistance. Hereinafter, this point will be described in detail.
Ａｌ合金膜は、一般に、スパッタリング法によって形成されるが、この方法によれば、Ａｌ中に固溶限を超えて添加された合金成分は強制固溶状態で存在する。固溶状態の合金元素を含むＡｌ合金の電気抵抗率は、一般に純Ａｌよりも高い。これに対し、固溶限を超えて合金元素を含むＡｌ合金膜は、加熱すると合金成分が金属間化合物として粒界に析出し、更に加熱するとＡｌの再結晶が進み、Ａｌの結晶成長が起こる。このとき合金成分の金属間化合物の析出温度および結晶成長の温度は、合金元素によって異なるが、いずれにしても、合金成分（金属間化合物）の析出と結晶成長とによって、当該Ａｌ合金膜の電気抵抗率は低下するようになる。 The Al alloy film is generally formed by a sputtering method, but according to this method, the alloy component added beyond the solid solubility limit in Al exists in a forced solid solution state. The electrical resistivity of an Al alloy containing a solid solution alloy element is generally higher than that of pure Al. In contrast, when an Al alloy film containing an alloy element exceeding the solid solubility limit is heated, the alloy component is precipitated as an intermetallic compound at the grain boundary, and when heated further, Al recrystallization proceeds and Al crystal growth occurs. . At this time, the precipitation temperature of the intermetallic compound of the alloy component and the temperature of crystal growth differ depending on the alloy element, but in any case, the electric power of the Al alloy film depends on the precipitation and crystal growth of the alloy component (intermetallic compound). The resistivity will decrease.
加熱によって結晶成長が進むと膜内部の圧縮応力は大きくなるが、更に加熱して結晶成長が進むと、ついには耐え切れなくなり、応力緩和のため、Ａｌが膜表面に拡散してヒロックが生じる。合金化は、粒界に析出した金属間化合物によってＡｌの拡散を抑えてヒロックの発生を防止し、耐熱性を高めるという作用を有している。従来は、こうした現象を利用して合金成分の析出と結晶成長の進行を図り、Ａｌ合金膜の電気抵抗率の低減と高耐熱性との両立を図ってきた。 When the crystal growth proceeds by heating, the compressive stress inside the film increases. However, when the crystal growth further proceeds by heating, the film finally becomes unbearable, and Al diffuses on the film surface and hillocks occur due to stress relaxation. Alloying has the effect of suppressing the diffusion of Al by the intermetallic compound precipitated at the grain boundaries to prevent the generation of hillocks and to increase the heat resistance. Conventionally, using such a phenomenon, precipitation of alloy components and progress of crystal growth have been attempted, and both reduction of the electrical resistivity of the Al alloy film and high heat resistance have been achieved.
ところが、上記の様にプロセス温度が２５０℃レベルに低くなると、従来の合金成分では、金属間化合物の析出が十分に起こらず、その結果、結晶成長も進まなくなり、電気抵抗率が低減し難くなると考えられる。 However, when the process temperature is lowered to the 250 ° C. level as described above, the conventional alloy component does not sufficiently precipitate the intermetallic compound, and as a result, the crystal growth does not progress and the electrical resistivity is difficult to reduce. Conceivable.
また、プロセス温度を２５０℃レベルに下げると、金属間化合物の析出が十分に起こらず、結晶成長が進まなくなることに加え、Ａｌ合金膜のうち透明画素電極との界面近傍（成膜時のＡｌ表面近傍）にＮｉが濃化し難くなるため、導電経路が形成されず、Ａｌ合金膜と透明画素電極との間の接触電気抵抗を低減することが難しくなる。即ち、Ａｌ−Ｎｉ合金膜を加熱すると、Ａｌ合金膜中にＮｉの金属間化合物が析出するが、この化合物はＡｌ合金膜のうちガラス基板側に析出し易く、透明画素電極側には析出し難いことが分かった。そのためＡｌ合金膜のうち透明画素電極側にＮｉの金属間化合物が析出しないことにより、Ａｌ合金膜と透明画素電極との間の電気抵抗率が下がらず、接触電気抵抗を低減できないと考えられる。 Further, when the process temperature is lowered to the 250 ° C. level, the intermetallic compound is not sufficiently precipitated and the crystal growth does not proceed. In addition, the Al alloy film is near the interface with the transparent pixel electrode (Al at the time of film formation). Since it is difficult for Ni to concentrate in the vicinity of the surface), a conductive path is not formed, and it is difficult to reduce the contact electrical resistance between the Al alloy film and the transparent pixel electrode. That is, when the Al—Ni alloy film is heated, Ni intermetallic compound is precipitated in the Al alloy film, but this compound is likely to be deposited on the glass substrate side of the Al alloy film, and is deposited on the transparent pixel electrode side. I found it difficult. For this reason, it is considered that the electrical resistivity between the Al alloy film and the transparent pixel electrode does not decrease because the Ni intermetallic compound does not precipitate on the transparent pixel electrode side in the Al alloy film, and the contact electrical resistance cannot be reduced.
ところで、Ａｌ合金膜の透明画素電極側に、導電経路を担うＮｉの金属間化合物を析出させるために、合金中のＮｉ濃度を高めると、ＮｉはＡｌに対して貴な元素であるため、アルカリ性の薬液に対する腐食が助長されるという問題も発生する。 By the way, when Ni concentration in the alloy is increased in order to deposit an intermetallic compound of Ni that takes a conductive path on the transparent pixel electrode side of the Al alloy film, since Ni is a noble element with respect to Al, it is alkaline. There is also a problem that corrosion of the chemical solution is promoted.
上記では、液晶表示装置を代表的に取上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンＴＦＴ基板に共通して見られる。また、上記課題は、ＴＦＴの半導体層として、アモルファスシリコン（非晶質Ｓｉ）のほか、ポリシリコン（多結晶Ｓｉ）を用いた場合にも見られる。 In the above description, the liquid crystal display device has been taken up as a representative. However, the above-described problem is not limited to the liquid crystal display device, and is common to amorphous silicon TFT substrates. The above problem is also observed when polysilicon (polycrystalline Si) is used in addition to amorphous silicon (amorphous Si) as the semiconductor layer of the TFT.
本発明はこの様な事情に着目してなされたものであって、その目的は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ合金膜の上に導電性酸化膜を直接且つ確実に接触することだけでなく、Ａｌ合金膜に比較的低い熱処理温度を適用した場合でも、Ａｌ合金膜自体の電気抵抗率を低減でき、且つＡｌ合金膜と導電性酸化膜を直接接触したときの接触電気抵抗も低減でき、更には優れた耐熱性と耐食性を達成することのできる技術を提供することにある。 The present invention has been made paying attention to such circumstances, and its purpose is to enable the omission of the barrier metal layer and to simplify the process without increasing the number of steps, and to make the conductive material on the Al alloy film. In addition to directly and reliably contacting the oxide film, even when a relatively low heat treatment temperature is applied to the Al alloy film, the electrical resistivity of the Al alloy film itself can be reduced, and the Al alloy film and the conductive oxide film can be reduced. It is an object of the present invention to provide a technique capable of reducing the contact electrical resistance when directly contacting the metal and further achieving excellent heat resistance and corrosion resistance.
具体的には、例えば２５０℃といった、比較的低温の熱処理条件を採用した場合でも、耐熱性が良好でヒロックなどの欠陥を生じることなく、耐食性も良好で、しかも電気抵抗率と接触電気抵抗が従来よりも一層低いＡｌ合金膜を備えた表示装置を提供することにある。また、当該表示装置の製造に有用なＡｌ合金膜形成用のスパッタリングターゲットを提供することにある。 Specifically, even when a relatively low temperature heat treatment condition such as 250 ° C. is adopted, the heat resistance is good, the defect such as hillock does not occur, the corrosion resistance is good, and the electrical resistivity and the contact electrical resistance are high. An object of the present invention is to provide a display device having an Al alloy film that is lower than before. Moreover, it is providing the sputtering target for Al alloy film formation useful for manufacture of the said display apparatus.
上記課題を解決することのできた本発明の表示装置は、Ａｌ合金膜の上に導電性酸化膜が直接接触する構成を備えた表示装置において、該Ａｌ合金膜が、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有している点に要旨を有する。 The display device of the present invention that has solved the above problems is a display device having a structure in which a conductive oxide film is in direct contact with an Al alloy film. The Al alloy film contains 0.05 to 2 Ni. The main point is that it contains 0.0 atomic percent and 0.05 to 1.0 atomic percent of In and / or Sn in total.
前記Ａｌ合金膜は、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有していることが推奨される。前記Ａｌ合金膜は、例えば、薄膜トランジスタの構成部材であり、より具体的には、前記薄膜トランジスタのドレイン電極の構成部材である。また、前記Ａｌ合金膜は、例えば、上記表示装置の走査線の構成部材である。 It is recommended that the Al alloy film further contains 0.05 to 0.5 atomic% of elements selected from the group consisting of Nd, Gd, La and Y as other elements. The Al alloy film is, for example, a constituent member of a thin film transistor, and more specifically, a constituent member of a drain electrode of the thin film transistor. The Al alloy film is a constituent member of the scanning line of the display device, for example.
本発明には、上記表示装置に用いる前記Ａｌ合金膜を形成するためのスパッタリングターゲットであって、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有するスパッタリングターゲットも包含される。 According to the present invention, there is provided a sputtering target for forming the Al alloy film used in the display device, wherein Ni is 0.05 to 2.0 atomic%, and In and / or Sn is 0.05 to A sputtering target containing 1.0 atomic% is also included.
上記スパッタリングターゲットには、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有することが推奨される。 It is recommended that the sputtering target further contains 0.05 to 0.5 atomic% of elements selected from the group consisting of Nd, Gd, La and Y as other elements.
本発明によれば、バリアメタル層を介在させずに、Ａｌ合金膜と導電性酸化膜を直接接触することができ、且つ、約２５０℃といった比較的低い熱処理温度を適用した場合でも十分に低い電気抵抗率で、しかも導電性酸化膜との接触電気抵抗も低く、更には優れた耐熱性と耐食性も確保されたＡｌ合金膜を備えた表示装置を提供することができる。特に本発明では、Ａｌ合金膜に含有させるＮｉ量を従来に比べて少なくしても、接触電気抵抗を低減できるため、Ａｌ合金膜自体の電気抵抗率を一層低減でき、また耐食性も良好となる。 According to the present invention, the Al alloy film and the conductive oxide film can be directly contacted without any barrier metal layer interposed therebetween and are sufficiently low even when a relatively low heat treatment temperature of about 250 ° C. is applied. It is possible to provide a display device provided with an Al alloy film that has an electrical resistivity, a low contact electrical resistance with a conductive oxide film, and has excellent heat resistance and corrosion resistance. Particularly in the present invention, even if the amount of Ni contained in the Al alloy film is reduced as compared with the conventional case, the contact electrical resistance can be reduced, so that the electrical resistivity of the Al alloy film itself can be further reduced and the corrosion resistance is also improved. .
なお、上記の熱処理温度とは、例えばＴＦＴ（薄膜トランジスタ）アレイの製造工程で最も高温となる熱処理温度を指し、一般的な表示装置の製造工程においては、各種薄膜形成のためのＣＶＤ成膜時の基板の加熱温度や、保護膜を熱硬化させる際の熱処理炉の温度などを意味する。 The above heat treatment temperature refers to, for example, the heat treatment temperature that is the highest in the manufacturing process of a TFT (thin film transistor) array, and in the manufacturing process of a general display device, during the CVD film formation for forming various thin films. It means the heating temperature of the substrate, the temperature of the heat treatment furnace when the protective film is thermally cured, and the like.
本発明の表示装置に用いるＡｌ合金膜を、例えば、ドレイン電極の構成部材として適用すれば、図２に示すバリアメタル層５４を省略することができる。また、本発明の表示装置に用いるＡｌ合金膜を、例えば、走査線の構成部材として適用すれば、図２に示すバリアメタル層５１、５２を省略することができる。 When the Al alloy film used in the display device of the present invention is applied as a constituent member of a drain electrode, for example, the barrier metal layer 54 shown in FIG. 2 can be omitted. Further, if the Al alloy film used in the display device of the present invention is applied as a constituent member of a scanning line, for example, the barrier metal layers 51 and 52 shown in FIG. 2 can be omitted.
本発明によれば、生産性に優れ、安価で且つ高性能の表示装置が得られる。 According to the present invention, it is possible to obtain a display device that is excellent in productivity, inexpensive, and has high performance.
本発明者は、表示装置を構成する導電性酸化膜からなる透明画素電極や、薄膜トランジスタのソース、ドレイン、ゲートといった各電極と直接接触することができ、しかも、約２５０℃といった比較的低い熱処理を施した場合でも十分に低い電気抵抗率と低い接触電気抵抗と優れた耐熱性と耐食性を兼ね備えた新規な配線材料を有する表示装置を提供するため、鋭意検討してきた。 The present inventor can directly contact the transparent pixel electrode made of a conductive oxide film constituting the display device and each electrode such as the source, drain, and gate of the thin film transistor, and performs a relatively low heat treatment of about 250 ° C. In order to provide a display device having a novel wiring material having both sufficiently low electrical resistivity, low contact electrical resistance, excellent heat resistance and corrosion resistance even when applied, it has been intensively studied.
その結果、従来からＡｌ合金膜として用いられているＡｌ−Ｎｉ合金に、Ｉｎおよび／またはＳｎを含有させれば、熱処理を２５０℃レベルの比較的低温で行ってもＡｌ合金膜における導電性酸化膜との界面にＮｉの金属間化合物を多く析出させることができるため、Ａｌ合金膜に含有させるＮｉ量を従来より低減してもＡｌ合金膜と導電性酸化膜との接触電気抵抗を低減することができること、また、Ｎｉ量を低減することにより、Ａｌ合金膜自体の電気抵抗率を低減でき、しかも耐食性の劣化も抑制できることを見出し、本発明を完成した。 As a result, if In and / or Sn is contained in an Al—Ni alloy conventionally used as an Al alloy film, the conductive oxidation in the Al alloy film can be performed even if heat treatment is performed at a relatively low temperature of 250 ° C. Since a large amount of Ni intermetallic compound can be precipitated at the interface with the film, the contact electrical resistance between the Al alloy film and the conductive oxide film is reduced even if the amount of Ni contained in the Al alloy film is reduced as compared with the prior art. In addition, the inventors have found that by reducing the amount of Ni, it is possible to reduce the electrical resistivity of the Al alloy film itself and to suppress the deterioration of the corrosion resistance, thereby completing the present invention.
本発明の概略は次の通りである。即ち、本発明によれば、表示装置を構成する導電性酸化膜と直接接触するようにＡｌ合金膜を設けるにあたり、該Ａｌ合金膜の合金成分としてＮｉを含有させると共に、Ｉｎおよび／またはＳｎを所定量含有させることによって、Ａｌ合金膜を形成した後のプロセスにおける熱処理を２５０℃レベルの比較的低温で行っても、Ａｌ合金膜自体の電気抵抗率を低くでき、しかも表示装置を構成する導電性酸化膜からなる透明画素電極や、薄膜トランジスタのソース、ドレイン、ゲートといった各電極との接触電気抵抗を低く抑えることができる。 The outline of the present invention is as follows. That is, according to the present invention, in providing the Al alloy film so as to be in direct contact with the conductive oxide film constituting the display device, Ni is contained as an alloy component of the Al alloy film, and In and / or Sn is added. By containing a predetermined amount, the electrical resistivity of the Al alloy film itself can be lowered even when the heat treatment in the process after the Al alloy film is formed is performed at a relatively low temperature of 250 ° C., and the conductivity constituting the display device can be reduced. The contact electric resistance with the transparent pixel electrode made of a conductive oxide film and each electrode such as the source, drain and gate of the thin film transistor can be kept low.
また、本発明によれば、Ａｌ合金膜の合金成分として、Ｎｉの他にＩｎおよび／またはＳｎを含有させているため、Ｎｉ量を増大させなくても低い電気抵抗率を実現できる。そのためＮｉ量の増加に伴う耐食性の劣化も防止できる。 In addition, according to the present invention, since In and / or Sn is contained in addition to Ni as an alloy component of the Al alloy film, a low electrical resistivity can be realized without increasing the amount of Ni. Therefore, it is possible to prevent the deterioration of the corrosion resistance accompanying the increase of the Ni amount.
更に、本発明によれば、Ａｌ合金膜中に耐熱性向上元素として、Ｎｄ，Ｇｄ，Ｌａ，Ｙの少なくとも一種を更に所定量含有させることによって、２２０℃〜３００℃程度で加熱処理を行ってもヒロック等を生じることのない優れた耐熱性を確保できる。 Furthermore, according to the present invention, a heat treatment is performed at about 220 ° C. to 300 ° C. by adding a predetermined amount of at least one of Nd, Gd, La, and Y as a heat resistance improving element in the Al alloy film. It is possible to ensure excellent heat resistance without causing hillocks.
以上のように、本発明によれば、導電性酸化膜と直接接触することができ、しかも充分に低い電気抵抗率と充分に低い接触電気抵抗を有し、且つ十分に高い耐熱性と良好な耐食性を兼ね備えたＡｌ合金膜を備えた表示装置を提供することができる。 As described above, according to the present invention, the conductive oxide film can be directly contacted, and has a sufficiently low electrical resistivity and a sufficiently low contact electrical resistance, and has sufficiently high heat resistance and good quality. A display device including an Al alloy film having corrosion resistance can be provided.
まず、本発明の表示装置を構成するＡｌ合金膜について説明する。本発明で用いるＡｌ合金膜は、合金成分として０．０５〜２．０原子％のＮｉと、合計で０．０５〜１．０原子％のＩｎおよび／またはＳｎを含有する。 First, the Al alloy film constituting the display device of the present invention will be described. The Al alloy film used in the present invention contains 0.05 to 2.0 atomic% Ni and 0.05 to 1.0 atomic% In and / or Sn in total as alloy components.
Ｎｉは、Ａｌ合金膜と導電性酸化膜との接触電気抵抗を低減するのに有効に作用する元素である。Ａｌ合金膜にＮｉを含有させることによって、Ａｌ合金膜の導電性酸化膜側にＮｉの金属間化合物が析出するため、Ａｌ合金膜と導電性酸化膜との間に導電経路が形成され、その結果、導電性酸化膜との接触電気抵抗が低下する。 Ni is an element that effectively acts to reduce the contact electrical resistance between the Al alloy film and the conductive oxide film. When Ni is contained in the Al alloy film, an Ni intermetallic compound is deposited on the conductive oxide film side of the Al alloy film, so that a conductive path is formed between the Al alloy film and the conductive oxide film. As a result, the contact electrical resistance with the conductive oxide film is lowered.
しかしＮｉ量が０．０５原子％未満では、Ｎｉ量不足となり、後述するようにＡｌ合金膜にＩｎやＳｎを所定量含有させても接触電気抵抗を低減することができない。従って本発明では、Ｎｉ量は０．０５原子％以上とする。Ｎｉ量は、好ましくは０．０７原子％以上、より好ましくは０．１原子％以上とする。 However, when the Ni content is less than 0.05 atomic%, the Ni content becomes insufficient, and the contact electrical resistance cannot be reduced even if a predetermined amount of In or Sn is contained in the Al alloy film as will be described later. Therefore, in the present invention, the Ni content is 0.05 atomic% or more. The amount of Ni is preferably 0.07 atomic% or more, more preferably 0.1 atomic% or more.
上記接触電気抵抗を低減するには、Ｎｉをできるだけ含有させることが望ましいが、Ｎｉを過剰に含有させると、Ａｌ合金膜自体の電気抵抗率が高くなり過ぎる。また、Ｎｉ量が多くなると、ＮｉはＡｌに対して貴な元素であるため、アルカリ性の薬液（例えば、パターニング時に用いる現像液等）に対する腐食が助長される。従って本発明では、Ｎｉ量は２．０原子％以下とする。Ｎｉ量は、好ましくは１．５原子％以下、より好ましくは１．０原子％以下、更に好ましくは０．５原子％以下とする。 In order to reduce the contact electrical resistance, it is desirable to contain Ni as much as possible. However, if Ni is contained excessively, the electrical resistivity of the Al alloy film itself becomes too high. Further, when the amount of Ni increases, since Ni is a noble element with respect to Al, corrosion of an alkaline chemical (for example, a developer used during patterning) is promoted. Therefore, in the present invention, the amount of Ni is set to 2.0 atomic% or less. The amount of Ni is preferably 1.5 atomic percent or less, more preferably 1.0 atomic percent or less, and still more preferably 0.5 atomic percent or less.
ところが、本発明者らが検討したところ、プロセス温度を２５０℃レベルに下げると、Ａｌ合金膜にＮｉを含有させるだけでは、Ａｌ合金膜の導電性酸化膜との接触電気抵抗を十分に低減できないことが分かった。プロセス温度を２５０℃レベルに下げると、Ｎｉの金属間化合物の析出が十分に起こらず、結晶成長が進まなくなることに加え、Ａｌ合金膜のうち導電性酸化膜との界面近傍（成膜時のＡｌ表面近傍）にＮｉが濃化し難くなるため、導電経路が形成されないからである。即ち、Ａｌ−Ｎｉ合金配線膜の場合は、膜厚が小さいため、通常のバルク材とは異なり、膜厚方向にＮｉの金属間化合物の析出に分布が発生し、この析出分布によってＡｌと導電性酸化膜との接触電気抵抗を十分に低減できないのである。 However, as a result of investigations by the present inventors, when the process temperature is lowered to the 250 ° C. level, the contact electrical resistance of the Al alloy film with the conductive oxide film cannot be sufficiently reduced only by containing Ni in the Al alloy film. I understood that. When the process temperature is lowered to the 250 ° C. level, the precipitation of Ni intermetallic compounds does not occur sufficiently and the crystal growth does not proceed. In addition, the Al alloy film is close to the interface with the conductive oxide film (at the time of film formation). This is because Ni is difficult to concentrate in the vicinity of the Al surface), so that a conductive path is not formed. That is, in the case of an Al—Ni alloy wiring film, since the film thickness is small, unlike ordinary bulk materials, a distribution occurs in the precipitation of Ni intermetallic compounds in the film thickness direction. The contact electrical resistance with the conductive oxide film cannot be sufficiently reduced.
例えば、ＴＦＴ素子では、ガラス基板等の上にＡｌ合金膜を形成した後、この上に窒化シリコンなどの絶縁体膜を形成するために加熱する。このときＡｌ合金膜は、加熱時に熱履歴を受ける。そして本発明では、この絶縁体膜の一部を除去し、Ａｌ合金膜の表面に直接接触するようにＩＴＯ等の導電性酸化膜を形成する。 For example, in a TFT element, an Al alloy film is formed on a glass substrate or the like, and then heated to form an insulator film such as silicon nitride on the Al alloy film. At this time, the Al alloy film receives a thermal history during heating. In the present invention, a part of the insulator film is removed, and a conductive oxide film such as ITO is formed so as to be in direct contact with the surface of the Al alloy film.
ところが、Ａｌ合金膜の表面に、バリアメタル層を介さずに導電性酸化膜を形成すると、Ａｌ合金膜の表面に絶縁性の緻密な酸化皮膜が形成され、Ａｌ合金膜と導電性酸化膜との接触電気抵抗が著しく高くなる。そこで本発明では、Ａｌ配線膜にＮｉを含有させることで、Ａｌ合金膜中にＮｉの金属間化合物やＮｉ自体の濃化層が生成し、Ａｌ合金膜の表面に絶縁性の緻密な絶縁皮膜が形成されるのを阻害する。しかしＡｌ合金膜におけるＮｉの析出分布を調べたところ、Ａｌ合金膜の導電性酸化膜側におけるＮｉ量は、Ａｌ合金膜の平均Ｎｉ濃度よりも下回っていることが判明した。これに対し、Ａｌ合金膜のガラス基板側におけるＮｉ量は、Ａｌ合金膜の平均Ｎｉ濃度よりも高くなっていることが判明した。このようにＡｌ合金膜中にＮｉの濃度分布が発生する理由は、Ａｌ合金膜は膜厚が小さいため、絶縁体膜を形成するために加熱したときに熱影響を大きく受け、Ｎｉがガラス基板側へ粒界拡散したと考えられる。 However, when a conductive oxide film is formed on the surface of the Al alloy film without a barrier metal layer, an insulating dense oxide film is formed on the surface of the Al alloy film, and the Al alloy film and the conductive oxide film are formed. The contact electrical resistance is significantly increased. Therefore, in the present invention, by adding Ni to the Al wiring film, an intermetallic compound of Ni or a concentrated layer of Ni itself is generated in the Al alloy film, and an insulating dense insulating film is formed on the surface of the Al alloy film. Is prevented from forming. However, when the precipitation distribution of Ni in the Al alloy film was examined, it was found that the amount of Ni on the conductive oxide film side of the Al alloy film was lower than the average Ni concentration of the Al alloy film. On the other hand, it was found that the amount of Ni on the glass substrate side of the Al alloy film was higher than the average Ni concentration of the Al alloy film. The reason why the concentration distribution of Ni occurs in the Al alloy film is that the Al alloy film is small in thickness, so that it is greatly affected by heat when heated to form an insulator film, and Ni is a glass substrate. It is thought that the grain boundary diffused to the side.
そこで本発明では、Ｎｉがガラス基板側へ粒界拡散するのを防止し、Ｎｉの金属間化合物の析出状態を均一にするために、Ａｌ合金膜に合金成分としてＩｎおよび／またはＳｎを含有させる。 Therefore, in the present invention, in order to prevent Ni from diffusing at the grain boundary to the glass substrate side and to make the precipitation state of the Ni intermetallic compound uniform, the Al alloy film contains In and / or Sn as an alloy component. .
ＩｎとＳｎは、２５０℃程度の温度域では、Ｎｉを含むＡｌ合金膜中に固溶せず、粒界に析出する元素である。また、ＩｎとＳｎは、Ｎｉとの親和力が強い元素である。そのためＮｉを含むＡｌ合金膜に、合金成分としてＩｎやＳｎを含有させると、粒界に析出したＩｎやＳｎが、Ｎｉをトラップし、Ｎｉ−ＩｎやＮｉ−Ｓｎ、或いはＮｉ−Ｉｎ−Ｓｎなどの金属間化合物を形成する。このようにＩｎやＳｎがＮｉを適宜トラップすることで、Ｎｉが例えばガラス基板側に拡散するのを防止でき、Ａｌ合金膜表面にもＮｉの金属間化合物を析出分布させることができる。その結果、Ａｌ合金膜と導電性酸化膜との接触電気抵抗が低減する。 In and Sn are elements that do not dissolve in the Al alloy film containing Ni and precipitate at the grain boundaries in a temperature range of about 250 ° C. In and Sn are elements having a strong affinity for Ni. Therefore, when In or Sn is contained as an alloy component in an Al alloy film containing Ni, In and Sn precipitated at the grain boundaries trap Ni, and Ni—In, Ni—Sn, Ni—In—Sn, etc. To form an intermetallic compound. As described above, In and Sn appropriately trap Ni, Ni can be prevented from diffusing, for example, toward the glass substrate, and Ni intermetallic compounds can be deposited and distributed on the surface of the Al alloy film. As a result, the contact electrical resistance between the Al alloy film and the conductive oxide film is reduced.
本発明では、上記範囲のＮｉを含有するＡｌ合金膜に対し、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有する。ＩｎやＳｎの合計量が０．０５原子％未満では、Ａｌ合金膜の表面にＮｉを析出分布させる効果が十分に発揮されず、導電性酸化膜との接触電気抵抗を低減できない。従って本発明では、Ａｌ合金膜に、Ｉｎおよび／またはＳｎを合計で０．０５原子％以上含有させる。Ｉｎおよび／またはＳｎの合計量は、好ましくは０．１原子％以上であり、より好ましくは０．３原子％以上である。しかしＩｎやＳｎを過剰に含有させると、例えば、リソグラフィー工程で膜剥離が発生し、実用化できない。従って本発明では、Ｉｎおよび／またはＳｎの合計量は、１．０原子％以下とする。Ｉｎおよび／またはＳｎの合計量は、好ましくは０．９原子％以下であり、より好ましくは０．８原子％以下である。 In the present invention, the total amount of In and / or Sn is 0.05 to 1.0 atomic% with respect to the Al alloy film containing Ni in the above range. When the total amount of In and Sn is less than 0.05 atomic%, the effect of precipitating and distributing Ni on the surface of the Al alloy film is not sufficiently exhibited, and the contact electric resistance with the conductive oxide film cannot be reduced. Therefore, in the present invention, the Al alloy film contains In and / or Sn in a total amount of 0.05 atomic% or more. The total amount of In and / or Sn is preferably 0.1 atomic% or more, more preferably 0.3 atomic% or more. However, if In or Sn is contained excessively, for example, film peeling occurs in the lithography process, and it cannot be put into practical use. Therefore, in the present invention, the total amount of In and / or Sn is 1.0 atomic% or less. The total amount of In and / or Sn is preferably 0.9 atomic percent or less, more preferably 0.8 atomic percent or less.
上述したように、Ａｌ合金膜の組成を３元系または４元系（Ａｌ−Ｎｉ−Ｉｎ／Ｓｎ合金）とすることで、低い電気抵抗率と低い接触電気抵抗を有し、耐食性の劣化も防止することができるが、このＡｌ合金膜の耐熱温度は、約１５０℃程度と低くなる。そのため約２５０℃に加熱すると、Ａｌ合金膜に表面荒れが発生する。従って、上記Ａｌ合金膜を備えた表示装置を実用化するにあたっては、Ａｌ合金膜の耐熱性を高める必要がある。 As described above, the composition of the Al alloy film is a ternary system or a quaternary system (Al-Ni-In / Sn alloy), so that it has a low electrical resistivity and a low contact electrical resistance, and also has a deterioration in corrosion resistance. Although this can be prevented, the heat resistant temperature of the Al alloy film is as low as about 150 ° C. Therefore, when heated to about 250 ° C., surface roughness occurs in the Al alloy film. Therefore, in putting a display device provided with the Al alloy film into practical use, it is necessary to improve the heat resistance of the Al alloy film.
そこで本発明では、Ａｌ合金膜の耐熱性を高めるために、上記３元系または４元系の合金組成に対して、更に、他の元素として、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５〜０．５原子％含有させることが好ましい。 Therefore, in the present invention, in order to improve the heat resistance of the Al alloy film, the ternary or quaternary alloy composition is further selected from the group consisting of Nd, Gd, La and Y as other elements. It is preferable to contain 0.05 to 0.5 atomic% in total.
Ｎｄ、Ｇｄ、ＬａおよびＹは、Ａｌ合金膜の接触電気抵抗を高めたり、耐食性を劣化させることなく、Ａｌ合金膜の耐熱性を一段と高めるのに作用する元素であり、Ａｌ合金膜を２５０℃程度で熱処理しても該Ａｌ合金膜の表面にヒロックが形成されるのを防止する元素である。 Nd, Gd, La and Y are elements that act to further increase the heat resistance of the Al alloy film without increasing the contact electrical resistance of the Al alloy film or deteriorating the corrosion resistance. It is an element that prevents hillocks from being formed on the surface of the Al alloy film even if heat treatment is performed to a certain degree.
こうした効果を有効に発揮させるには、Ｎｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を合計で０．０５原子％以上含有させることが好ましい。より好ましくは、合計で０．１原子％以上とする。 In order to effectively exhibit such an effect, it is preferable to contain a total of 0.05 atomic% or more of elements selected from the group consisting of Nd, Gd, La and Y. More preferably, the total amount is 0.1 atomic% or more.
しかし過剰に含有させると、Ａｌ合金膜自体の電気抵抗率が高くなるため、合計含有量の上限は０．５原子％とする。より好ましくは０．３原子％以下であり、更に好ましくは０．２原子％以下である。 However, if it is excessively contained, the electrical resistivity of the Al alloy film itself becomes high, so the upper limit of the total content is 0.5 atomic%. More preferably, it is 0.3 atomic% or less, More preferably, it is 0.2 atomic% or less.
Ｎｄ、Ｇｄ、Ｌａ、Ｙは、夫々単独で添加しても良いし、任意に選ばれる２種以上を添加してもよい。 Nd, Gd, La, and Y may be added alone, or two or more arbitrarily selected may be added.
本発明に用いられるＡｌ合金膜は、前述した合金元素（Ｎｉ、Ｉｎ、Ｓｎ、Ｎｄ、Ｇｄ、Ｌａ、Ｙ）のほか、上記以外の耐熱性向上元素（例えば、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｃｅ，Ｐｒ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＤｙよりなる群から選択される少なくとも一種、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，およびＷよりなる群から選択される少なくとも一種の元素）を含有してもよい。これらの合金元素を更に添加しても、本発明の作用効果が得られることを、別途実験を行なって確認をしている。 In addition to the alloy elements (Ni, In, Sn, Nd, Gd, La, Y) described above, the Al alloy film used in the present invention includes other heat resistance improving elements (for example, Mg, Cr, Mn, Ru, At least one selected from the group consisting of Rh, Pd, Ir, Pt, Ce, Pr, Tb, Sm, Eu, Ho, Er, Tm, Yb, Lu, and Dy, Ti, V, Zr, Nb, Mo, And at least one element selected from the group consisting of Hf, Ta, and W). It has been confirmed through separate experiments that the effects of the present invention can be obtained even if these alloy elements are further added.
以下、図面を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板（実施形態１）またはポリシリコンＴＦＴ基板（実施形態２）を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。なお、本発明に用いられるＡｌ合金膜は、例えば、反射型液晶表示装置等の反射電極を作製するための材料、或いは外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極を作製するための材料にも同様に適用できることを実験により確認している。 Hereinafter, preferred embodiments of a TFT substrate according to the present invention will be described with reference to the drawings. Hereinafter, a liquid crystal display device provided with an amorphous silicon TFT substrate (Embodiment 1) or a polysilicon TFT substrate (Embodiment 2) will be described as a representative example. However, the present invention is not limited to this, and The present invention can be implemented with appropriate modifications within a range that can be adapted to the gist of the present invention, and all of them are included in the technical scope of the present invention. The Al alloy film used in the present invention is made of, for example, a material for producing a reflective electrode such as a reflective liquid crystal display device, or a TAB (tab) connecting electrode used for signal input / output to the outside. It has been confirmed by experiments that it can be similarly applied to a material for manufacturing.
（実施形態１）
図３を参照しながら、アモルファスシリコンＴＦＴ基板の実施形態を詳細に説明する。図３は、本発明に係るボトムゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図３には、従来のＴＦＴ基板を示す前述した図２と同じ参照番号を付している。
(Embodiment 1)
The embodiment of the amorphous silicon TFT substrate will be described in detail with reference to FIG. FIG. 3 is a schematic cross-sectional explanatory view illustrating a preferred embodiment of a bottom gate type TFT substrate according to the present invention. In FIG. 3, the same reference numerals as those in FIG.
図２と図３とを対比すると明らかなように、従来のＴＦＴ基板では、図２に示すように、走査線２５の上、ゲート電極２６の上、ソース−ドレイン配線３４の上または下に、それぞれ、バリアメタル層５１、５２、５４、５３が形成されているのに対し、本実施形態１のＴＦＴ基板では、バリアメタル層５１、５２、５４を省略することができる。すなわち、本実施形態１によれば、従来のようにバリアメタル層を介在させることなく、ＴＦＴのソース−ドレイン電極２９に用いられる配線材料を透明画素電極５と直接接触することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例を参照）。 As apparent from the comparison between FIG. 2 and FIG. 3, in the conventional TFT substrate, as shown in FIG. 2, on the scanning line 25, on the gate electrode 26, above or below the source-drain wiring 34, Barrier metal layers 51, 52, 54, and 53 are formed, respectively, whereas in the TFT substrate of Embodiment 1, the barrier metal layers 51, 52, and 54 can be omitted. That is, according to the first embodiment, the wiring material used for the source-drain electrode 29 of the TFT can be in direct contact with the transparent pixel electrode 5 without interposing a barrier metal layer as in the prior art. Also, good TFT characteristics equivalent to or higher than those of a conventional TFT substrate can be realized (see the examples described later).
なお、本発明に用いられる配線材料は、本実施形態１のように、ソース−ドレイン電極およびゲート電極の配線材料に適用される他、ソース−ドレイン電極の配線材料に適用することもでき、これにより、バリアメタル層５４を省略することができる。また、上記の配線材料をゲート電極の配線材料に適用すれば、バリアメタル層５１、５２を省略することができる。これらの実施形態においても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを確認している。 The wiring material used in the present invention can be applied to the wiring material of the source-drain electrode as well as the wiring material of the source-drain electrode and the gate electrode as in the first embodiment. Thus, the barrier metal layer 54 can be omitted. Further, if the above wiring material is applied to the wiring material of the gate electrode, the barrier metal layers 51 and 52 can be omitted. In these embodiments, it has been confirmed that good TFT characteristics equivalent to or higher than those of the conventional TFT substrate can be realized.
次に、図４から図１１を参照しながら、図３に示す本発明に係るアモルファスシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極、ゲート電極およびその配線に用いられる材料として、Ａｌ合金（具体的には、Ａｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金）を使用している。薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴである。図４から図１１には、図３と同じ参照符号を付している。 Next, an example of a method for manufacturing the amorphous silicon TFT substrate according to the present invention shown in FIG. 3 will be described with reference to FIGS. Here, an Al alloy (specifically, Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy is used as a material used for the source-drain electrode, the gate electrode, and the wiring thereof. ) Is used. The thin film transistor is an amorphous silicon TFT using hydrogenated amorphous silicon as a semiconductor layer. 4 to 11 are denoted by the same reference numerals as in FIG.
まず、ガラス基板（透明基板）１ａに、スパッタリング法で厚さ２００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金を成膜する。スパッタリングの成膜温度は、１００℃とした。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する（図４を参照）。このとき、後記する図５において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記積層薄膜の周縁を約３０°〜４０°のテーパー状にエッチングしておくのがよい。 First, an Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy having a thickness of about 200 nm is formed on a glass substrate (transparent substrate) 1a by a sputtering method. The film forming temperature of sputtering was 100 ° C. By patterning this film, the gate electrode 26 and the scanning line 25 are formed (see FIG. 4). At this time, in FIG. 5 to be described later, the periphery of the laminated thin film is preferably etched into a taper shape of about 30 ° to 40 ° so that the coverage of the gate insulating film 27 is improved.
次いで、図５に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）でゲート絶縁膜２７を形成する。プラズマＣＶＤ法の成膜温度は、約２５０℃とした。続いて、例えばプラズマＣＶＤ法などの方法を用いて、ゲート絶縁膜２７の上に、厚さ５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５および厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。 Next, as shown in FIG. 5, a gate insulating film 27 is formed of a silicon oxide film (SiOx) having a thickness of about 300 nm by using a method such as plasma CVD. The film formation temperature of the plasma CVD method was about 250 ° C. Subsequently, a hydrogenated amorphous silicon film (a-Si-H) 55 having a thickness of about 50 nm and a silicon nitride film having a thickness of about 300 nm are formed on the gate insulating film 27 by using a method such as plasma CVD. SiNx) is formed.
続いて、ゲート電極２６をマスクとする裏面露光により、図６に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、リンをドーピングした厚さ５０ｎｍ程度のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６を成膜した後、図７に示すように、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５およびｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をパターニングする。 Subsequently, as shown in FIG. 6, the silicon nitride film (SiNx) is patterned by backside exposure using the gate electrode 26 as a mask to form a channel protective film. Further, an n + type hydrogenated amorphous silicon film (n + a-Si—H) 56 having a thickness of about 50 nm doped with phosphorus is formed thereon, and then a hydrogenated amorphous silicon film is formed as shown in FIG. The (a-Si-H) 55 and the n + type hydrogenated amorphous silicon film (n + a-Si—H) 56 are patterned.
次に、その上に、スパッタリング法を用いて、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ３００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２８，２９を成膜する。スパッタリングの成膜温度は、１００℃とした。次いで、図８に示す様にパターニングすることにより、信号線と一体のソース電極２８と、画素電極５に直接接触されるドレイン電極２９とが形成される。更に、ソース電極２８およびドレイン電極２９をマスクとして、チャネル保護膜（ＳｉＮｘ）上のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をドライエッチングして除去する。 Next, a Mo film 53 having a thickness of about 50 nm and an Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy having a thickness of about 300 nm are formed thereon using a sputtering method. Films 28 and 29 are formed. The film forming temperature of sputtering was 100 ° C. Next, by patterning as shown in FIG. 8, the source electrode 28 integrated with the signal line and the drain electrode 29 in direct contact with the pixel electrode 5 are formed. Furthermore, using the source electrode 28 and the drain electrode 29 as a mask, the n + type hydrogenated amorphous silicon film (n + a-Si—H) 56 on the channel protective film (SiNx) is removed by dry etching.
次に、図９に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ３００ｎｍ程度の窒化シリコン膜３０を成膜し、保護膜を形成する。このときの成膜温度は、例えば２２０℃程度で行なわれる。次いで、窒化シリコン膜３０上にフォトレジスト層３１を形成した後、窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。同時に、パネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホール（不図示）を形成する。 Next, as shown in FIG. 9, a silicon nitride film 30 having a thickness of about 300 nm is formed by using, for example, a plasma CVD apparatus, and a protective film is formed. The film formation temperature at this time is about 220 ° C., for example. Next, after a photoresist layer 31 is formed on the silicon nitride film 30, the silicon nitride film 30 is patterned, and contact holes 32 are formed in the silicon nitride film 30 by, for example, dry etching. At the same time, a contact hole (not shown) is formed in a portion corresponding to the connection with TAB on the gate electrode at the end of the panel.
次に、例えば酸素プラズマによるアッシング工程を経た後、図１０に示すように、例えばアミン系等の剥離液を用いてフォトレジスト層３１を剥離する。最後に、例えば保管時間（８時間程度）の範囲内で、図１１に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極５を形成する。同時に、パネル端部のゲート電極のＴＡＢとの接続部分に、ＴＡＢとのボンディングのためＩＴＯ膜をパターニングすると、ＴＦＴアレイ基板１が完成する。 Next, after passing through an ashing process using, for example, oxygen plasma, as shown in FIG. 10, the photoresist layer 31 is stripped using, for example, an amine-based stripping solution. Finally, for example, within a storage time (about 8 hours), as shown in FIG. 11, an ITO film having a thickness of, for example, about 40 nm is formed and patterned by wet etching to form the transparent pixel electrode 5. To do. At the same time, when the ITO film is patterned for bonding to the TAB at the connection portion of the gate electrode at the edge of the panel, the TFT array substrate 1 is completed.
このようにして作製されたＴＦＴ基板は、ドレイン電極２９と透明画素電極５とが直接コンタクトされており、またゲート電極２６とＴＡＢ接続用のＩＴＯ膜も直接コンタクトされている。 In the TFT substrate thus fabricated, the drain electrode 29 and the transparent pixel electrode 5 are in direct contact, and the gate electrode 26 and the ITO film for TAB connection are also in direct contact.
上記では、ガラス基板の上にＡｌ合金を成膜した場合について説明したが、本発明のＡｌ合金膜を成膜する対象はガラス基板に限定されず、例えば、絶縁膜、活性半導体膜［例えば、非晶質Ｓｉ層（アモルファスシリコン層）や多結晶Ｓｉ層（ポリシリコン層）など］であってもよいし、バリアメタル層（例えば、Ｍｏ膜やＷ膜など）であってもよい。また、上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系導電性酸化膜）を用いてもよい。 In the above description, the case where the Al alloy film is formed on the glass substrate has been described. However, the target for forming the Al alloy film of the present invention is not limited to the glass substrate. For example, an insulating film, an active semiconductor film [for example, An amorphous Si layer (amorphous silicon layer), a polycrystalline Si layer (polysilicon layer), or the like] or a barrier metal layer (for example, a Mo film or a W film) may be used. In the above description, an ITO film is used as the transparent pixel electrode 5, but an IZO film (InOx-ZnOx-based conductive oxide film) may be used.
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶表示装置を完成させる。 Using the TFT substrate thus obtained, for example, the liquid crystal display device shown in FIG. 1 is completed by the method described below.
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。 First, for example, polyimide is applied to the surface of the TFT substrate 1 manufactured as described above and dried, and then a rubbing process is performed to form an alignment film.
一方、対向基板２は、ガラス基板上に、例えばクロム（Ｃｒ）をマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。 On the other hand, the counter substrate 2 forms the light shielding film 9 on the glass substrate by patterning, for example, chromium (Cr) in a matrix. Next, resin-made red, green, and blue color filters 8 are formed in the gaps between the light shielding films 9. A counter electrode is formed by disposing a transparent conductive film such as an ITO film as the common electrode 7 on the light shielding film 9 and the color filter 8. Then, for example, polyimide is applied to the uppermost layer of the counter electrode, and after drying, a rubbing process is performed to form the alignment film 11.
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。 Next, the TFT substrate 1 and the surface of the counter substrate 2 on which the alignment film 11 is formed are arranged so as to oppose each other, and the TFT substrate 1 is opposed to the TFT substrate 1 by a sealing material 16 made of resin, excluding the liquid crystal sealing port. The substrate 2 is bonded. At this time, a gap between the two substrates is kept substantially constant by interposing a spacer 15 between the TFT substrate 1 and the counter substrate 2.
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶ディスプレイを完成させる。 The empty cell thus obtained is placed in a vacuum, and the liquid crystal layer containing the liquid crystal molecules is injected into the empty cell by gradually returning it to atmospheric pressure with the sealing port immersed in the liquid crystal. Form and seal the sealing port. Finally, polarizing plates 10 are attached to both sides of the empty cell to complete the liquid crystal display.
次に、図１に示したように、液晶表示装置を駆動するドライバ回路１３を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶表示装置を完成させる。 Next, as shown in FIG. 1, the driver circuit 13 for driving the liquid crystal display device is electrically connected to the liquid crystal display, and is arranged on the side portion or the back surface portion of the liquid crystal display. Then, the liquid crystal display is held by the holding frame 23 including the opening serving as the display surface of the liquid crystal display, the backlight 22 serving as the surface light source, the light guide plate 20, and the holding frame 23, thereby completing the liquid crystal display device.
（実施形態２）
図１２を参照しながら、ポリシリコンＴＦＴ基板の実施形態を詳細に説明する。図１２は、本発明に係るトップゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図１２では、従来のＴＦＴ基板を示す前述した図２と同じ参照番号を付している。
(Embodiment 2)
An embodiment of a polysilicon TFT substrate will be described in detail with reference to FIG. FIG. 12 is a schematic cross-sectional explanatory view illustrating a preferred embodiment of a top gate type TFT substrate according to the present invention. In FIG. 12, the same reference numerals as those in FIG.
本実施形態２は、活性半導体膜として、アモルファスシリコンの代わりにポリシリコンを用いた点、ボトムゲート型ではなくトップゲート型のＴＦＴ基板を用いた点において、前述した実施形態１と、主に相違している。詳細には、図１２に示す本実施形態２のポリシリコンＴＦＴ基板では、活性半導体膜は、リンがドープされていないポリシリコン膜（ｐｏｌｙ−Ｓｉ）とリン（Ｐ）もしくはヒ素（Ａｓ）がイオン注入されたポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）とから形成されている点で、前述した図３に示すアモルファスシリコンＴＦＴ基板と相違する。また、信号線は、層間絶縁膜（ＳｉＯｘ）を介して走査線と交差するように形成されている。 The second embodiment is mainly different from the first embodiment described above in that polysilicon is used instead of amorphous silicon as an active semiconductor film, and a top gate type TFT substrate is used instead of a bottom gate type. is doing. More specifically, in the polysilicon TFT substrate of the second embodiment shown in FIG. 12, the active semiconductor film is composed of a polysilicon film (poly-Si) not doped with phosphorus and phosphorus (P) or arsenic (As). This is different from the amorphous silicon TFT substrate shown in FIG. 3 described above in that it is formed from an implanted polysilicon film (n + poly-Si). Further, the signal line is formed so as to intersect the scanning line through an interlayer insulating film (SiOx).
本実施形態２によれば、バリアメタル層５４を省略することができる。すなわち、従来のようにバリアメタル層を介在させることなく、ＴＦＴのソース−ドレイン電極２９に用いられる配線材料を透明画素電極５と直接接触することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを実験によって確認している。 According to the second embodiment, the barrier metal layer 54 can be omitted. That is, the wiring material used for the source-drain electrode 29 of the TFT can be directly in contact with the transparent pixel electrode 5 without interposing a barrier metal layer as in the conventional case, and this also makes it the same as the conventional TFT substrate. Experiments have confirmed that good TFT characteristics can be achieved.
本実施形態２において、上記の合金をゲート電極の配線材料に適用すれば、バリアメタル層５１、５２を省略することができる。また、上記の合金をソース−ドレイン電極およびゲート電極の配線材料に適用すれば、バリアメタル層５１、５２、５４を省略することができる。これらにおいても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを確認している。 In the second embodiment, the barrier metal layers 51 and 52 can be omitted by applying the above alloy to the wiring material of the gate electrode. Further, if the above alloy is applied to the wiring material of the source-drain electrode and the gate electrode, the barrier metal layers 51, 52, 54 can be omitted. Also in these cases, it has been confirmed that good TFT characteristics equivalent to or higher than those of the conventional TFT substrate can be realized.
次に、図１３から図１９を参照しながら、図１２に示す本発明に係るポリシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極ならびにその配線材料として、Ａｌ合金（具体的には、Ａｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金）を使用している。薄膜トランジスタは、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）を半導体層として用いたポリシリコンＴＦＴである。図１３から図１９には、図１２と同じ参照符号を付している。 Next, an example of a method for manufacturing the polysilicon TFT substrate according to the present invention shown in FIG. 12 will be described with reference to FIGS. Here, an Al alloy (specifically, Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy) is used as the source-drain electrode and its wiring material. . The thin film transistor is a polysilicon TFT using a polysilicon film (poly-Si) as a semiconductor layer. 13 to 19 are denoted by the same reference numerals as in FIG.
まず、ガラス基板１ａ上に、例えばプラズマＣＶＤ法などにより、基板温度約３００℃程度で、厚さ５０ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）、厚さ１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）、および厚さ約５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）を成膜する。次に、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）をポリシリコン化するため、熱処理（約４７０℃で１時間程度）およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー約２３０ｍＪ／ｃｍ2程度のレーザーを水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）に照射することにより、厚さが約０．３μｍ程度のポリシリコン膜（ｐｏｌｙ−Ｓｉ）を得る（図１３）。 First, a silicon nitride film (SiNx) having a thickness of about 50 nm, a silicon oxide film (SiOx) having a thickness of about 100 nm, and a thickness are formed on the glass substrate 1a by a plasma CVD method or the like, for example. A hydrogenated amorphous silicon film (a-Si-H) of about 50 nm is formed. Next, in order to convert the hydrogenated amorphous silicon film (a-Si-H) into polysilicon, heat treatment (about 1 hour at about 470 ° C.) and laser annealing are performed. After the dehydrogenation treatment, the hydrogenated amorphous silicon film (a-Si-H) is irradiated with a laser having an energy of about 230 mJ / cm 2 using, for example, an excimer laser annealing apparatus, so that the thickness is about 0. A polysilicon film (poly-Si) of about 3 μm is obtained (FIG. 13).
次いで、図１４に示すように、プラズマエッチング等によってポリシリコン膜（ｐｏｌｙ−Ｓｉ）をパターニングする。次に、図１５に示すように、厚さが約１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を成膜し、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７の上に、スパッタリング等によって、厚さ約２００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２６および厚さ約５０ｎｍ程度のＭｏ膜５２を積層した後、プラズマエッチング等の方法でパターニングする。これにより、走査線と一体のゲート電極２６が形成される。 Next, as shown in FIG. 14, the polysilicon film (poly-Si) is patterned by plasma etching or the like. Next, as shown in FIG. 15, a silicon oxide film (SiOx) having a thickness of about 100 nm is formed, and a gate insulating film 27 is formed. On the gate insulating film 27, an Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy film 26 having a thickness of about 200 nm and a thickness of about 50 nm are formed by sputtering or the like. After the Mo film 52 is stacked, patterning is performed by a method such as plasma etching. Thereby, the gate electrode 26 integral with the scanning line is formed.
続いて、図１６に示すように、フォトレジスト３１でマスクを形成し、例えばイオン注入装置などにより、例えばリンを５０ｋｅＶ程度で１×１０15個／ｃｍ2程度ドーピングし、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）の一部にｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）を形成する。次に、フォトレジスト３１を剥離し、例えば５００℃程度で熱処理することによってリンを拡散させる。 Subsequently, as shown in FIG. 16, a mask is formed with a photoresist 31, and, for example, phosphorus is doped with, for example, about 1 × 10 15 atoms / cm 2 at about 50 keV by an ion implantation apparatus or the like, and a polysilicon film (poly- An n + type polysilicon film (n + poly-Si) is formed on a part of Si). Next, the photoresist 31 is peeled off, and phosphorus is diffused by heat treatment at about 500 ° C.
次いで、図１７に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ５００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を基板温度約２５０℃程度で成膜し、層間絶縁膜を形成した後、同様にフォトレジストによってパターニングしたマスクを用いて層間絶縁膜（ＳｉＯｘ）とゲート絶縁膜２７の酸化シリコン膜をドライエッチングし、コンタクトホールを形成する。スパッタリングにより、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ４５０ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜２８，２９を成膜した後、パターニングすることによって、信号線に一体のソース電極２８およびドレイン電極２９を形成する。その結果、ソース電極２８とドレイン電極２９は、各々コンタクトホールを介してｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）にコンタクトされる。 Next, as shown in FIG. 17, a silicon oxide film (SiOx) having a thickness of about 500 nm is formed at a substrate temperature of about 250 ° C. using a plasma CVD apparatus, for example, and an interlayer insulating film is formed. The interlayer insulating film (SiOx) and the silicon oxide film of the gate insulating film 27 are dry-etched using a mask patterned with photoresist to form contact holes. After the Mo film 53 having a thickness of about 50 nm and the Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy films 28 and 29 having a thickness of about 450 nm are formed by sputtering, By patterning, the source electrode 28 and the drain electrode 29 integral with the signal line are formed. As a result, the source electrode 28 and the drain electrode 29 are contacted to the n + type polysilicon film (n + poly-Si) through the contact holes, respectively.
次いで、図１８に示すように、プラズマＣＶＤ装置などにより、厚さ５００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を基板温度２２０℃程度で成膜し、層間絶縁膜を形成する。層間絶縁膜の上にフォトレジスト層３１を形成した後、窒化シリコン膜（ＳｉＮｘ）をパターニングし、例えばドライエッチングによって窒化シリコン膜（ＳｉＮｘ）にコンタクトホール３２を形成する。 Next, as shown in FIG. 18, a silicon nitride film (SiNx) having a thickness of about 500 nm is formed at a substrate temperature of about 220 ° C. by using a plasma CVD apparatus or the like to form an interlayer insulating film. After the photoresist layer 31 is formed on the interlayer insulating film, the silicon nitride film (SiNx) is patterned, and contact holes 32 are formed in the silicon nitride film (SiNx) by, for example, dry etching.
次に、図１９に示すように、例えば酸素プラズマによるアッシング工程を経た後、前述した実施形態１と同様にしてアミン系の剥離液などを用いてフォトレジストを剥離してから、ＩＴＯ膜を成膜し、ウエットエッチングによるパターニングを行って透明画素電極５を形成する。 Next, as shown in FIG. 19, after passing through an ashing process using, for example, oxygen plasma, the photoresist is stripped using an amine stripping solution in the same manner as in the first embodiment, and then an ITO film is formed. The transparent pixel electrode 5 is formed by patterning by wet etching.
このようにして作製されたポリシリコンＴＦＴ基板では、ドレイン電極２９は透明画素電極５に直接コンタクトされている。ドレイン電極２９を構成するＡｌ−０．５原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ合金膜と画素電極５との界面にはＮｉの金属間化合物が析出してＡｌ合金膜と画素電極との接触電気抵抗が低減されると共に、Ｎｉが拡散して単体で析出しているため、Ａｌの再結晶が促進され、Ａｌ合金膜自体の電気抵抗率も大幅に低減されるようになる。 In the polysilicon TFT substrate thus manufactured, the drain electrode 29 is in direct contact with the transparent pixel electrode 5. An intermetallic compound of Ni is precipitated at the interface between the Al-0.5 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd alloy film constituting the drain electrode 29 and the pixel electrode 5, and an Al alloy is formed. The contact electrical resistance between the film and the pixel electrode is reduced, and since Ni diffuses and precipitates alone, the recrystallization of Al is promoted, and the electrical resistivity of the Al alloy film itself is greatly reduced. It becomes like this.
次に、トランジスタの特性を安定させるため、例えば２２０℃程度で１時間程度熱処理すると、ポリシリコンＴＦＴアレイ基板が完成する。 Next, in order to stabilize the characteristics of the transistor, for example, heat treatment is performed at about 220 ° C. for about 1 hour, thereby completing a polysilicon TFT array substrate.
第２の実施形態に係るＴＦＴ基板、および該ＴＦＴ基板を備えた液晶表示装置によれば、前述した第１の実施形態に係るＴＦＴ基板と同様の効果が得られる。また、第２の実施形態におけるＡｌ合金は、反射型液晶の反射電極として用いることもできる。 According to the TFT substrate according to the second embodiment and the liquid crystal display device including the TFT substrate, the same effects as those of the TFT substrate according to the first embodiment described above can be obtained. Further, the Al alloy in the second embodiment can also be used as a reflective electrode of a reflective liquid crystal.
このようにして得られるＴＦＴアレイ基板を用い、前述した実施形態１のＴＦＴ基板と同様にして液晶表示装置を完成させる。 Using the TFT array substrate thus obtained, a liquid crystal display device is completed in the same manner as the TFT substrate of Embodiment 1 described above.
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。なお、下記表中、「−」は、測定または評価できなかったことを意味する。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited by the following examples, and may be appropriately modified within a range that can be adapted to the purpose described below. It is also possible to implement, and they are all included in the technical scope of the present invention. In the table below, “-” means that measurement or evaluation could not be performed.
表１、表２に示す種々の合金組成のＡｌ合金膜（残部は、不可避不純物）について、以下に示すように、Ａｌ合金膜の表面近傍におけるＮｉ量の分布［下記（４）］、Ａｌ合金膜自体の電気抵抗率［下記（５）］、およびＡｌ合金膜を透明画素電極に直接接触したときの接触電気抵抗率［下記（６）］を測定すると共に、Ａｌ合金膜を現像液でエッチングしたときのエッチングレートを測定して耐食性を評価し［下記（７）］、Ａｌ合金膜を加熱したときヒロック密度を測定して耐熱性を評価した［下記（８）］。また、リソグラフィー工程での外観検査も行った［下記（９）］。 Regarding the Al alloy films having various alloy compositions shown in Tables 1 and 2 (the balance is inevitable impurities), as shown below, the distribution of Ni in the vicinity of the surface of the Al alloy film [(4) below], Al alloy The electrical resistivity of the film itself [following (5)] and the contact electrical resistivity when the Al alloy film is in direct contact with the transparent pixel electrode [following (6)] are measured, and the Al alloy film is etched with a developer. The etching rate was measured to evaluate the corrosion resistance [following (7)], and when the Al alloy film was heated, the hillock density was measured to evaluate the heat resistance [following (8)]. In addition, an appearance inspection in the lithography process was also performed [(9) below].
Ａｌ合金膜の諸特性は、次の手順で評価した。
（１） 透明画素電極の素材としては、酸化インジウムに１０質量％の酸化スズを加えた酸化インジウムスズ（ＩＴＯ）を用いた。
（２） Ａｌ合金膜の形成条件は、成膜方法をＤＣスパッタ法、雰囲気ガスをアルゴン、圧力を３ｍＴｏｒｒ、厚さを３００ｎｍとした。
（３） Ａｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
Various characteristics of the Al alloy film were evaluated by the following procedures.
(1) As a material of the transparent pixel electrode, indium tin oxide (ITO) obtained by adding 10% by mass of tin oxide to indium oxide was used.
(2) The Al alloy film was formed by the DC sputtering method, the atmosphere gas was argon, the pressure was 3 mTorr, and the thickness was 300 nm.
(3) The content of each alloy element in the Al alloy film was determined by an ICP emission analysis (inductively coupled plasma emission analysis) method.
（４） Ａｌ合金膜の表面近傍におけるＮｉ量の分布は、堀場製作所製「マーカス型高周波グロー放電発光表面分析装置（ＧＤ−ＯＥＳ、ＪＹ−５０００ ＲＦ）」を用い、ガス圧力を３００Ｐａ、電力を２０ｗ、周波数を５００Ｈｚ、デューティーサイクルを０．１２５として測定した。 (4) The Ni amount distribution in the vicinity of the surface of the Al alloy film was measured using a “Marcus high-frequency glow discharge luminescence surface analyzer (GD-OES, JY-5000 RF)” manufactured by HORIBA, Ltd. with a gas pressure of 300 Pa and power. The measurement was performed with 20 w, a frequency of 500 Hz, and a duty cycle of 0.125.
（５） Ａｌ合金膜自体の電気抵抗率は、前述した（２）に示す条件でガラス基板上にＡｌ合金膜のみを、１０μｍ幅のラインアンドスペースパターンで形成し、不活性ガス雰囲気中で、２５０℃×２０分間の熱処理を行い、４端子法を用いて測定した。電気抵抗率は、５．０μΩ・ｃｍ未満の場合を合格（○）、５．０μΩ・ｃｍ以上の場合を不合格（×）として評価した。 (5) The electrical resistivity of the Al alloy film itself is such that only the Al alloy film is formed in a 10 μm wide line and space pattern on the glass substrate under the conditions described in (2) above, and in an inert gas atmosphere, Heat treatment was performed at 250 ° C. for 20 minutes, and measurement was performed using a four-terminal method. The electrical resistivity was evaluated as a pass (◯) when less than 5.0 μΩ · cm, and a reject (×) when 5.0 μΩ · cm or more.
（６） Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗は、図２０に示すケルビンパターン（コンタクトホールサイズ：１０μｍ角）を作製し、４端子測定（ＩＴＯ−Ａｌ合金膜に電流を流し、別の端子でＩＴＯ−Ａｌ合金間の電圧降下を測定する方法）を行なった。具体的には、図２０のＩ1−Ｉ2間に電流Ｉを流し、Ｖ1−Ｖ2間の電圧Ｖをモニターすることにより、接触部Ｃ（コンタクト部Ｃ）の接触電気抵抗Ｒを［Ｒ＝（Ｖ1−Ｖ2）／Ｉ2］として求めた。接触電気抵抗は、値が１０００Ω未満の場合を合格、１０００Ω以上の場合を不合格として評価した。なお、下記表２では、値が２００Ω未満の場合を特に優れている（◎）、２００Ω以上、１０００Ω未満の場合を優れている（○）、１０００Ω以上の場合を不合格（×）として段階的に評価した。 (6) The contact electrical resistance when the Al alloy film and the transparent pixel electrode are in direct contact with each other is prepared as a Kelvin pattern (contact hole size: 10 μm square) shown in FIG. And a method of measuring the voltage drop between the ITO-Al alloy at another terminal). Specifically, by passing a current I between I 1 and I 2 in FIG. 20 and monitoring the voltage V between V 1 and V 2 , the contact electric resistance R of the contact portion C (contact portion C) is reduced to [ R = (V 1 −V 2 ) / I 2 ]. The contact electrical resistance was evaluated as a pass when the value was less than 1000Ω, and a failure when the value was 1000Ω or more. In Table 2 below, the value is particularly excellent when the value is less than 200Ω (、), excellent when it is 200Ω or more and less than 1000Ω (◯), and when it is 1000Ω or more, it is graded as a failure (×). Evaluated.
（７） Ａｌ合金膜を現像液でエッチングしたときのエッチングレートは、ガラス基板上に成膜したＡｌ合金膜にマスクを施した後、現像液（ＴＭＡＨ、２．３８％、溶液）に１分間浸漬し、そのエッチング量を触診式段差計を用いて測定した値を用いた。エッチングレートは、１００ｎｍ／ｍｉｎ未満の場合を耐食性に特に優れ合格（○）、１００ｎｍ／ｍｉｎ以上、１５０ｎｍ／ｍｉｎ未満の場合を耐食性に優れ合格（△）、１５０ｎｍ／ｍｉｎ以上の場合を耐食性が悪く不合格（×）として評価した。 (7) The etching rate when the Al alloy film is etched with a developer is 1 minute in the developer (TMAH, 2.38%, solution) after masking the Al alloy film formed on the glass substrate. A value obtained by immersing and measuring the etching amount using a palpation type step gauge was used. When the etching rate is less than 100 nm / min, it is particularly excellent in corrosion resistance and passes (◯), when it is 100 nm / min or more, and when it is less than 150 nm / min, it has excellent corrosion resistance, and when it is 150 nm / min or more, the corrosion resistance is poor. Evaluated as a failure (x).
（８） Ａｌ合金膜を加熱したときヒロック密度は、前述した（５）において、熱処理後のＡｌ合金膜の表面形状を光学顕微鏡を用いて観察し、ヒロックの個数を測定してヒロック密度を算出した。光学顕微鏡観察は、倍率５００倍で行った。ヒロック密度が、１．０×１０10個／ｍ2未満で、表面荒れが発生していない場合を耐熱性に特に優れている（合格、○）、表面荒れが発生している場合を耐熱性に優れている（合格、△）とし、１．０×１０10個／ｍ2以上の場合を耐熱性に劣る（不合格、×）として評価した。 (8) When the Al alloy film is heated, the hillock density is calculated as described in (5) above by observing the surface shape of the Al alloy film after the heat treatment using an optical microscope and measuring the number of hillocks. did. Optical microscope observation was performed at a magnification of 500 times. When the hillock density is less than 1.0 × 10 10 pieces / m 2 and the surface is not rough, the heat resistance is particularly excellent (pass, ○), and when the surface is rough, the heat resistance is The case of 1.0 × 10 10 pieces / m 2 or more was evaluated as being inferior in heat resistance (failed, x).
（９） リソグラフィー工程での外観検査は、１０μｍ幅の配線パターンを形成したときにおける膜剥離および変色を観察して行った。外観検査は、膜剥離や変色が認められない場合を合格（○）、膜剥離または変色が認められた場合を不合格（×）として評価した。 (9) The appearance inspection in the lithography process was performed by observing film peeling and discoloration when a wiring pattern having a width of 10 μm was formed. In the appearance inspection, a case where no film peeling or discoloration was observed was evaluated as pass (◯), and a case where film peeling or discoloration was observed was evaluated as reject (x).
総合評価では、上記（５）〜（９）で評価した特性の全てが合格基準を満足しており、Ａｌ合金膜自体の電気抵抗率の評価が○、Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗の評価が◎または○、Ａｌ合金膜を加熱したときヒロック密度の評価が○または△、リソグラフィー工程での外観検査の評価が○であることを前提とし、更に、耐熱性の評価が○で、エッチングレートの評価が○のものを総合評価◎（特に優れている）、エッチングレートの評価は○であるが、耐熱性の評価が△のものを総合評価○（やや優れている）、耐熱性の評価が△で、エッチングレートの評価が△のものを総合評価△（優れている）として評価した。 In the comprehensive evaluation, all of the characteristics evaluated in the above (5) to (9) satisfy the acceptance criteria, the evaluation of the electrical resistivity of the Al alloy film itself is ○, and the Al alloy film and the transparent pixel electrode are in direct contact. Assuming that the contact electrical resistance is evaluated as ◎ or ○, the hillock density is evaluated as ○ or △ when the Al alloy film is heated, and the appearance inspection is evaluated as ◯ in the lithography process. The evaluation is ○, the etching rate evaluation is ○, the overall evaluation ◎ (particularly excellent), the etching rate evaluation is ○, the heat resistance evaluation is △, the overall evaluation ○ (somewhat excellent) The evaluation of heat resistance was Δ and the etching rate was Δ was evaluated as overall evaluation Δ (excellent).
一方、上記（５）〜（９）で評価した特性のいずれか合格基準を満足していない場合を総合評価×（不合格）とした。 On the other hand, the case where any of the characteristics evaluated in the above (5) to (9) was not satisfied was determined as comprehensive evaluation x (failure).
（実験例１）
Ａｌ合金膜として下記表１に示す組成のＡｌ合金膜を用い、上記実施形態１の手順でＴＦＴ素子を作製した。
(Experimental example 1)
Using an Al alloy film having the composition shown in Table 1 below as the Al alloy film, a TFT element was fabricated according to the procedure of the first embodiment.
得られたＴＦＴ素子について、上記（４）に示した条件でＡｌ合金膜の表面近傍におけるＮｉ量の分布を調べ、膜表面から３０ｎｍの位置におけるＮｉ量を算出すると共に、上記（６）に示した条件でＡｌ合金膜を透明画素電極に直接接触したときの接触電気抵抗を測定した。表面Ｎｉ量と接触電気抵抗の結果を下記表１に示す。 With respect to the obtained TFT element, the Ni amount distribution in the vicinity of the surface of the Al alloy film was examined under the conditions shown in (4) above, and the Ni amount at a position 30 nm from the film surface was calculated. The contact electric resistance was measured when the Al alloy film was in direct contact with the transparent pixel electrode under the above conditions. The results of the surface Ni amount and the contact electric resistance are shown in Table 1 below.
なお、Ａｌ合金膜の表面近傍におけるＮｉ量の分布を調べた結果の一例を具体的に示す。ガラス基板上に、Ａｌ合金膜として、（ａ）Ａｌ−１．０原子％Ｎｉ−０．５原子％Ｉｎ−０．１原子％Ｇｄ、（ｂ）Ａｌ−１．０原子％Ｎｉ−０．５原子％Ｓｎ−０．１原子％Ｇｄ、または（ｃ）Ａｌ−２．０原子％Ｎｉ−０．３５原子％Ｌａ、を成膜し、次いで２５０℃×３０ｍｉｎの熱処理を行った。熱処理後のＡｌ合金膜をＧＤ−ＯＥＳを用いて上記（４）の条件で膜表面から膜厚方向のＮｉ量を測定した。測定結果を図２１に示す。この図２１に基づいて、膜表面から３０ｎｍの位置におけるＮｉ量を算出し、これを表面Ｎｉ量と定義した。 An example of the result of examining the distribution of Ni in the vicinity of the surface of the Al alloy film will be specifically shown. On the glass substrate, (a) Al-1.0 atomic% Ni-0.5 atomic% In-0.1 atomic% Gd, (b) Al-1.0 atomic% Ni-0. 5 atomic% Sn-0.1 atomic% Gd or (c) Al-2.0 atomic% Ni-0.35 atomic% La was formed, and then heat treatment was performed at 250 ° C. for 30 minutes. The amount of Ni in the film thickness direction was measured from the film surface of the Al alloy film after the heat treatment using GD-OES under the condition (4). The measurement results are shown in FIG. Based on FIG. 21, the Ni amount at a position of 30 nm from the film surface was calculated, and this was defined as the surface Ni amount.
図２１から明らかなように、Ａｌ−Ｎｉ合金にＩｎまたはＳｎを含有させると（上記ａとｂ）、Ａｌ合金膜の表面から３０〜２００ｎｍの領域におけるＮｉ量は１原子％程度となっており、ＮｉがＡｌ合金膜の表面近傍にも析出分布していることが分かる。 As is clear from FIG. 21, when In or Sn is contained in the Al—Ni alloy (a and b above), the Ni content in the region of 30 to 200 nm from the surface of the Al alloy film is about 1 atomic%. It can be seen that Ni is also distributed in the vicinity of the surface of the Al alloy film.
一方、Ａｌ−Ｎｉ合金にＩｎまたはＳｎを含有させない場合は（上記ｃ）、Ｎｉを２．０原子％含有させているにもかかわらず、Ａｌ合金膜の表面から２０〜２００ｎｍの領域におけるＮｉ量は高々０．３〜０．８原子％程度であり、大部分のＮｉはＡｌ合金膜の底側に濃化していることが分かる。 On the other hand, when the Al—Ni alloy does not contain In or Sn (the above c), the Ni content in the region of 20 to 200 nm from the surface of the Al alloy film even though Ni is contained at 2.0 atomic%. Is 0.3 to 0.8 atomic% at most, and it can be seen that most of Ni is concentrated on the bottom side of the Al alloy film.
表１から次のように考察できる。Ｎｏ．１〜６は、Ｉｎおよび／またはＳｎを含有しない従来例（Ａｌ−Ｎｉ合金）であり、熱処理するとＡｌ合金膜の表面側のＮｉ量が少なくなり、当該Ａｌ合金膜の平均組成よりもＮｉ量が少なくなる。このため、Ｎｉ量が少なくなるほど、接触電気抵抗が急激に増大することが分かる。 From Table 1, it can be considered as follows. No. 1 to 6 are conventional examples (Al—Ni alloy) that do not contain In and / or Sn. When heat treatment is performed, the amount of Ni on the surface side of the Al alloy film decreases, and the amount of Ni exceeds the average composition of the Al alloy film. Less. For this reason, it turns out that contact electric resistance increases rapidly, so that Ni amount decreases.
また、ＡｌとＮｉの２元系合金では，Ｎｉ含有量の増大と共に接触電気抵抗が低減し、３００Ωレベルの接触電気抵抗を実現するには、Ｎｉを少なくとも０．５原子％含有させる必要がある。 In addition, in the binary alloy of Al and Ni, the contact electric resistance decreases as the Ni content increases, and in order to realize a contact electric resistance of 300Ω level, it is necessary to contain Ni at least 0.5 atomic%. .
これに対し、Ｎｏ．８〜１９は、Ｎｏ．１，２，４に対し、ＩｎまたはＳｎを含有させた例であり、ＡｌとＮｉの２元系合金に、ＩｎやＳｎを複合的に添加することによって、表面Ｎｉ量を増大させることができ、２元系合金場合よりも接触電気抵抗を低減できている。従って、ＩｎやＳｎを含有させれば、Ｎｉ量が０．０５原子％程度であっても３００Ωレベルの接触電気抵抗を実現でき、Ａｌ合金膜に含有させるＮｉ量を低減できることが分かる。 In contrast, no. Nos. 8 to 19 are No. In this example, In or Sn is added to 1, 2, 4, and the surface Ni content can be increased by adding In and Sn to the binary alloy of Al and Ni. The contact electrical resistance can be reduced as compared with the binary alloy. Therefore, it can be seen that if In or Sn is contained, a contact electrical resistance of 300Ω level can be realized even if the Ni content is about 0.05 atomic%, and the Ni content contained in the Al alloy film can be reduced.
なお、Ｎｏ．７は参考例であり、Ａｌ−Ｎｉ合金にＬａ（耐熱性向上元素）を含有させた例であり、同量のＮｉを含有するＮｏ．６の結果と比較すると、Ｌａを含有させても表面Ｎｉ量は殆んど変化しないことが分かる。 In addition, No. 7 is a reference example, which is an example in which La (heat resistance improving element) is contained in an Al—Ni alloy, and No. 7 containing the same amount of Ni. Compared with the result of 6, it can be seen that the surface Ni content hardly changes even when La is contained.
（実験例２）
Ａｌ合金膜として、下記表２に示す組成のＡｌ合金膜を用い、上記実施形態１の手順でＴＦＴ素子を作製した。
(Experimental example 2)
As the Al alloy film, an Al alloy film having the composition shown in Table 2 below was used, and a TFT element was fabricated according to the procedure of the first embodiment.
得られたＴＦＴ素子について、上記（５）〜（９）に示した条件でＡｌ合金膜の電気抵抗率、接触電気抵抗、エッチングレート、ヒロック密度（耐熱性）を測定すると共に、外観検査を行った。その結果を下記表２に示す。 For the obtained TFT element, the electrical resistivity, contact electrical resistance, etching rate, and hillock density (heat resistance) of the Al alloy film were measured under the conditions shown in (5) to (9) above, and an appearance inspection was performed. It was. The results are shown in Table 2 below.
表２から次のように考察できる。Ｎｏ．２１〜２６を比較すると、Ｎｉ量が多くなるに連れて接触電気抵抗が低下することが分かる。但し、Ｎｉ量を多くすると、電気抵抗率は増大することが分かる。また、Ｎｉ量を多くすると、エッチングレートが大きくなり、耐食性が劣化していることが分かる。エッチングレートが大きくなるのは、現像液中でＡｌ合金膜が溶解する際に、Ｎｉが電極となってＡｌ合金膜の腐食を促進するためと考えられる。 It can be considered from Table 2 as follows. No. Comparing 21 to 26, it can be seen that the contact electrical resistance decreases as the amount of Ni increases. However, it can be seen that increasing the Ni content increases the electrical resistivity. It can also be seen that when the amount of Ni is increased, the etching rate increases and the corrosion resistance deteriorates. The reason why the etching rate increases is considered to be that Ni becomes an electrode and promotes corrosion of the Al alloy film when the Al alloy film is dissolved in the developer.
これに対し、Ｎｏ．２７〜３２は、Ｎｉ量が上記Ｎｏ．１〜６に示したＡｌ合金膜と同じで、更にＩｎを０．５原子％含有させた例である。 In contrast, no. 27-32, the amount of Ni is the above No. This is the same as the Al alloy film shown in FIGS. 1 to 6, and further contains 0.5 atomic% of In.
Ｎｏ．２１〜２６とＮｏ．２７〜３２を夫々対比すると、Ｎｉ量が同じ場合は、Ｉｎを含有させることで、接触電気抵抗を低くできることが分かる。特に、Ｎｉ量が少ないほど、Ｉｎを含有させることによる接触電気抵抗低減効果は顕著に発揮されている。但し、Ｎｉ量が同じ場合は、Ｎｉに加えてＩｎを含有させると、電気抵抗率が若干高くなった。一方、Ｉｎは、エッチングレートに殆んど影響を与えないことが分かる。 No. 21-26 and no. When comparing 27 to 32, it can be seen that when the amount of Ni is the same, the contact electrical resistance can be lowered by containing In. In particular, the smaller the amount of Ni, the more remarkable the effect of reducing the contact electrical resistance by containing In. However, when the amount of Ni was the same, when In was contained in addition to Ni, the electrical resistivity increased slightly. On the other hand, it can be seen that In hardly affects the etching rate.
Ｎｏ．３３〜３８は、Ｎｉ量が上記Ｎｏ．２１〜２６に示したＡｌ合金膜と同じで、更にＳｎを０．５原子％含有させた例である。 No. Nos. 33 to 38 have a Ni content of No. This is the same as the Al alloy film shown in 21 to 26, and further contains 0.5 atomic% of Sn.
Ｎｏ．２１〜２６とＮｏ．３３〜３８を夫々対比すると、Ｓｎは上記Ｉｎと同様の効果を発揮することが分かる。即ち、Ｎｉ量が同じ場合は、Ｓｎを含有させることで、接触電気抵抗を低くできることが分かる。特に、Ｎｉ量が少ないほど、Ｓｎを含有させることによる接触電気抵抗低減効果は顕著に発揮されている。但し、Ｎｉ量が同じ場合は、Ｎｉに加えてＳｎを含有させると、電気抵抗率が若干高くなった。一方、Ｓｎは、エッチングレートに殆んど影響を与えないことが分かる。 No. 21-26 and no. Comparing 33 to 38, it can be seen that Sn exhibits the same effect as In. That is, when the amount of Ni is the same, it is understood that the contact electrical resistance can be lowered by containing Sn. In particular, the smaller the amount of Ni, the more remarkable the effect of reducing the contact electric resistance by containing Sn. However, when the amount of Ni was the same, when Sn was added in addition to Ni, the electrical resistivity increased slightly. On the other hand, it can be seen that Sn hardly affects the etching rate.
Ｎｏ．３９〜４３は、Ｎｉを０．５原子％含有するＡｌ合金に含有させるＩｎ量を０．０２〜２．０原子％の範囲で変化させた例である。Ｎｉ量が０．５原子％の場合は、Ｉｎを０．１〜１．０原子％の範囲で含有させることで、接触電気抵抗が２００Ω未満となり、且つ電気抵抗率も５．０μΩ・ｃｍ未満に低減できることが分かる。 No. 39 to 43 are examples in which the amount of In contained in the Al alloy containing 0.5 atomic% of Ni was changed in the range of 0.02 to 2.0 atomic%. When the amount of Ni is 0.5 atomic%, by including In in the range of 0.1 to 1.0 atomic%, the contact electrical resistance is less than 200Ω and the electrical resistivity is also less than 5.0 μΩ · cm. It can be seen that it can be reduced.
但し、Ｉｎを２．０原子％含有させると、リソグラフィー工程で膜剥離が発生したため、実用化できない。この膜剥離は、過剰のＩｎが膜の表面に偏析し、接触対象物に対する密着性が著しく低下することが原因と考えられる。 However, when 2.0 atomic% of In is contained, film peeling occurs in the lithography process, and thus it cannot be put into practical use. This film peeling is considered to be caused by excessive In segregating on the surface of the film and remarkably reducing the adhesion to the contact object.
Ｎｏ．４４〜４９は、Ｎｉを０．５原子％とＩｎを０．５原子％含有するＡｌ合金に、耐熱性向上元素としてＮｄ、Ｇｄ、ＬａおよびＹよりなる群から選ばれる元素を含有させた例である。 No. 44 to 49 are examples in which an element selected from the group consisting of Nd, Gd, La and Y is contained as an element for improving heat resistance in an Al alloy containing 0.5 atomic% Ni and 0.5 atomic% In. It is.
Ｎｏ．２７〜３２のように耐熱性向上元素を含有しないか、Ｎｏ．４４やＮｏ．４７に示すように、耐熱性向上元素の含有量が少ない場合には、２５０℃×２０分間の熱処理を行うと、ヒロック密度はある程度小さくすることができるが、表面荒れは発生した。 No. It does not contain a heat resistance improving element like Nos. 27 to 32, or 44 or No. As shown in 47, when the content of the heat resistance improving element is small, the heat treatment at 250 ° C. for 20 minutes can reduce the hillock density to some extent, but surface roughness occurs.
一方、Ｎｏ．４５，４６，４８，４９のように、耐熱性向上元素を所定量含有させると、ヒロック密度を小さくすることができ、しかも表面荒れの発生を抑えることができることが分かる。 On the other hand, no. As shown in 45, 46, 48, and 49, when a predetermined amount of the heat resistance improving element is contained, the hillock density can be reduced, and the occurrence of surface roughness can be suppressed.
但し、耐熱性向上元素は、接触電気抵抗やエッチングレートに与える影響は少ないが、電気抵抗率が大きくなるため、耐熱性向上元素を含有させる場合は、所望の耐熱性を確保できる範囲で、できるだけ少量にすることが好ましい。 However, although the heat resistance improving element has little influence on the contact electrical resistance and etching rate, the electrical resistivity increases. Therefore, when the heat resistance improving element is contained, it can be as long as the desired heat resistance can be ensured. A small amount is preferable.
１ ＴＦＴ基板
２ 対向電極
３ 液晶層
４ 薄膜トランジスタ（ＴＦＴ）
５ 透明画素電極
６ 配線部
７ 共通電極
８ カラーフィルタ
９ 遮光膜
１０ａ、１０ｂ 偏光板
１１ 配向膜
１２ ＴＡＢテープ
１３ ドライバ回路
１４ 制御回路
１５ スペーサー
１６ シール材
１７ 保護膜
１８ 拡散板
１９ プリズムシート
２０ 導光板
２１ 反射板
２２ バックライト
２３ 保持フレーム
２４ プリント基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜
２８ ソース電極
２９ ドレイン電極
３０ 保護膜（シリコン窒化膜）
３１ フォトレジスト
３２ コンタクトホール
３３ アモルファスシリコンチャネル膜（活性半導体膜）
３４ 信号線（ソース−ドレイン配線）
５１、５２、５３、５４ バリアメタル層
５５ ノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６ ｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）
１００ 液晶ディスプレイ
1 TFT substrate 2 Counter electrode 3 Liquid crystal layer 4 Thin film transistor (TFT)
5 Transparent pixel electrode 6 Wiring part 7 Common electrode 8 Color filter 9 Light shielding film 10a, 10b Polarizing plate 11 Alignment film 12 TAB tape 13 Driver circuit 14 Control circuit 15 Spacer 16 Sealing material 17 Protective film 18 Diffusion plate 19 Prism sheet 20 Light guide plate 21 Reflector 22 Backlight 23 Holding frame 24 Printed circuit board 25 Scan line 26 Gate electrode 27 Gate insulating film 28 Source electrode 29 Drain electrode 30 Protective film (silicon nitride film)
31 Photoresist 32 Contact hole 33 Amorphous silicon channel film (active semiconductor film)
34 Signal line (source-drain wiring)
51, 52, 53, 54 Barrier metal layer 55 Non-doping hydrogenated amorphous silicon film (a-Si-H)
56 n + type hydrogenated amorphous silicon film (n + a-Si-H)
100 LCD display
Claims (7)
該Ａｌ合金膜は、Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有することを特徴とする表示装置。 A display device having a configuration in which a conductive oxide film is in direct contact with an Al alloy film,
The Al alloy film contains 0.05 to 2.0 atomic% of Ni and 0.05 to 1.0 atomic% of In and / or Sn in total.
Ｎｉを０．０５〜２．０原子％と、Ｉｎおよび／またはＳｎを合計で０．０５〜１．０原子％含有することを特徴とするスパッタリングターゲット。 A sputtering target for forming the Al alloy film,
A sputtering target comprising 0.05 to 2.0 atomic percent of Ni and 0.05 to 1.0 atomic percent of In and / or Sn in total.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168290A JP2009010053A (en) | 2007-06-26 | 2007-06-26 | Display device and sputtering target |
| PCT/JP2008/061488 WO2009001832A1 (en) | 2007-06-26 | 2008-06-24 | Display device and sputtering target |
| TW97123940A TW200914971A (en) | 2007-06-26 | 2008-06-26 | Display device and sputtering target |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168290A JP2009010053A (en) | 2007-06-26 | 2007-06-26 | Display device and sputtering target |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009010053A true JP2009010053A (en) | 2009-01-15 |
Family
ID=40185646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168290A Withdrawn JP2009010053A (en) | 2007-06-26 | 2007-06-26 | Display device and sputtering target |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2009010053A (en) |
| TW (1) | TW200914971A (en) |
| WO (1) | WO2009001832A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010101160A1 (en) * | 2009-03-02 | 2010-09-10 | 株式会社神戸製鋼所 | Al ALLOY REFLECTIVE FILM, AUTOMOBILE LIGHT, ILLUMINATOR, AND ORNAMENTATION, AND Al ALLOY SPUTTERING TARGET |
| JP2011033816A (en) * | 2009-07-31 | 2011-02-17 | Kobe Steel Ltd | Reflection electrode and display device provided with reflection electrode |
| JP2011059401A (en) * | 2009-09-10 | 2011-03-24 | Kobe Steel Ltd | Al ALLOY REFLECTIVE FILM EXCELLENT IN HOT WATER RESISTANCE, AND SPUTTERING TARGET |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5524905B2 (en) | 2011-05-17 | 2014-06-18 | 株式会社神戸製鋼所 | Al alloy film for power semiconductor devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1112727A (en) * | 1997-06-26 | 1999-01-19 | Sumitomo Chem Co Ltd | Aluminum alloy single crystal target |
| JP2002299630A (en) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | Thin film transistor using integrated thin film of mow/al or al alloy/mow, thin film transistor array and manufacturing method therefor |
| JP4117001B2 (en) * | 2005-02-17 | 2008-07-09 | 株式会社神戸製鋼所 | Thin film transistor substrate, display device, and sputtering target for display device |
| JP4117002B2 (en) * | 2005-12-02 | 2008-07-09 | 株式会社神戸製鋼所 | Thin film transistor substrate and display device |
-
2007
- 2007-06-26 JP JP2007168290A patent/JP2009010053A/en not_active Withdrawn
-
2008
- 2008-06-24 WO PCT/JP2008/061488 patent/WO2009001832A1/en active Application Filing
- 2008-06-26 TW TW97123940A patent/TW200914971A/en unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010101160A1 (en) * | 2009-03-02 | 2010-09-10 | 株式会社神戸製鋼所 | Al ALLOY REFLECTIVE FILM, AUTOMOBILE LIGHT, ILLUMINATOR, AND ORNAMENTATION, AND Al ALLOY SPUTTERING TARGET |
| JP2011033816A (en) * | 2009-07-31 | 2011-02-17 | Kobe Steel Ltd | Reflection electrode and display device provided with reflection electrode |
| JP2011059401A (en) * | 2009-09-10 | 2011-03-24 | Kobe Steel Ltd | Al ALLOY REFLECTIVE FILM EXCELLENT IN HOT WATER RESISTANCE, AND SPUTTERING TARGET |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200914971A (en) | 2009-04-01 |
| WO2009001832A1 (en) | 2008-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117001B2 (en) | Thin film transistor substrate, display device, and sputtering target for display device | |
| KR101065130B1 (en) | Display device | |
| KR101085271B1 (en) | Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET | |
| JP4542008B2 (en) | Display device | |
| WO2009123217A1 (en) | Display device, process for producing the display device, and sputtering target | |
| JP4541787B2 (en) | Display device | |
| TWI405336B (en) | Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit | |
| JP5368867B2 (en) | Al alloy film for display device, display device and sputtering target | |
| JP2009010052A (en) | Method of manufacturing display device | |
| WO2010053135A1 (en) | Al alloy film for display device, display device and sputtering target | |
| JP2007081385A (en) | Source drain electrode, transistor substrate and method for manufacturing the same, and display device | |
| JP2009004518A (en) | Thin film transistor substrate and display device | |
| JP2008124499A (en) | Thin-film transistor substrate, display device, and sputtering target for display device | |
| JP2010262991A (en) | Al alloy film for display device having superior developer resistance, display device, and sputtering target | |
| JP2009010053A (en) | Display device and sputtering target | |
| JP2009282514A (en) | Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET | |
| JP2011209756A (en) | Display device, method for manufacturing the same, and sputtering target | |
| JP2010134458A (en) | Al alloy film for display, display and sputtering target | |
| JP5096522B2 (en) | Display device | |
| JP2010123754A (en) | Display device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |