JP2009004504A - 化合物半導体装置とその製造方法 - Google Patents
化合物半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2009004504A JP2009004504A JP2007162943A JP2007162943A JP2009004504A JP 2009004504 A JP2009004504 A JP 2009004504A JP 2007162943 A JP2007162943 A JP 2007162943A JP 2007162943 A JP2007162943 A JP 2007162943A JP 2009004504 A JP2009004504 A JP 2009004504A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- electron supply
- supply layer
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】SiC基板20と、SiC基板20の上に形成された電子走行層21と、電子走行層21の上に形成された電子供給層23と、電子供給層23の上に互いに間隔をおいて形成されたソース電極27a及びドレイン電極27bと、ソース電極27aとドレイン電極27bの間の電子供給層23上に形成され、SiC基板20に向かって狭径となる開口29bを備えた保護絶縁膜30と、開口29b内の電子供給層23上に形成されたゲート電極32とを有する化合物半導体装置による。
【選択図】図7
Description
図4〜図7は、本実施形態に係る化合物半導体装置の製造途中の断面図である。その化合物半導体装置は、MES-FET(Metal Semiconductor Field Effect Transistor)構造のHEMTであり、以下のようにして作製される。
次に、本発明の第2実施形態に係る化合物半導体装置について、図9〜図13を参照して説明する。なお、これらの図において、第1実施形態で説明したのと同じ要素には第1実施形態におけるのと同じ符号を付し、その説明については省略する。
前記基板の上に形成され、化合物半導体よりなる電子走行層と、
前記電子走行層の上に形成され、化合物半導体よりなる電子供給層と、
前記電子供給層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記電子供給層上に形成され、前記基板に向かって狭径となる開口を備えた保護絶縁膜と、
前記開口内の前記電子供給層上に形成されたゲート電極と、
を有することを特徴とする化合物半導体装置。
前記基板の上に形成され、化合物半導体よりなる電子走行層と、
前記電子走行層の上に形成され、化合物半導体よりなる電子供給層と、
前記電子供給層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記電子供給層上に形成され、高誘電率部の両脇に該高誘電率部よりも誘電率が低い低誘電率部を備えてなるゲート絶縁膜と、
前記高誘電率部上に形成され、かつ該高誘電率部よりも下面の面積が広いゲート電極と、
を有することを特徴とする化合物半導体装置。
前記ゲート電極が、前記開口内に形成されたことを特徴とする付記5に記載の化合物半導体装置。
前記電子供給層の上に、ソース電極とドレイン電極を互いに間隔をおいて形成する工程と、
前記電子供給層の上に感光性ポリシラザンの塗布膜を形成する工程と、
前記塗布膜を露光、現像することにより、前記電子供給層の上に開口を備えた保護絶縁膜を形成する工程と、
前記開口内の前記電子供給層上にゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
前記電子供給層の上に感光性ポリシラザンの塗布膜を形成する工程と、
前記塗布膜の一部領域を除く他領域に光を当てることにより、該一部領域の前記塗布膜を未露光にしつつ、前記他領域の前記塗布膜を露光する工程と、
前記露光の後、前記塗布膜を吸湿させることにより、前記一部領域と前記他領域のそれぞれに対応した高誘電率部と低誘電率部とを備えたゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に、第1、第2孔を間隔をおいて形成する工程と、
前記第1、第2孔のそれぞれに、ソース電極とドレイン電極とを形成する工程と、
前記ゲート絶縁膜の前記高誘電率部の上に、該高誘電率部よりも下面の面積が広いゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
前記ゲート電極を形成する工程において、該ゲート電極を前記開口内に形成することを特徴とする付記17に記載の化合物半導体装置の製造方法。
前記ゲート絶縁膜の上に、感光性ポリシラザンを含む保護絶縁膜用塗布膜を形成する工程と、
前記保護絶縁膜用塗布膜を露光、現像することにより、前記開口を備えた保護絶縁膜を形成する工程とを有することを特徴とする付記19に記載の半導体装置の製造方法。
Claims (5)
- 基板と、
前記基板の上に形成され、化合物半導体よりなる電子走行層と、
前記電子走行層の上に形成され、化合物半導体よりなる電子供給層と、
前記電子供給層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記電子供給層上に形成され、前記基板に向かって狭径となる開口を備えた保護絶縁膜と、
前記開口内の前記電子供給層上に形成されたゲート電極と、
を有することを特徴とする化合物半導体装置。 - 前記開口の側面の傾斜角は、前記基板に近づくにつれ増大することを特徴とする請求項1に記載の化合物半導体装置。
- 基板と、
前記基板の上に形成され、化合物半導体よりなる電子走行層と、
前記電子走行層の上に形成され、化合物半導体よりなる電子供給層と、
前記電子供給層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記電子供給層上に形成され、高誘電率部の両脇に該高誘電率部よりも誘電率が低い低誘電率部を備えてなるゲート絶縁膜と、
前記高誘電率部上に形成され、かつ該高誘電率部よりも下面の面積が広いゲート電極と、
を有することを特徴とする化合物半導体装置。 - 基板の上に、化合物半導体よりなる電子走行層と化合物半導体よりなる電子供給層とを順に形成する工程と、
前記電子供給層の上に、ソース電極とドレイン電極を互いに間隔をおいて形成する工程と、
前記電子供給層の上に感光性ポリシラザンの塗布膜を形成する工程と、
前記塗布膜を露光、現像することにより、前記電子供給層の上に開口を備えた保護絶縁膜を形成する工程と、
前記開口内の前記電子供給層上にゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。 - 基板の上に、化合物半導体よりなる電子走行層と化合物半導体よりなる電子供給層とを順に形成する工程と、
前記電子供給層の上に感光性ポリシラザンの塗布膜を形成する工程と、
前記塗布膜の一部領域を除く他領域に光を当てることにより、該一部領域の前記塗布膜を未露光にしつつ、前記他領域の前記塗布膜を露光する工程と、
前記露光の後、前記塗布膜を吸湿させることにより、前記一部領域と前記他領域のそれぞれに対応した高誘電率部と低誘電率部とを備えたゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜に、第1、第2孔を間隔をおいて形成する工程と、
前記第1、第2孔のそれぞれに、ソース電極とドレイン電極とを形成する工程と、
前記ゲート絶縁膜の前記高誘電率部の上に、該高誘電率部よりも下面の面積が広いゲート電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162943A JP2009004504A (ja) | 2007-06-20 | 2007-06-20 | 化合物半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162943A JP2009004504A (ja) | 2007-06-20 | 2007-06-20 | 化合物半導体装置とその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013053256A Division JP5660150B2 (ja) | 2013-03-15 | 2013-03-15 | 化合物半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009004504A true JP2009004504A (ja) | 2009-01-08 |
Family
ID=40320581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007162943A Pending JP2009004504A (ja) | 2007-06-20 | 2007-06-20 | 化合物半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009004504A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8835985B2 (en) | 2010-08-13 | 2014-09-16 | Samsung Electronics Co., Ltd. | Power electronic device and method of manufacturing the same |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191103A (ja) * | 1995-01-10 | 1996-07-23 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
JPH11162995A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | ゲート電極の形成方法 |
JP2000243834A (ja) * | 1999-02-23 | 2000-09-08 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電気光学装置 |
JP2001230407A (ja) * | 1999-12-08 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002100639A (ja) * | 2000-09-20 | 2002-04-05 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JP2002170883A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置における配線構造の製造方法 |
JP2003330045A (ja) * | 2002-05-13 | 2003-11-19 | Au Optronics Corp | 液晶表示装置およびその製造方法 |
JP2004228481A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | 化合物半導体装置およびその製造方法 |
JP2004253620A (ja) * | 2003-02-20 | 2004-09-09 | Nec Compound Semiconductor Devices Ltd | 電界効果型トランジスタおよびその製造方法 |
-
2007
- 2007-06-20 JP JP2007162943A patent/JP2009004504A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191103A (ja) * | 1995-01-10 | 1996-07-23 | Nippondenso Co Ltd | 半導体装置の製造方法 |
JPH11135522A (ja) * | 1997-08-28 | 1999-05-21 | Nec Corp | 化合物半導体装置の製造方法 |
JPH11162995A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | ゲート電極の形成方法 |
JP2000243834A (ja) * | 1999-02-23 | 2000-09-08 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電気光学装置 |
JP2001230407A (ja) * | 1999-12-08 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002100639A (ja) * | 2000-09-20 | 2002-04-05 | Ricoh Co Ltd | 半導体装置およびその製造方法 |
JP2002170883A (ja) * | 2000-12-01 | 2002-06-14 | Nec Corp | 半導体装置における配線構造の製造方法 |
JP2003330045A (ja) * | 2002-05-13 | 2003-11-19 | Au Optronics Corp | 液晶表示装置およびその製造方法 |
JP2004228481A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | 化合物半導体装置およびその製造方法 |
JP2004253620A (ja) * | 2003-02-20 | 2004-09-09 | Nec Compound Semiconductor Devices Ltd | 電界効果型トランジスタおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8835985B2 (en) | 2010-08-13 | 2014-09-16 | Samsung Electronics Co., Ltd. | Power electronic device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5848680B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9620409B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5472293B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5056753B2 (ja) | 化合物半導体装置の製造方法及びエッチング液 | |
JP2009088097A (ja) | 化合物半導体装置とその製造方法 | |
JP2013518436A (ja) | 低リークganmosfet | |
CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
JP5920255B2 (ja) | 半導体装置の製造方法およびそれに用いられるドライエッチング装置 | |
JP2006210472A (ja) | 半導体装置及びその製造方法 | |
JP5660150B2 (ja) | 化合物半導体装置の製造方法 | |
JP6308049B2 (ja) | 半導体装置の製造方法 | |
TW201742245A (zh) | 半導體裝置與其製造方法 | |
JP2009004504A (ja) | 化合物半導体装置とその製造方法 | |
JP2008010461A (ja) | ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法 | |
JP2007258578A (ja) | III族窒化物系化合物半導体のp型化方法、絶縁分離方法、III族窒化物系化合物半導体、及びそれを用いたトランジスタ | |
US7842587B2 (en) | III-V MOSFET fabrication and device | |
JP4761718B2 (ja) | 半導体装置およびその製造方法 | |
JP2010129820A (ja) | 半導体装置 | |
JP7009153B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US20190304786A1 (en) | Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings | |
JP6493005B2 (ja) | 半導体装置 | |
US20110215426A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20240204055A1 (en) | Screen layer integration in gallium nitride technology | |
JP5683436B2 (ja) | 半導体装置の製造方法 | |
JP2010067690A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100205 |
|
A977 | Report on retrieval |
Effective date: 20120201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Effective date: 20121005 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |