JP2009004408A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009004408A
JP2009004408A JP2007161021A JP2007161021A JP2009004408A JP 2009004408 A JP2009004408 A JP 2009004408A JP 2007161021 A JP2007161021 A JP 2007161021A JP 2007161021 A JP2007161021 A JP 2007161021A JP 2009004408 A JP2009004408 A JP 2009004408A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
gas
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007161021A
Other languages
English (en)
Other versions
JP5135905B2 (ja
Inventor
Yoshihisa Iba
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007161021A priority Critical patent/JP5135905B2/ja
Priority to US12/138,964 priority patent/US20080318412A1/en
Publication of JP2009004408A publication Critical patent/JP2009004408A/ja
Application granted granted Critical
Publication of JP5135905B2 publication Critical patent/JP5135905B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】メチル基を含有する層間絶縁膜を有する多層配線構造を備え、信頼性が向上された半導体装置の製造方法を提供する。
【解決手段】低誘電率絶縁膜３を形成し、低誘電率絶縁膜３に、配線層２に達する開口孔４を形成し、水素またはアンモニアを含むガスを用いたプラズマ処理を行い、フルオロカーボンを含むガスを用いたプラズマ処理を行って、コンタクト不良やボイドの発生を抑制するようにした。これにより、抵抗の上昇や断線などを防止して、信頼性が大きく向上された半導体装置の製造方法を提供することができる。
【選択図】図１

Description

本発明は半導体装置の製造方法に関し、特に、基板の表面内に形成された配線層上および基板上に、層間絶縁膜が積層された多層配線構造を備える半導体装置の製造方法に関する。
近年のＬＳＩ（Large Scale Integrated circuit）は微細化が進むとともに、高速化および低消費電力化も進められている。これらの特性向上を実現するために、半導体装置に対して、低誘電率材料の層間絶縁膜と、配線層に銅（Ｃｕ）を用いた多層配線層との適用が主流になってきている。また、層間絶縁膜として、ＳｉＣＯＨ系材料（酸化シリコン（ＳｉＯ2）の酸素（Ｏ）の一部を水素基やメチル基、さらには他のアルキル基やアルコキシル基に置き換えた材料の総称）や有機系材料などの利用が検討されている。
そして、このような構成を有する半導体装置の製造工程において、上述の層間絶縁膜をエッチングして、Ｃｕ配線層に達する開口孔をビアホールとして形成することができる。しかし、開口孔底のＣｕ配線層上には、エッチングによる層間絶縁膜の原子などで構成されるエッチング生成膜が堆積する。このエッチング生成膜は、ビアとＣｕ配線層とのコンタクト不良の要因となり、半導体装置の信頼性が低下するなどの問題があった。
そこで、エッチング生成膜を除去するために、水素（Ｈ2）を含むガスを用いたプラズマ処理が行われていた（例えば、特許文献１参照）。
特開２００５−３２７９５７号公報
しかし、Ｈ2を含むガスを用いたプラズマ処理によってエッチング生成膜の除去はできるが、開口孔を構成する層間絶縁膜の壁面付近のメチル基が脱離し、ダメージ層が形成される。そして、このような開口孔に、バリアメタルおよびビアが形成された半導体装置は、信頼性などが低下するという問題が依然残ることになる。
本発明はこのような点に鑑みてなされたものであり、層間絶縁膜を有する多層配線構造を備え、信頼性が向上された半導体装置の製造方法を提供することを目的とする。
本発明では上記課題を解決するために、図１に示すように、基板１上に形成された配線層２上に、低誘電率絶縁膜３を形成する工程と、低誘電率絶縁膜３に、配線層２に達する開口孔４を形成する工程と、水素またはアンモニアを含むガスを用いたプラズマ処理を行う第１プラズマ工程と、フルオロカーボンを含むガスを用いたプラズマ処理を行う第２プラズマ工程と、を有することを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、基板上に形成された配線層上に、低誘電率絶縁膜が形成され、低誘電率絶縁膜に、配線層に達する開口孔が形成され、水素またはアンモニアを含むガスを用いたプラズマ処理が行われ、フルオロカーボンを含むガスを用いたプラズマ処理が行われ、コンタクト不良やボイドの発生が抑制されるようになる。
本発明では、基板上に形成された配線層上に、低誘電率絶縁膜を形成し、低誘電率絶縁膜に、配線層に達する開口孔を形成し、水素またはアンモニアを含むガスを用いたプラズマ処理を行い、フルオロカーボンを含むガスを用いたプラズマ処理を行って、コンタクト不良やボイドの発生を抑制するようにした。これにより、抵抗の上昇や断線などを防止して、信頼性が大きく向上された半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されない。
本実施の概要について図面を参照して説明し、その後に、本発明の概要に基づいた実施の形態について、同様に図面を参照して説明する。
では、本発明の概要について図１を用いて以下に説明する。
図１は、本発明の概要を示した、半導体装置の製造工程の要部断面模式図である。図１は、本発明の半導体装置の、特に多層配線構造の製造方法を４つの製造工程（図１（Ａ）〜図１（Ｄ））に分けて、各製造工程を模式的に示している。以下、各製造工程に沿って説明する。
まず、基板１にエッチングなどを行って配線層２を形成する。そして、基板１および配線層２に、メチル基を含有する低誘電率絶縁膜３を形成する（図１（Ａ））。
なお、層間絶縁膜である低誘電率絶縁膜３は、ＳｉＯ2の誘電率よりも低い誘電率、好ましくは２．５程度以下の誘電率を有する。
図１（Ａ）の製造工程に続いて、さらに、エッチングを行って開口孔４を加工する。この時、エッチングされた低誘電率絶縁膜３などの原子が開口孔４の底の配線層２上に堆積して、エッチング生成膜５が形成される（図１（Ｂ））。なお、エッチング生成膜５は、既に背景技術でも触れたように、その後の工程によって開口孔４に形成されるビアと配線層２とのコンタクト不良の要因となる。
図１（Ｂ）の製造工程に続いて、エッチング生成膜５を除去するために、Ｈ2を含むガスを用いたプラズマ処理を行う。この結果、エッチング生成膜５は除去されるが、低誘電率絶縁膜３にダメージ層６が形成される。このダメージ層６は半導体装置の信頼性などを低下させる原因となる（図１（Ｃ））。なお、この低誘電率絶縁膜３の壁面近傍に形成されるダメージ層６については後ほど説明を加える。
図１（Ｃ）の製造工程に続いて、製造工程中に形成されたダメージ層６を除去するために、フルオロカーボン系を含むガスを用いたプラズマ処理をさらに行う。この結果、Ｈ2を含むガスを用いたプラズマ処理にて形成されたダメージ層６を除去することができる（図１（Ｄ））。
図１（Ｄ）の製造工程に続いて、図示してはいないが、開口孔４にビアを形成するなどによって多層配線構造を備える半導体装置を製造することができる。
次に、本発明の概要においての低誘電率絶縁膜３の壁面の状態変化の詳細について図２を用いて以下に説明する。
図２は、本発明の概要における層間絶縁膜の状態変化を示した要部断面模式図である。図２は、本発明の半導体装置の製造工程にしたがって、開口孔４の内側壁を構成する低誘電率絶縁膜３の、特に壁面近傍の状態変化について３つの状態（図２（Ａ）〜図２（Ｃ））に分けて、拡大して模式的に示している。以下、各状態を図１と合わせて説明する。
まず図２（Ａ）は、開口孔４が形成されたばかりの低誘電率絶縁膜３の壁面近傍を示している。この場合、低誘電率絶縁膜３はメチル基を含有しているために疎水性を示す。なお、開口孔４を加工することによって、開口孔４の底の配線層２上には、低誘電率絶縁膜３などの原子によるエッチング生成膜５が堆積する（図１（Ｂ））。
次に図２（Ｂ）は、図１（Ｂ）の製造工程において開口孔４の底に堆積したエッチング生成膜５を除去するために、Ｈ2を含むガスを用いたプラズマ処理を行った後（図１（Ｃ））の状態を示している。この場合、Ｈ2を含むガスを用いたプラズマ処理によって、エッチング生成膜５は除去されるものの、低誘電率絶縁膜３の壁面近傍のメチル基が脱離される。そして、Ｈ2によって、シラノール基が増加し、脱離されたメチル基に変わってシラノール基が結合する。この結果、低誘電率絶縁膜３の壁面近傍は、疎水性から親水性を示すようになり、水（Ｈ2Ｏ）の吸収や酸化によってダメージ層６が形成される。なお、後の工程で低誘電率絶縁膜３のダメージ層６上にバリアメタルそしてビアが形成されると、Ｈ2Ｏを含むダメージ層６によりバリアメタルが酸化してしまい、バリアメタルのバリア性が低下し、ビアを構成する、例えばＣｕ原子が低誘電率絶縁膜３中へ拡散するとともに、ビア中にボイドが発生する。このように発生したボイドは断線の原因になるなど、ダメージ層６の形成は信頼性の低下の原因となっている。
最後に図２（Ｃ）は、図１（Ｃ）の製造工程において低誘電率絶縁膜３の壁面に形成されたダメージ層６を除去するために、フルオロカーボン系を含むガスを用いたプラズマ処理を行った後（図１（Ｄ））の状態を示している。この場合、フルオロカーボン系を含むガスを用いたプラズマ処理によって、低誘電率絶縁膜３の壁面に結合したシラノール基を欠損させることができる。そして、低誘電率絶縁膜３の壁面に形成されたダメージ層６が除去される。
このように、異なる種類を含むガスを用いたプラズマ処理をそれぞれ行うことによって、低誘電率絶縁膜３の壁面の状態が変化して、信頼性の低下につながるエッチング生成膜５やダメージ層６を除去することができる。
したがって、基板１に形成された配線層２上の、メチル基を含有する低誘電率絶縁膜３に、配線層２に達するまで開口孔４を加工し、Ｈ2を含むガスを用いたプラズマ処理を行い、さらに、フルオロカーボン系を含むガスを用いたプラズマ処理を行うことによって、開口孔４の加工によって開口孔４の底に堆積したエッチング生成膜５を除去し、エッチング生成膜５の除去時に、低誘電率絶縁膜３の壁面に形成したダメージ層６を除去することができる。このような方法によって、信頼性が高い多層配線構造を備える半導体装置を製造することが可能となる。
次に、本発明の概要に基づいた本発明の実施の形態について以下に説明する。
本発明の実施の形態では、上記概要を踏まえて具体的な多層配線構造を備えた半導体装置の製造方法について触れる。
図３〜図６は、本発明の実施の形態における多層配線構造を備える半導体装置の製造工程の要部断面模式図である。図３〜図６は、本発明の実施の形態の多層配線構造を備えた半導体装置の製造方法を、各図、２つずつ、計８つの製造工程（図３（Ａ）〜図６（Ｂ））に分けて、各製造工程を模式的に示している。なお、本実施の形態は多層配線構造を備えた半導体装置の製造方法の１例に過ぎず、本発明が実施され課題を解決することができる効果が得られれば、製造方法やその順序、または使用する材料などが異なっていても構わない。
以下、各製造工程に沿って説明する。ここではいわゆるデュアルダマシン法を用いた配線の形成工程を例に説明するが、シングルダマシン法にも本願は適用可能である。
まず、基板１０１上の一面に、エッチングストッパーとして炭化珪素（ＳｉＣ）膜１０３ａを形成する。ＳｉＣ膜１０３ａにパターン（不図示）を形成し、パターンに沿って基板１０１を加工し、Ｃｕ配線層１０２を形成する。
そして、ＳｉＣ膜１０３ａ上およびＣｕ配線層１０２上にＳｉＣ膜１０３ｂ（膜厚３０ｎｍ）をさらに形成する。
ＳｉＣ膜１０３ｂ上にポーラスシリカ膜として触媒化成工業製ＮＣＳ（Nano Clustering Silica；登録商標）膜１０４ａ，１０４ｂ（合わせて膜厚２５０ｎｍ〜４００ｎｍ）を順に形成する。なお、ＮＣＳ膜１０４ａ，１０４ｂは、メチル基を含有するポーラス（多孔性）型の低誘電体材料の層間絶縁膜である。またＮＳＣ膜１０４ａ，１０４ｂの誘電率は約２．３である。
ＮＣＳ膜１０４ｂ上に、ハードマスクとしてＳｉＣＯＨ膜１０５（膜厚２０ｎｍ〜４０ｎｍ）およびＳｉＯ2膜（膜厚１５０ｎｍ〜２５０ｎｍ）を順に形成する。なお、このようにして構成されるものを図３（Ａ）に示す。
次に、ビアを形成するために、ＳｉＯ2膜１０６上にパターン（不図示）を形成し、パターンをもとにエッチングにて加工する。この時のエッチングはエッチングストッパーであるＳｉＣ膜１０３ｂで止め、開口孔１０７が形成される。エッチングは、例えばジフルオロメタン（ＣＨ2Ｆ2）を含むガスを用いて行われる。
続けて、開口孔１０７に樹脂（不図示）を埋め込み、ビアのレジストパターンを合わせてトレンチ露光を行う。レジストパターン（不図示）でハードマスクのＳｉＯ2膜１０６のドライエッチングを行い、アッシングによって樹脂（不図示）とレジストパターン（不図示）とを除去する。なお、このようにして構成されるものを図３（Ｂ）に示す。
次に、ハードマスクであるＳｉＯ2膜１０６をマスクとして、ＮＣＳ膜１０４ｂにドライエッチングを行うとともに、開口孔１０７の底のＳｉＣ膜１０３ｂにもエッチングを行う。エッチングは、例えば、ＣＨ2Ｆ2を含むガスを用いて行われる。この時、開口孔１０７の底のＣｕ配線層１０２上にエッチング生成膜１０８が形成する。なお、このようにして構成されるものを図４（Ａ）に示す。
次に、エッチング生成膜１０８を除去するために、Ｈ2（またはアンモニア（ＮＨ3））を含むガスを用いてプラズマ処理を行う。この処理の条件としては、Ｈ2ガス：１０％〜１００％、窒素（Ｎ2）ガス：９０％〜０％、圧力：１５ｍＴ〜２５０ｍＴ、電圧：１００Ｗ〜３００Ｗ、時間：３秒〜２０秒とする。プラズマ処理で用いるガスとしては、Ｈ2、ＮＨ3やＨ2とＮ2の混合ガスの他に、Ｈ2とアルゴン（Ａｒ）またはヘリウム（Ｈｅ）との混合ガスでも同様の効果を得ることができる。なお、ＮＣＳ膜１０４ｂのドライエッチング処理からエッチング生成膜１０８を除去するプラズマ処理への移行は大気中に曝さずに行うことが好ましい。
そして、Ｈ2を含むガスを用いてプラズマ処理を行うと、既述の通り、ＮＣＳ膜１０４ａ，１０４ｂの壁面近傍のメチル基が脱離して、脱離箇所にシラノール基が結合する。したがって、ＮＣＳ膜１０４ａ，１０４ｂの壁面近傍が親水性を示すようになって、Ｈ2Ｏの浸入や酸化などが発生し、膜厚２ｎｍ〜８ｎｍ程度のダメージ層１０９が形成される。なお、このようにして構成されるものを図４（Ｂ）に示す。
次に、ダメージ層１０９を除去するために、フルオロカーボン系である四フッ化炭素（ＣＦ4）を含むガスを用いたプラズマ処理を行う。この処理の条件としては、ＣＦ4ガスの流量：５０ｓｃｃｍ〜２００ｓｃｃｍ、圧力：１５ｍＴ〜５０ｍＴ、電圧：１００Ｗ〜３００Ｗ、時間：３秒〜２０秒とする。プラズマ処理で用いるガスとしては、ＣＦ4の単ガスの他に、ＣＦ4とともに、トリフルオロメタン（ＣＨＦ3）、ジフルオロメタン（ＣＨ2Ｆ2）、ＡｒまたはＨｅなどの混合ガスでも同様の効果を得ることができる。特に、ＣＦ4と、一酸化炭素（ＣＯ）またはメタン（ＣＨ4）との混合ガスによるプラズマ処理は、疎水化性が高い。このようにしてダメージ層１０９が除去されることから、あらかじめ、このエッチング量を考慮した開口孔１０７のＮＣＳ膜１０４ａ，１０４ｂを形成するようにすると、ダメージ層１０９の除去後、所望のサイズが得られる。なお、この場合もエッチング生成膜１０８を除去するプラズマ処理からダメージ層１０９を除去するプラズマ処理への移行は大気中に曝さずに行うことが好ましい。
ところが、実際は、ダメージ層１０９を除去するために、ＣＦ4を含むガスを用いたプラズマ処理を行うと、開口孔１０７の底のＣｕ配線層１０２上にエッチング生成膜１０８ａがわずかながら形成されてしまう。なお、このようにして構成されるものを図５（Ａ）に示す。
次に、新たに形成されたエッチング生成膜１０８ａを除去するために、フッ酸（ＨＦ）や燐酸アンモニウム（ＮＨ4Ｈ2ＰＯ4）によってウェットエッチングを行う。なお、ウェットエッチングは、エッチング生成膜１０８ａが形成した後、２〜３時間後、好ましくは、エッチング生成膜１０８ａの形成後できるだけ早く行う。エッチング生成膜１０８ａが形成して一日経ってしまうと、ウェットエッチングを行っても、エッチング生成膜１０８ａを除去できない場合がある。なお、このようにして構成されるものを図５（Ｂ）に示す。
次に、エッチング生成膜１０８ａの除去後、開口孔１０７に銅拡散防止膜（バリアメタル）としてタンタル（Ｔａ）膜１１０（膜厚５ｎｍ〜１５ｎｍ）を成膜する。なお、バリアメタルとして、Ｔａの他に、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または、これらの積層膜などでも同様の効果を得ることができる。バリアメタルは例えばスパッタ法、特にバイアススパッタ法を用いて形成することができる。
そして、シードＣｕ膜（不図示）を成膜して、Ｃｕメッキ膜１１１を成膜する。なお、このようにして構成されるものを図６（Ａ）に示す。
次に、Ｃｕメッキ膜１１１の成膜後、ＣＭＰ（Chemical Mechanical Polishing）処理を行って、ＳｉＯ2膜１０６からの上層を除去して、ＳｉＣＯＨ膜１０５の表面を平坦化する。
平坦化したＳｉＣＯＨ膜１０５上に、ＳｉＣ膜１１２を形成する。なお、このようにして構成されるものを図６（Ｂ）に示す。
そして、再び、ＳｉＣ膜１１２に図３（Ａ）で示したように積層して、図３〜図６の工程を繰り返すことで、所望の層数の多層配線構造を形成することができる。
次に、上記方法によって作製された場合とＣＦ4を含むガスを用いたプラズマ処理を行わなかった場合とで、ビア配線の不良数の、Ｈ2を含むガスを用いてプラズマ処理時間依存性について図７を参照して説明する。
図７は、本発明の実施の形態におけるビア配線の不良数の、Ｈ2を含むガスを用いたプラズマ処理時間依存性のグラフである。
図７では、ｘ軸に、Ｈ2を含むガスを用いたプラズマ処理時間（秒）と、ｙ軸に、ビア配線の不良数（ａ．ｕ．）とをそれぞれ定義しており、ＣＦ4を含むガスを用いたプラズマ処理の有無についてそれぞれ示している。なお、図７の結果は、ビア径１００ｎｍ、配線幅５μｍの凸パターンチェーン（ビア個数：１０万個）について２００℃、１０００時間放置後、不良チェーン個数について示している。
まず、ＣＦ4を含むガスを用いたプラズマ処理を行わない場合について説明する。なお、この場合は図７では丸印（○）が結ばれたグラフである。
Ｈ2を含むガスを用いてプラズマ処理時間を増加させていくと、ビア配線の不良数が減少していく。すなわち、Ｈ2を含むガスを用いてプラズマ処理を行うことにより、エッチング生成膜１０８が除去されていくことが分かる。
そして、処理時間の増加とともに、ビア配線の不良数が最小となると、再び、増加していく。すなわち、Ｈ2を含むガスを用いたプラズマ処理によって、エッチング生成膜１０８が除去されるために、ビア配線の不良数が最小となるが、その後、プラズマ処理を続けると、ＮＣＳ膜１０４ａ，１０４ｂの壁面にダメージ層１０９が形成されていくため、ビア配線の不良数も増加していく。
一方、本実施の形態におけるＣＦ4を含むガスを用いたプラズマ処理を行う場合について説明する。なお、この場合は図７では四角形印（□）が結ばれたグラフである。
Ｈ2を含むガスを用いてプラズマ処理時間を増加させていくとともに、ＣＦ4を含むガスを用いたプラズマ処理を行わない場合と同様に、ビア配線の不良数が減少していく。
その後、ビア配線の不良数が最小となった後は、再び、増加するが、ＣＦ4を含むガスを用いたプラズマ処理を行わない場合と比較すると、その増加率は小さいため、ビア配線の不良数があまり増加していない。すなわち、ＣＦ4を含むガスを用いたプラズマ処理によって、開口孔１０７の底にエッチング生成膜１０８ａや酸化銅（ＣｕＯ2）が多少形成されるものの、Ｈ2を含むガスを用いてプラズマ処理によって形成されたダメージ層１０９が除去されるため、ビア配線の不良数の増加が抑制される。
図７のグラフからも分かるように、本実施の形態においても、Ｃｕ配線層１０２とＮＣＳ膜１０４ａ，１０４ｂの壁面とにそれぞれ形成されるエッチング生成膜１０８とダメージ層１０９とを除去することができ、信頼性が高い多層配線構造を備える半導体装置を実現することができる。
以上、基板に形成された配線層上の、メチル基を含有する低誘電率材料の層間絶縁膜に、配線層に達するまで開口孔を加工し、Ｈ2を含むガスを用いたプラズマ処理を行い、さらに、フルオロカーボン系を含むガスを用いたプラズマ処理を行うことによって、開口孔の加工によって開口孔の底に堆積したエッチング生成膜を除去し、エッチング生成膜の除去時に、層間絶縁膜の壁面に形成したダメージ層を除去することができる。このような方法によって、信頼性が高い多層配線構造を備えた半導体装置を製造することが可能となる。
また、低誘電率絶縁膜として、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンカーバイド膜、ポーラスシリカ膜、もしくはこれらの混合膜、あるいはこれらの積層膜を用いた場合にも、本発明は適用できる。
（付記１） 基板上に形成された配線層上に、低誘電率絶縁膜を形成する工程と、
前記低誘電率絶縁膜に、前記配線層に達する開口孔を形成する工程と、
水素またはアンモニアを含むガスを用いたプラズマ処理を行う第１プラズマ工程と、
フルオロカーボンを含むガスを用いたプラズマ処理を行う第２プラズマ工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２） 前記配線層に達する開口孔を形成する工程は、ジフルオロメタンを含むガスを用いたエッチングにより行われることを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記低誘電率絶縁膜は、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンカーバイド膜、ポーラスシリカ膜、もしくはこれらの混合膜、あるいはこれらの積層膜であることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４） 前記低誘電率絶縁膜は、メチル基を有する膜であることを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記５） 前記ポーラスシリカ膜の誘電率は２．５以下であることを特徴とする付記３記載の半導体装置の製造方法。
（付記６） 前記フルオロカーボンは四フッ化炭素ガスであることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
（付記７） 前記第２プラズマ工程後に、前記開口孔内部に銅拡散防止膜を形成することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
（付記８） 前記銅拡散防止膜は、タンタル膜、窒化タンタル膜、チタン膜、またはこれらの積層構造であることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記銅拡散防止膜は、スパッタ法を用いて形成されることを特徴とする付記７または８に記載の半導体装置の製造方法。
（付記１０） 前記第２プラズマ工程後に、前記銅拡散防止膜の形成工程の前に、前記配線層の表面をウェットエッチングする工程をさらに有することを特徴とする付記７乃至９のいずれか１項に記載の半導体装置の製造方法。
（付記１１） 前記ウェットエッチングを燐酸アンモニウムまたはフッ酸を含む薬液で行うことを特徴とする付記１０記載の半導体装置の製造方法。
（付記１２） 前記第２プラズマ工程にて、前記フルオロカーボンを含むガスに加えて、一酸化炭素またはメタンをさらに含むガスを用いることを特徴とする付記１乃至１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３） 前記フルオロカーボンを含むガスは、四フッ化炭素ガスさらには三フッ化メタンガスまたはジフルオロメタンガスを加えたガスであることを特徴とする付記１２記載の半導体装置の製造方法。
（付記１４） 前記配線層は銅を含む材料で構成されることを特徴とする付記１乃至１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５） 前記銅拡散防止膜上に銅配線を形成することを特徴とする付記７乃至１４のいずれか１項に記載の半導体装置の製造方法。
本発明の概要を示した、半導体装置の製造工程の要部断面模式図である。 本発明の概要における層間絶縁膜の状態変化を示した要部断面模式図である。 本発明の実施の形態における多層配線構造を備える半導体装置の製造工程の要部断面模式図（その１）である。 本発明の実施の形態における多層配線構造を備える半導体装置の製造工程の要部断面模式図（その２）である。 本発明の実施の形態における多層配線構造を備える半導体装置の製造工程の要部断面模式図（その３）である。 本発明の実施の形態における多層配線構造を備える半導体装置の製造工程の要部断面模式図（その４）である。 本発明の実施の形態におけるビア配線の不良数の、Ｈ2を含むガスを用いたプラズマ処理時間依存性のグラフである。
符号の説明
１ 基板
２ 配線層
３ 低誘電率絶縁膜
４ 開口孔
５ エッチング生成膜
６ ダメージ層

Claims (10)

  1. 基板上に形成された配線層上に、低誘電率絶縁膜を形成する工程と、
    前記低誘電率絶縁膜に、前記配線層に達する開口孔を形成する工程と、
    水素またはアンモニアを含むガスを用いたプラズマ処理を行う第１プラズマ工程と、
    フルオロカーボンを含むガスを用いたプラズマ処理を行う第２プラズマ工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記低誘電率絶縁膜は、ポリアリーレン膜、ポリアリルエーテル膜、水素シルセスキオキサン膜、メチルシルセスキオキサン膜、シリコンカーバイド膜、ポーラスシリカ膜、もしくはこれらの混合膜、あるいはこれらの積層膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記低誘電率絶縁膜は、メチル基を有する膜であることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記フルオロカーボンは四フッ化炭素ガスであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第２プラズマ工程後に、前記開口孔内部に銅拡散防止膜を形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記銅拡散防止膜は、タンタル膜、窒化タンタル膜、チタン膜、またはこれらの積層構造であることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記第２プラズマ工程後に、前記銅拡散防止膜の形成工程の前に、前記配線層の表面をウェットエッチングする工程をさらに有することを特徴とする請求項５または６に記載の半導体装置の製造方法。
  8. 前記ウェットエッチングを燐酸アンモニウムまたはフッ酸を含む薬液で行うことを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記第２プラズマ工程にて、前記フルオロカーボンを含むガスに加えて、一酸化炭素またはメタンをさらに含むガスを用いることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記フルオロカーボンを含むガスは、四フッ化炭素ガスさらには三フッ化メタンガスまたはジフルオロメタンガスを加えたガスであることを特徴とする請求項９記載の半導体装置の製造方法。
JP2007161021A 2007-06-19 2007-06-19 半導体装置の製造方法 Expired - Fee Related JP5135905B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007161021A JP5135905B2 (ja) 2007-06-19 2007-06-19 半導体装置の製造方法
US12/138,964 US20080318412A1 (en) 2007-06-19 2008-06-13 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007161021A JP5135905B2 (ja) 2007-06-19 2007-06-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004408A true JP2009004408A (ja) 2009-01-08
JP5135905B2 JP5135905B2 (ja) 2013-02-06

Family

ID=40136933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007161021A Expired - Fee Related JP5135905B2 (ja) 2007-06-19 2007-06-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080318412A1 (ja)
JP (1) JP5135905B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151141A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2013055317A (ja) * 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法
US8455348B2 (en) 2010-03-29 2013-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100050156A (ko) * 2008-11-05 2010-05-13 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법
CN105097650B (zh) * 2014-05-04 2018-11-16 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法
KR20180030280A (ko) * 2016-09-12 2018-03-22 삼성전자주식회사 배선 구조체를 갖는 반도체 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141410A (ja) * 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2004241776A (ja) * 2003-02-04 2004-08-26 Texas Instruments Inc 低ｋ誘電体フイルムの化学的処理

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
JP4492947B2 (ja) * 2004-07-23 2010-06-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7700479B2 (en) * 2006-11-06 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning processes in the formation of integrated circuit interconnect structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141410A (ja) * 2000-10-31 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003100867A (ja) * 2001-09-26 2003-04-04 Fujitsu Ltd 半導体装置の製造方法及び半導体装置用洗浄液
JP2004241776A (ja) * 2003-02-04 2004-08-26 Texas Instruments Inc 低ｋ誘電体フイルムの化学的処理

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151141A (ja) * 2010-01-20 2011-08-04 Tokyo Electron Ltd 基板処理方法及び記憶媒体
US8455348B2 (en) 2010-03-29 2013-06-04 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2013055317A (ja) * 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5135905B2 (ja) 2013-02-06
US20080318412A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP4177993B2 (ja) 半導体装置及びその製造方法
JP4476171B2 (ja) 半導体装置の製造方法
JP3778174B2 (ja) 半導体装置及びその製造方法
JP4256347B2 (ja) 半導体装置の製造方法
US20110183518A1 (en) Method of manufacturing a semiconductor device
KR20060049990A (ko) 반도체 장치의 제조 방법
JP2006253504A (ja) 半導体装置およびその製造方法
JP2006013190A (ja) 半導体装置の製造方法
JP5135905B2 (ja) 半導体装置の製造方法
JP4104426B2 (ja) 半導体装置の製造方法
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JP2004063859A (ja) 半導体装置の製造方法
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
JP4419025B2 (ja) 半導体装置の製造方法
JP2006253645A (ja) 半導体装置の製造方法および半導体装置
JP2004055781A (ja) 半導体装置の製造方法
JP4571880B2 (ja) 半導体装置の製造方法
TW200536017A (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene structures
JP4523351B2 (ja) 半導体装置の製造方法
JP3810718B2 (ja) 半導体装置の製造方法
JP4525534B2 (ja) 半導体装置の製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2005217223A (ja) 半導体装置の製造方法
JP4797821B2 (ja) 半導体装置の製造方法
JP2001196367A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5135905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees