JP2008537406A

JP2008537406A - 固体撮像装置における固定パターン雑音の低減方法及び装置

Info

Publication number: JP2008537406A
Application number: JP2008506566A
Authority: JP
Inventors: ヤン，ハイ
Original assignee: マイクロンテクノロジー，インク．
Priority date: 2005-04-13
Filing date: 2006-04-10
Publication date: 2008-09-11
Also published as: WO2006113202A1; US7554066B2; TW200708065A; KR20080005243A; US20060231732A1; US20090242738A1; CN101160952A; US7858916B2; EP1872569A1; TWI325717B

Abstract

撮像装置は、列方向の固定パターン雑音の顕著さを低減するためにピクセル列を異なるサンプルホールド回路に接続するスイッチング回路を備える。コントローラは、ランダムにピクセル列をサンプルホールド回路に接続し、それの結果、特定のサンプルホールド回路から生じる固定パターン雑音が必ずしも１つのピクセル列と関連されているとは限らないようにする。したがって、特定のサンプルホールド回路に関連する固定パターン雑音の視覚認知が低減される。
【選択図】図３

Description

本発明は一般的には半導体撮像装置に関し、より具体的には、固体撮像装置における固定パターン雑音の顕著さの低減に関する。

現在、ＣＭＯＳ能動ピクセル素子を低コスト撮像装置に用いることに関心がもたれている。能動ピクセル・センサは、１ピクセル単位セルに１以上の能動トランジスタを持ち、ＣＭＯＳ技術と両立可能であり、且つ、受動ピクセル・センサと比べて高い読み出し率が得られる。

図１に、ピクセルアレイ２３０並びに、タイミング及び制御回路、又はコントローラ２３２を備える従来の撮像装置２００を示し、このコントローラ２３２は、当業者に広く知られた方法でピクセルに格納された信号の読み出しを制御するタイミング及び制御信号を与える。例として、アレイはＭ×Ｎ次元ピクセル（ＭｔｉｍｅｓＮ）とするが、アレイ２３０のサイズは特定の用途によって変化する。撮像装置は、列並列読み出し構造を用いて一度に１行を読み出される。コントローラ２３２は、行アドレス指定回路２３４及び行ドライバ２４０の処理を制御することによってアレイ２３０から特定の行のピクセルを選択する。従来既知のように、選択された行のピクセルに格納された電荷信号は、列出力線１７０（図２）上で、読み出し回路２４２に出力される。再び図１を参照すると、各列から読み出されたピクセル信号を、その後、列アドレス指定回路２４４によって順番に読み出すことができる。読み出しリセット信号Ｖｒｓｔ及び蓄積電荷信号Ｖｓｉｇに対応する差分ピクセル信号は、読み出し回路２４２の各出力Ｖｏｕｔ１及びＶｏｕｔ２として与えられる。

図２に、ピクセルアレイ２３０の行及び列３４９並びにそれに関連する読み出し回路２４２をより明確に示す。列３４９の各々は、ピクセル３５０から成る複数の行を備える。読み出し回路２４２は、ピクセルリセット信号（Ｖｒｓｔ）及び蓄積電荷信号（Ｖｓｉｇ）を格納するサンプルホールド回路３５１を備える。特定の列３４９のピクセル３５０からの信号は、列出力線１７０を介して、その列に接続されたサンプルホールド回路３５１に読み出すことができる。通常、Ｖｒｓｔは、サンプルホールド回路３５１のキャパシタｃ＿ｒｓｔに格納され、Ｖｓｉｇはキャパシタｃ＿ｓｉｇに格納される。サンプルホールド回路３５１のゲインは、その列出力線１７０に接続されたバイアス電流Ｉｌｎの関数である。

読み出し回路２４２に格納された信号は、順番に列毎に、ピクセルアレイ全体で共有する出力部３５４に読み出すことができる。出力部３５９は、２つの出力信号Ｖｏｕｔ１及びＶｏｕｔ２を出力し、それらは各々、Ｖｓｉｇ信号及びＶｒｓｔ信号に対応する。アナログ出力信号Ｖｏｕｔ１及びＶｏｕｔ２を、その後、例えば、差分アナログ回路へ送り、その回路でリセット信号と蓄積電荷信号を減算し、減算された信号をアナログ・デジタル変換器（ＡＤＣ）に送ることとしてもよいし、あるいは、リセット信号及び蓄積電荷信号を直接アナログ・デジタル変換器に送ることとしてもよい。

製造中に、各撮像ピクセルアレイは、大抵、個別に検査される。検査では、欠陥のあるピクセル回路、ピクセル信号レベル、及び他のアレイ特性を検出し、その情報はロット及び個別のデバイス識別番号に基づいて格納される。テストで得られた情報は、例えば、欠陥ピクセル、ピクセル信号レベルの相違及び他の検査済みのピクセル特性を補償することにより、デバイスの動作を高めるために利用することができる。

製造中に生じるばらつきのため、キャパシタｃ＿ｒｓｔ及びｃ＿ｓｉｇの容量値は異なるが、それは、理想的には、ほんのわずかな差異である。しかし、各キャパシタｃ＿ｒｓｔ及びｃ＿ｓｉｇの容量値を検査し、その後、同じ容量値を有するようにキャパシタを修正することは、簡単ではなく、また安価でもない。したがって、サンプルホールド回路３５１を構成するキャパシタｃ＿ｒｓｔ及びｃ＿ｓｉｇは、どうしても列方向（すなわち列毎）で異なる量の固定パターン雑音を読み出し処理に加えることになる。

同様に、バイアス電流Ｉｌｎも、列毎に異なる。差異は大きくはないが、
それでも、Ｉｌｎ電流値が異なるために、各サンプルホールド回路３５１の読み出し中のゲインも異なることになる。したがって、各サンプルホールド回路３５１のバイアス電流Ｉｌｎは、列方向（すなわち列毎）の異なる値の固定パターン雑音を関連する処理に加えることになる。

人間の目は、画像中で１つの列が周囲の列と異なったものとして表れる列方向の雑音には敏感である。したがって、撮像装置を修正して、肉眼で捉えることができるような顕著な列方向の固定パターン雑音を低減することが望ましい。

実施形態の一例に係わる撮像装置は、固定パターン雑音を、その撮像装置のアレイ中の異なる列にランダムに混合し加えることにより、肉眼で捉えることができるような顕著な列方向（すなわち列毎）の固定パターン雑音を低減する。発明の実施形態の一例において、ピクセルアレイを構成する列からの信号は、任意に選択された異なるサンプルホールド回路に向けて読み出される。更に、ピクセル列は、サンプルホールド回路とランダムに組み合わされる。

以下の詳細な説明において、説明の一部を構成する図面を参照し、その図面中で例として本発明の特定の実施形態が示される。これらの実施形態は、当業者が本発明を作成し利用することができるほど十分詳細に説明されているが、本発明の精神と範囲を離れることなく、開示された特定の実施形態に構造的、論理的または他の変更を行うことは、当然可能である。

図３に、発明の一実施形態に従って構成された、能動ピクセル・センサ（「ＡＰＳ］）アレイ２３０及び読み出し回路４４２を備える信号処理システム４００を示す。信号処理システム４００は、以下で詳細に説明する幾つかの点において図１及び２に示すシステム２００と異なる。

図に示すシステム４００は、読み出し回路４４２に接続されたピクセルアレイ２３０を備える。読み出し回路４４２は、第１のスイッチング回路４４１、第２のスイッチング回路４４３、並びに、スイッチング回路４４１及び４４３を制御するコントローラ４５０を備える。読み出し回路４４２は、読み出し回路４４２のサンプルホールド回路３５１ａ−ｄが、必ずしも同じピクセル列３４９ａ−ｄと関連されていると限らない点で従来の読み出し回路２４２（図２）と異なる（以下、より詳しく説明する）。

各ピクセル列３４９ａ−ｄは、第１のスイッチング回路４４１と接続されている。第１のスイッチング回路４４１のスイッチ設定は、どのピクセル列３４９ａ−ｄがどのサンプルホールド回路３５１ａ−ｄと選択的に接続されるのか、決定する。例えば、図３は、１番目のピクセル列３４９ａが第１のスイッチング回路４４１を介して２番目のサンプルホールド回路３５１ｂに接続され、２番目のピクセル列３４９ｂは第１のスイッチング回路４４１を介して３番目のサンプルホールド回路３５１ｃに接続され、３番目のピクセル列３４９ｃは第１のスイッチング回路４４１を介して４番目のサンプルホールド回路３５１ｄに接続され、４番目のピクセル列３４９ｄは第１のスイッチング回路４４１を介して１番目のサンプルホールド回路３５１ａに接続されることを示す。実施形態の一例において、第１のスイッチング回路４４１は、各ピクセル列３４９ａ−ｄが、実質的に同時に、関連する選択されたサンプルホールド回路３５１ａ−ｄに接続されるようにする。他の態様では、一度に（あるいは）同時に、１つのピクセル列のみが、関連する選択されたサンプルホールド回路に接続される。

コントローラ４５０は、第１のスイッチング回路４４１に、どのピクセル列３４９ａ−ｄをどのサンプルホールド回路３５１ａ−ｄに接続するべきかを示す信号を与える。好適な一形態において、コントローラ４５０による、ピクセル列３４９ａ−ｄとサンプルホールド回路３５１ａ−ｄの組み合わせ（ｍａｔｃｈ）は、ランダムな基準で行われる。ランダムな割り当てについて説明したが、発明はそれに限定されない。例えば、組み合わせは、擬似乱数で生じることとしてもよいし、又は他の様々な組み合わせ方法で生じることとしてもよい。

一実施形態において、コントローラ４５０は、ピクセルアレイ２３０の行からの各読み出しの前に、組み合わせなおす、つまり、ピクセル列３４９ａ−ｄ及びサンプルホールド回路３５１ａ−ｄの間で新たな組み合わせを作る。例えば、コントローラ４５０は、組み合わせを決定し、次に、選択された行が読み出され、次に、コントローラ４５０は組み合わせを決定し、次の行が読み出される。他の態様では、コントローラ４５０は、定期的に組み合わせなおす、つまり、コントローラが他の組み合わせの組を定めるまでの間隔は、設定されている。コントローラ４５０は、画像アレイ（ｉｍａｇｅａｒｒａｙ）から読み出されるまでの間隔を定める。例えば、間隔が５である場合、コントローラ４５０は、ピクセルアレイ２３０の行からの５回目の読み出しの前に、組み合わせなおしを行う。更なる一態様において、コントローラ４５０は可変の間隔で組み合わせなおしを行い、この場合、間隔は、様々な方法、理想的にはランダムな方法で生成される。例えば、組み合わせなおしの間隔がランダムである場合、コントローラ４５０は、ピクセル配列２３０の行からの１回目、５回目及び１３回目の読み出しの前に、組み合わせなおす。アレイからの従来の読み出し（つまり、順番に左端の１番目の列から右端の最後の列まで順番にある行を読み出し、その後、次の行について繰り返す）を参照しながら本発明を説明したが、発明はそれに限定されない。例えば、撮像装置を、インターリーブ方式で読み出すこととしてもよい。更に、必ずしも全ての行又は列を読み出した場合に限らず、例えば、撮像装置の解像度を変更した場合のこともある。

各サンプルホールド回路３５１ａ−ｄの出力は、第２のスイッチング回路４４３に接続される。第２のスイッチング回路４４３の選択により、どのサンプルホールド回路３５１ａ−ｄが出力部３５４に接続されるのか決定する。コントローラ４５０は、第２のスイッチング回路４４３に、どのサンプルホールド回路３５１ａ−ｄが出力部３５４に接続されるべきなのかを示す信号を与える。コントローラ４５０は、サンプルホールド回路３５１ａ−ｄの読み出しの前に、第２のスイッチング回路４４３に信号を与える。

実施形態において、コントローラ４５０による、サンプルホールド回路３５１ａ−ｄと出力部３５４との組み合わせは、ピクセル列３４９ａ−ｄとサンプルホールド回路３５１ａ−ｄの現在の組み合わせに基づいて行われる。例えば、左から右に順番に行が読み出される従来のシステムにおいて、コントローラが１番目のピクセル列３４９ａと２番目のサンプルホールド回路３５１ｂ、２番目のピクセル列３４９ｂと３番目のサンプルホールド回路３５１ｃ、３番目のピクセル列３４９ｃと４番目のサンプルホールド回路３５１ｄ、４番目のピクセル列３４９ｄと１番目のサンプルホールド回路３５１ａを組み合わせると、出力部３５４に向けて読み出されるべき最初のサンプルホールド回路は、２番目のサンプルホールド回路３５１ｂである。したがって、コントローラ４５０は、２番目のサンプルホールド回路３５１ｂを出力部３５４に接続するように、適切な信号を第２のスイッチング回路４４３に与える。次の読出しには、コントローラ４５０は、適切な信号を第２のスイッチング回路４４３に与えて、３番目のサンプルホールド回路３５１ｃを出力部３５４に接続する。次の読出しには、コントローラ４５０は、適切な信号を第２のスイッチング回路４４３に与えて、４番目のサンプルホールド回路３５１ｄを出力部３５４に接続する。次の読出しには、コントローラ４５０は、適切な信号を第２のスイッチング回路４４３に与えて、１番目のサンプルホールド回路３５１ａを出力部３５４に接続する。別の実施形態では、コントローラ４５０は、別個の処理回路（不図示）に、各行と、左から右へ順番に読み出されるサンプルホールド回路３５１ａ−ｄ（つまり、回路３５１ａから３５１ｄ）との組み合わせを示す信号を与える。上記別個の処理回路は、各列からの信号の順序変えを調整し、信号が画像アレイに由来する順序を表現するようにさせる。発明のこの態様では、サンプルホールド回路３５１ａ−ｄは直接に出力部３５４に接続されるため、読み出し回路４４２は不要である。

読み出し回路４４２に格納された信号は、その後、ピクセルアレイ２３０全体で共有する出力部３５４へ順番に列毎に読み出されることとしてもよい。アナログ出力信号は、その後、例えば、リセット信号と蓄積電荷信号を減算して、減算された信号をアナログ・デジタル変換器（ＡＤＣ）に出力する差分アナログ回路へ出力されることとしてもよいし、代わりに、リセット信号及び蓄積電荷信号は直接にアナログ・デジタル変換器に送られることとしてもよい。

その結果、固定パターン雑音をアレイ中の異なる列にランダムに混合し加えることにより、視覚で捕らえることができる列方向（すなわち列毎）の固定パターン雑音を低減した撮像装置を実現する。固定パターン雑音は必ずしも低減されないが、１つのサンプルホールド回路からの固定パターン雑音は、いつも１つのピクセル列と関係しているとは限らず、むしろいつも異なるピクセルに関係している。雑音が異なる列に加えられているため、人間の目には、雑音を捉えにくくなる。

図４に、図３で例示したような読み出しシステムを含むＡＰＳシステム４００を備えるように変更された典型的なプロセッサシステムである、システム１１００を示す。システム１１００は、画像センサ装置を備えるデジタル回路を有するシステムの一例である。このようなシステムは、コンピュータ・システム、カメラ・システム、スキャナ、マシン・ビジョン、車両ナビゲーション、テレビ電話、監視システム、オートフォーカス・システム、天体追跡システム、動き検出システム、画像安定化システム、及び、その他のシステムを備えることとしてもよいが、これに限られない。

例えば、カメラ・システムの場合、システム１１００は、通常、バス１１７０を介して入力／出力（Ｉ／Ｏ）装置１１５０と通信するマイクロプロセッサのような中央処理装置（ＣＰＵ）１１１０を備える。撮像装置４００も、バス１１７０を介してＣＰＵ１１１０と通信する。システム１１００は、また、バス１１７０を介してＣＰＵ１１１０と通信する、ランダム・アクセス・メモリ（ＲＡＭ）１１６０を備え、更に、フラッシュ・メモリのような取り外し可能なメモリ１１３０を備えてもよい。撮像装置４００を、１つの集積回路上又はそのプロセッサが搭載されているものとは別のチップ上に、記憶装置とともに又は記憶装置無しで、ＣＰＵ、デジタル・シグナル・プロセッサ、又はマイクロプロセッサのようなプロセッサと組み合わせることとしてもよい。

本発明の他の実施形態は、当然ながら、回路１１００を製造する方法を含む。例えば、実施形態の一例において、ＣＭＯＳ読み出し回路を製造する方法は、１つの集積回路に対応する基板の一部の上に、既知の半導体製造技術を用いて、図３及び４に示すようなピクセルアレイと読み出し回路を少なくとも１つ用意するステップを含む。読み出し回路の製造方法は、複数のサンプルホールド回路を前記基板上に形成することと、前記ピクセルアレイを構成する前記複数のピクセルの列の１つと前記サンプルホールド回路をスイッチングして接続するスイッチング回路を前記基板上に形成することを含む。製造方法は、制御回路を前記基板上に形成することと、前記制御回路と前記スイッチング回路を接続する電気経路を形成することを更に含むこととしてもよい。更に、製造方法は、前記サンプルホールド回路のうちの１つと前記下流の回路を接続する第２のスイッチング回路を前記基板上に形成するステップを含むこととしてもよい。

特定の例となる実施形態を参照して本発明について説明し、図解したが、本発明の精神と範囲から逸脱することなく、多くの変更及び代替を行うことは当然ながら可能である。例えば、本発明を、２つのスイッチング回路及びそれに関連したコントローラについて示したが、本発明をそのように限定する趣旨ではない。コントローラは、既存のシステムにすでに備えられた制御回路に機能的に組み込まれてもよい。したがって、本発明は、上述の説明によって限定されるべきものではなく、特許請求の範囲によってのみ限定されるべきものである。

本発明の上述の及びその他の利点と特徴は、以下の添付図面を参照した発明の詳細な説明から、よりよいうに理解できるであろう。
能動ピクセル・センサアレイ及びそれに接続された処理回路を有する従来のデジタルシステムのブロック図である。図１のセンサの一部をより詳細に示すブロック図である。本発明の実施形態の一例に係わる能動ピクセル・センサアレイ及びそれに接続された処理回路を有するデジタルシステムのブロック図である。本発明の実施形態の一例に従って構成された少なくとも１つの撮像装置を組み込んだプロセッサ・システムを示すブロック図である。

Claims

撮像装置の読み出し回路であって、
ピクセルアレイを構成する複数の列のうちの各々と複数のサンプルホールド回路のうちの１つとを選択的に接続するスイッチング回路を、
備えることを特徴とする読み出し回路。
組み合わせを生成し、前記組み合わせの結果を示す第１の制御信号を前記第１のスイッチング回路に与えるコントローラを更に備え、
前記第１の制御信号は、前記複数の列のうちのどれと、前記複数のサンプルホールド回路のうちのどれとを接続するべきかを示す、
ことを特徴とする請求項１に記載の読み出し回路。
前記複数の列のうち少なくとも２つは、前記複数のサンプルホールド回路のうちの少なくとも２つと実質的に同時に接続される、
ことを特徴とする請求項２に記載の読み出し回路。
前記複数の列のうちの１つは前記複数のサンプルホールド回路のうちの１つと一度に接続される、
ことを特徴とする請求項２に記載の読み出し回路。
前記複数のサンプルホールド回路の各々を下流の回路に選択的に接続するように構成された第２のスイッチング回路を、
更に備える、ことを特徴とする請求項２に記載の読み出し回路。
前記コントローラは、前記第２のスイッチング回路に、前記複数のサンプルホールド回路のうちのどれと前記下流の回路を一度に接続すべきかを示す第２の制御信号を与えるように構成される、
ことを特徴とする請求項５に記載の読み出し回路。
画像センサを構成する行での位置を表す順序で前記サンプルホールド回路から信号が読み出されるように、前記コントローラは、前記第２のスイッチング回路に前記第２の制御信号を与えるように構成される、
ことを特徴とする請求項５に記載の読み出し回路。
組み合わせを行う間隔がランダムな間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項２に記載の読み出し回路。
組み合わせを行う間隔が定期的な間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項２に記載の読み出し回路。
前記定期的な間隔は、各行の前である、
ことを特徴とする請求項９に記載の読み出し回路。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項８に記載の読み出し回路。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項８に記載の読み出し回路。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項９に記載の読み出し回路。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項９に記載の読み出し回路。
撮像装置から信号を読み出す方法であって、
スイッチング回路を介して、ピクセルアレイを構成する複数の列の各々を、複数のサンプルホールド回路のうちの１つと選択的に接続する、
ことを含むことを特徴とする信号読み出し方法。
第１の制御信号を前記スイッチング回路に与える、
ことを更に含み、
前記第１の制御信号は、前記複数の列のうちのどれは、前記複数のサンプルホールド回路のうちのどれと接続するように組み合わせられるかを示す、
ことを特徴とする請求項１５に記載の撮像装置からの信号読み出し方法。
前記複数の列のうち少なくとも２つを、実質的に同時に、前記複数のサンプルホールド回路のうちの少なくとも２つと選択的に接続する、
ことを更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
前記複数の列のうちの１つを、実質的に同時に、前記複数のサンプルホールド回路のうちの１つと選択的に接続する動作を、
更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
第２のスイッチング回路において、前記複数のサンプルホールド回路の各々を下流の回路に選択的に接続する動作を、
更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
前記第２のスイッチング回路に、前記複数のサンプルホールド回路のうちのどれが、前記下流の回路と接続するように選択されるのかを示す第２の制御信号を与える動作を、
更に含む、ことを特徴とする請求項１９に記載の撮像装置からの信号読み出し方法。
画像センサを構成する行での位置を表す順序で前記サンプルホールド回路から信号が読み出されるように、前記第２のスイッチング回路に前記第２の制御信号を与える動作を、
更に含む、ことを特徴とする請求項１９に記載の撮像装置からの信号読み出し方法。
定期的な間隔で新たな組み合わせを生成するステップを、
更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
ランダムな間隔で新たな組み合わせを生成するステップを、
更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
組み合わせはランダムに行われる、
ことを特徴とする請求項２２に記載の撮像装置からの信号読み出し方法。
組み合わせは擬似ランダムに行われる、
ことを特徴とする請求項２３に記載の撮像装置からの信号読み出し方法。
組み合わせはランダムに行われる、
ことを特徴とする請求項２２に記載の撮像装置からの信号読み出し方法。
組み合わせは擬似ランダムに行われる、
ことを特徴とする請求項２３に記載の撮像装置からの信号読み出し方法。
画像センサを構成する行ピクセルの読み出しの前に、新たな組み合わせを生成するステップを、
更に含む、ことを特徴とする請求項１６に記載の撮像装置からの信号読み出し方法。
ピクセルアレイを形成する方法であって、
複数の列を有するピクセルアレイを基板上に形成するステップと、
複数のサンプルホールド回路を前記基板上に形成するステップと、
前記ピクセルアレイにおける前記複数のピクセルの列のうちの１つと、前記サンプルホールド回路のうちの１つをスイッチングして接続するスイッチング回路を前記基板上に形成するステップとを、
含む、ことを特徴とするピクセルアレイ形成方法。
制御回路を前記基板上に形成するステップと、
前記制御回路と前記スイッチング回路とを接続する電気経路を形成するステップとを、
更に含む、ことを特徴とする請求項２９に記載のピクセルアレイ形成方法。
下流の回路を形成するステップと、
前記下流の回路を前記サンプルホールド回路に接続する電気経路を形成するステップとを、
更に含む、ことを特徴とする請求項３０に記載のピクセルアレイ形成方法。
前記サンプルホールド回路の１つと前記下流の回路とをスイッチングして接続する第２のスイッチング回路を前記基板上に形成するステップとを、
更に含む、ことを特徴とする請求項３１に記載のピクセルアレイ形成方法。
集積回路であって、
ピクセルアレイと、
前記ピクセルアレイに接続された読み出し回路と
を備え、
前記読み出し回路は、
ピクセルアレイを構成する複数の列の各々を、複数のサンプルホールド回路のうちの１つに選択的に接続するように構成されたスイッチング回路を備える、
ことを特徴とする集積回路。
前記第１のスイッチング回路に第１の制御信号を与えるコントローラを更に備え、
前記第１の制御信号は、前記複数の列のうちのどれが、前記複数のサンプルホールド回路のうちのどれとを接続するべきかを示す、
ことを特徴とする請求項３３に記載の集積回路。
前記複数の列のうち少なくとも２つは、前記複数のサンプルホールド回路のうちの少なくとも２つと実質的に同時に接続される、
ことを特徴とする請求項３４に記載の集積回路。
前記複数の列のうちの１つは前記複数のサンプルホールド回路のうちの１つと一度に接続される、
ことを特徴とする請求項３４に記載の集積回路。
前記複数のサンプルホールド回路の各々を下流の回路に選択的に接続するように構成された第２のスイッチング回路を、
更に備える、ことを特徴とする請求項３４に記載の集積回路。
前記コントローラは、前記第２のスイッチング回路に、前記複数のサンプルホールド回路のうちのどれが前記下流の回路と一度に接続すべきかを示す第２の制御信号を与えるように構成される、
ことを特徴とする請求項３７に記載の集積回路。
画像センサを構成する行での位置を表す順序で前記サンプルホールド回路から信号が読み出されるように、前記コントローラは、前記第２のスイッチング回路に前記第２の制御信号を与えるように構成される、
ことを特徴とする請求項３７に記載の集積回路。
組み合わせを行う間隔がランダムな間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項３４に記載の集積回路。
組み合わせを行う間隔が定期的な間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項３４に記載の集積回路。
前記定期的な間隔は、各行の前である、
ことを特徴とする請求項４１に記載の集積回路。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４０に記載の集積回路。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４０に記載の集積回路。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４１に記載の集積回路。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４１に記載の集積回路。
撮像装置であって、
ピクセルアレイと、
前記ピクセル配列に接続された読み出し回路と
を備え、
前記読み出し回路は、
ピクセルアレイを構成する複数の列の各々を、複数のサンプルホールド回路のうちの１つに選択的に接続するように構成されたスイッチング回路を備える、
ことを特徴とする撮像装置。
前記第１のスイッチング回路に第１の制御信号を与えるコントローラを更に備え、
前記第１の制御信号は、前記複数の列のうちのどれを、前記複数のサンプルホールド回路のうちのどれとを接続するべきかを示す、
ことを特徴とする請求項４７に記載の撮像装置。
前記複数の列のうち少なくとも２つは、前記複数のサンプルホールド回路のうちの少なくとも２つと実質的に同時に接続される、
ことを特徴とする請求項４８に記載の撮像装置。
前記複数の列のうちの１つは前記複数のサンプルホールド回路のうちの１つと一度に接続される、
ことを特徴とする請求項４８に記載の撮像装置。
前記複数のサンプルホールド回路の各々を下流の回路に選択的に接続するように構成された第２のスイッチング回路を、
更に備える、ことを特徴とする請求項４８に記載の撮像装置。
前記コントローラは、前記第２のスイッチング回路に、前記複数のサンプルホールド回路のうちのどれを前記下流の回路と一度に接続すべきかを示す第２の制御信号を与えるように構成される、
ことを特徴とする請求項５１に記載の撮像装置。
画像センサを構成する行での位置を表す順序で前記サンプルホールド回路から信号が読み出されるように、前記コントローラは、前記第２のスイッチング回路に前記第２の制御信号を与えるように構成される、
ことを特徴とする請求項５１に記載の撮像装置。
組み合わせを行う間隔がランダムな間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４８に記載の撮像装置。
組み合わせを行う間隔が定期的な間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項４８に記載の撮像装置。
前記定期的な間隔は、各行の前である、
ことを特徴とする請求項５５に記載の撮像装置。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項５４に記載の撮像装置。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項５４に記載の撮像装置。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項５５に記載の撮像装置。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項５５に記載の撮像装置。
プロセッサシステムであって、
プロセッサと、
撮像装置を備え、
前記撮像装置は、
ピクセルアレイと、
前記ピクセルアレイに接続された読み出し回路と
を備え、
前記読み出し回路は、
ピクセルアレイを構成する複数の列の各々を、複数のサンプルホールド回路のうちの１つに選択的に接続するように構成されたスイッチング回路を備える、
ことを特徴とするプロセッサシステム。
前記第１のスイッチング回路に第１の制御信号を与えるコントローラを更に備え、
前記第１の制御信号は、前記複数の列のうちのどれと、前記複数のサンプルホールド回路のうちのどれとを接続するべきかを示す、
ことを特徴とする請求項６１に記載のプロセッサシステム。
前記複数の列のうち少なくとも２つは、前記複数のサンプルホールド回路のうちの少なくとも２つと実質的に同時に接続される、
ことを特徴とする請求項６２に記載のプロセッサシステム。
一度に、前記複数の列のうちの１つは前記複数のサンプルホールド回路のうちの１つと接続される、
ことを特徴とする請求項６２に記載のプロセッサシステム。
前記複数のサンプルホールド回路の各々を下流の回路に選択的に接続するように構成された第２のスイッチング回路を、
更に備える、ことを特徴とする請求項６２に記載のプロセッサシステム。
前記コントローラは、前記第２のスイッチング回路に、前記複数のサンプルホールド回路のうちのどれと前記下流の回路を一度に接続すべきかを示す第２の制御信号を与えるように構成される、
ことを特徴とする請求項６５に記載のプロセッサシステム。
画像センサを構成する行での位置を表す順序で前記サンプルホールド回路から信号が読み出されるように、前記コントローラは、前記第２のスイッチング回路に前記第２の制御信号を与えるように構成される、
ことを特徴とする請求項６５に記載のプロセッサシステム。
組み合わせを行う間隔がランダムな間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６２に記載のプロセッサシステム。
組み合わせを行う間隔が定期的な間隔となるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６２に記載のプロセッサシステム。
前記定期的な間隔は、各行の前である、
ことを特徴とする請求項６９に記載のプロセッサシステム。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６８に記載のプロセッサシステム。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６８に記載のプロセッサシステム。
組み合わせがランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６９に記載のプロセッサシステム。
組み合わせが擬似ランダムに行われるように、前記コントローラは組み合わせを生成する、
ことを特徴とする請求項６９に記載のプロセッサシステム。