JP2008530780A - 溶融層を用いた歪み層の歪み緩和 - Google Patents

溶融層を用いた歪み層の歪み緩和 Download PDF

Info

Publication number
JP2008530780A
JP2008530780A JP2007554071A JP2007554071A JP2008530780A JP 2008530780 A JP2008530780 A JP 2008530780A JP 2007554071 A JP2007554071 A JP 2007554071A JP 2007554071 A JP2007554071 A JP 2007554071A JP 2008530780 A JP2008530780 A JP 2008530780A
Authority
JP
Japan
Prior art keywords
layer
interface
support substrate
strain
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007554071A
Other languages
English (en)
Other versions
JP4926077B2 (ja
Inventor
ジョージ, ケイ. セラー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008530780A publication Critical patent/JP2008530780A/ja
Application granted granted Critical
Publication of JP4926077B2 publication Critical patent/JP4926077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/938Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

界面層が支持基板に結合された結晶ウェハの製造方法。第1の層が、歪み状態で界面層に結合される。界面層は、第1の層の歪みを緩和して歪み状態から歪み緩和状態にするために、第1の層を支持基板から実質的に引き離すのに十分な程度に溶融される。界面材料は、第1のウェハを獲得するために、歪み緩和状態にある第1の層とともに固化される。
【選択図】 図7

Description

発明の分野
本発明は、結晶ウェハの作製に関し、特に、層を溶融または加熱することによる多結晶ウェハの製造に関する。
発明の背景
半導体ウェハの製造技術には、第1の結晶材料層を、異なる公称格子パラメータを有する第2の結晶材料の基板上に生成することを伴うものがある。第2の材料の結晶構造は、歪み緩和されることが望ましい場合がある。公知の技術では、基板と、異なる公称格子パラメータの生成層との間にバッファ層が設けられる。
典型的なバッファ層は、生成層の格子パラメータと基板のものとを一致させる転移層である。このようなバッファ層は、バッファ層に段階的に変化する組成をもたせることで、その深さに沿って段階的に変化する組成を有するものであってもよい。バッファ層は、複雑な構成、例えば、組成の変化や、組成の非連続的な階段状の変化などをもつことでも知られている。バッファ層の可変組成を形成するには、時間と費用が著しくかかり、実施に注意を要する。また、バッファ層の結晶学的欠陥の密度を最小限に抑えるために、バッファ層の厚みは、大きく、典型的には、1ミクロン〜数ミクロンの間である。
公知の別の技術では、形成層の弾性歪みを歪み緩和する。このような技術は、“Strain relaxation of pseudomorphic Si1−xGe/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication”(Nuclear and Instruments and Methods in Physics Research B 175−177(2001)357−367)というタイトルのB.Hollanderらによる文献に開示されている。同文献に記載されたプロセスは、圧縮された状態にある、Si基板上に形成された歪みSiGe層の歪み緩和に関する。
この技術では、歪み層の表面を通ってSi基板内へ所定の深さまで、水素またはヘリウムイオンが注入される。イオン注入によって結晶の乱れが生じ、それが、注入領域とSiGe層との間にあるSi基板の厚みに位置し、この乱れにより、SiGe層は、加熱処理を受けると、その歪みが緩和される。
このように、歪み層にかかる歪みを容易に緩和するために、結晶ウェハの生産に使用可能な簡易なプロセスが必要とされている。
発明の概要
好ましい方法において、界面層が支持基板と結合され、第1の層が歪み状態で界面層と結合される。歪み状態から、第1の層が歪み状態より歪みが緩和された状態にある歪み緩和状態になるように第1の層の歪みを緩和するために、界面層は、第1の層を支持基板から実質的に引き離すように十分に溶融される。この歪み緩和状態は、実質的に、完全に歪みが緩和された状態でありえ、この状態では、現時点での歪み緩和された層の格子パラメータが、その公称格子パラメータと実質的に等しいことが好ましい。界面材料は、支持基板、界面層、および歪み緩和状態にある第1の層、すなわち、溶融前の状態より歪みが緩和された第1の層を含む第1のウェハを得るために、歪み緩和状態にある第1の層とともに固化されることが好ましい。
界面材料の融解温度は、支持基板および第1の層の材料のものより低いことが好ましい。界面材料は、第1の材料の歪みを緩和できるように、界面材料の十分な部分を、好ましくは、少なくとも界面融解温度まで加熱することによって溶融されることが好ましい。界面材料は、冷却によって固化され得る。界面層と第1の層との間の界面材料と第1の材料が任意の拡散または任意の実質的な拡散を回避するように、界面層を十分に急速に固化するために、界面層は、十分に速い速度で冷却されることが好ましい。界面層は、例えば、一回の操作で、第1の層および界面の層とともに、支持基板に熱を適用することによって加熱され得る。好ましい加熱方法は、急速熱アニール(RTA)によるものであり、数秒ではなくコンマ何秒単位のRTAスパイクアニールによるものがより好ましい。第1の材料および支持材料の各々の融解温度は、界面材料の融解温度より少なくとも約5℃高いものであることが好ましい。
1つの実施形態において、第1の材料は、シリコンゲルマニウムを含み、界面材料は、第1の材料より高濃度のゲルマニウムを含む。この実施形態において、界面層は、例えば、ゲルマニウムまたはシリコンゲルマニウムを含み得る。
界面層は、第1の層と比較して薄い膜であることが好ましく、支持基板上にエピタキシャル成長され得る。第1の層は、いくつかの実施形態において、歪みを緩和するべき第1の層の実質的に分離した領域を与えるようにパターン化され得ることが有益である。
いくつかのプロセスにおいて、多層構造のウェハであり得る受入基板が、第1のウェハの表面上に結合され、第1の層の少なくとも一部分が、例えば、受入基板に接合される表面上に表面処理を行った後、受入基板に転写するために少なくとも支持基板から取り外され得る。
支持基板は、支持格子パラメータを有し、第1の層は、支持格子パラメータとは異なる第1の公称格子パラメータを有することが好ましい。また、好ましい第1の層は、界面層上にエピタキシャル成長される。
1つの実施形態において、界面層の溶融中、この層を保護するために、第1の層にキャップが結合される。キャップは、界面層の溶融時に第1の層に支持または他の保護を与える支持キャップ層と、第1の層と支持キャップ層との間の境界層とを含み得る。境界層は、第1の層を支持キャップ層から分離し、加熱期間中にそれらの間での実質的に拡散を防止するように構成され得る。境界層はまた、界面材料から作られ、第1の層と比較して薄い膜であることが好ましい。1つの実施形態において、支持層が、第1の層の歪み緩和を妨げ、またはその歪み緩和に望ましくない影響を与えるのを抑制または防止するように、第1の層を支持キャップ層から機械的に引き離すために境界層を溶融する。
本発明により構成された好ましい結晶ウェハにおいて、第1の材料の公称格子パラメータに実質的に等しい格子パラメータを有する、歪み緩和状態にある第1の材料の第1の層が、少なくとも部分的に溶融状態で界面層に結合される。界面層は、第1および支持基板との間に配置される。機械的支持の提供など、第1の層と保護的な結合状態で、キャップ層が与えられ得る。
以上のことから、本発明により、層が成長する下地層または依存するか支持されている層とは異なる格子パラメータを有し得る層の歪みを緩和する簡単な方法が提供される。
好ましい実施形態の詳細な記載
図1を参照すると、高品質の結晶歪み緩和層を有するウェハを生産する好ましい方法において、複合構造が生産される。この構造は、支持基板10を含み、この基板は、好ましい実施形態において、シリコンから作られる。代替的に、支持基板10はいくつかの層を含むものであってもよく、好ましくは、その上部に、例えば半導体材料の結晶層を有する。
支持基板10に界面層12が結合され、好ましくは、結晶である歪み層14が、界面層12に結合される。このようにして、界面層12は、支持基板10と歪み層14との間に挟められることが好ましい。
歪み層14が、界面層12上に結合されるときに歪み状態にあるように、支持基板10と歪み層14の公称格子パラメータが異なることが好ましい。歪み状態において、歪み層14の結晶構造は、引っ張られてまたは圧縮されて弾性的に歪みがかけられた状態であり、その格子パラメータは、公称格子パラメータとは実質的に異なる。
界面層12は、支持基板10上にエピタキシャル成長されることが好ましく、歪み層14は、界面層12上にエピタキシャル成長されることが好ましい。好ましいエピタキシャル成長方法は、IV族材料に対して、CVD(化学気相成長)およびMBE(分子線エピタキシ)技術を含む。当業者に公知のように、代替的に、界面層および歪み層12、14を与える他の適切な方法が使用され得る。代替的に、固相エピタキシ(SPE)が使用されてもよく、アモルファス層が、支持基板のクリーン表面上に低温で堆積され、次いで、実質的により高い温度で結晶化される。金属有機CVD(MOCVD)または液相エピタキシ(LPE)が、GaAsおよびInP族などの化合物半導体に対して使用され得る。
引き続き、歪み層14は、歪み状態のときと比較して層14にかかる歪みが実質的に緩和される歪み緩和状態へ歪み緩和される。しかしながら、最も好ましくは、歪み緩和状態にある層14の結晶材料は、現温度での公称格子パラメータとほぼ等しい格子パラメータを有する。歪み層14をこのように歪み緩和するために、界面層12は、歪み状態から歪み緩和状態へ層14の歪みを緩和するために、層14を支持基板10から実質的に引き離すように十分に溶融されることが好ましい。次いで、層14が歪み緩和状態にあり、より好ましくは、実質的に完全に歪み緩和された第1のウェハ構造を得るために、界面層12の溶融材料は、好ましくは、歪み緩和状態にある層14とともに固化される。歪み緩和が起こるように、層14を支持基板から引き離すのに十分な界面層12の融解温度、または固相温度を超えることによって、十分な溶融が達成され得る。本願明細書において使用する場合、「融解温度」という用語は、固相から液相の状態へ転移する単一の融解温度を有する材料の融解温度を指すとともに、温度超過すると液相または非固相が存在する状態になる材料の固相線温度を指す。いくつかの実施形態において、到達する融解温度は、材料の液相線温度でありえ、その温度を上回ると、非固相または液相しか存在しない。界面層に対して、この層が層14の歪みを緩和できるほど十分に軟化される他の適切な温度が使用されてもよい。
界面層12を溶融するさまざまな方法を使用できるが、好ましい方法は、層14の固相線温度より低く、好ましくは、支持基板10の材料のものよりも低い固相線温度を有する材料の界面層12を作ることを含む。好ましくは、界面層12の材料の固相線温度、より好ましくは、液相線温度も、支持基板10および層14の材料の対応する温度より低い。
界面層12の材料は、支持基板10上に与えられるとき仮像であることが好ましい。好ましい実施形態において、歪み緩和される層14は、所定の組成のシリコンゲルマニウムを含む。支持基板10がシリコンまたはシリコン合金から作られる場合、界面層12は、好ましくは、層14より高濃度のゲルマニウムを有するゲルマニウムまたはシリコンゲルマニウム合金から作られ得る。シリコンゲルマニウム材料のゲルマニウム濃度を高くすると、当業者に公知のように、固相線および液相線温度の両方が低下する。界面層の固相線温度は、支持基板10および層14の少なくとも1つのものより少なくとも約5℃低いことが好ましく、より好ましくは、少なくとも約10℃低く、さらにより好ましくは、少なくとも約50℃低く、最も好ましくは、少なくとも約100℃または200℃低い。温度差は、500℃を上回ることが適切であり得る。純ゲルマニウムまたはシリコンゲルマニウムであり得る界面層12の材料のゲルマニウム濃度は、歪み緩和される層14の材料のシリコンゲルマニウム材料より、少なくとも約5%高く、より好ましくは、少なくとも約10%または25%高いものである。1つの実施形態において、例えば、支持基板10は、シリコンから作られ、界面層は、ゲルマニウムから作られ、歪み層は、約10%ゲルマニウムのSiGeから作られる。好ましいゲルマニウム層は、好ましくは、隣接する層と比較して極めて薄く、好ましくは、10オングストローム未満の厚みを有する。
図2に示す別の実施形態において、界面層12の溶融中に層14の表面を保護するために、層14上にキャップ層16が設けられる。キャップ層16は、例えば、アニールの影響から層14を保護し、歪み層14に支持機械強度を与えることによって、層14を保護することが好ましく、これは、界面層12から層14が持ち上がったり、層14にピンホールや他の欠陥を生じたりする事態になりかねない折れ曲がりや他の変形を防止するために有益であり得る。
キャップ層16は、堆積またはエピタキシャル成長などの適切な方法によって適用され得る。好ましい方法において、キャップ層16は、シリカ(SiO2)から作られ、これは、層14上の表面部分または追加のシリコン層の酸化物堆積および熱酸化を含む公知の方法によって形成され得る。このような酸化物堆積は、例えば、100%SiO2より低いものであり得るTEOSを含み得る。キャップ層16の他の適切な材料は、窒化シリコンおよび酸窒化シリコンを含む。
図3を参照すると、キャップ層18が、複数の副層20、22を含み得る。1つの実施形態において、外側キャップ副層22は、シリカから作られるのに対して、外側キャップ副層22と歪み層14との間に介在する境界層として機能する内側キャップ層20は、ゲルマニウムまたはシリコンゲルマニウムから作られる。この実施形態において、内側副層20は、さらなる応力から歪み層14を保護したり、外側副層22から歪み層14内への拡散、または他の方向への拡散を低減したりするために、外側キャップ副層22から歪み層14を分離する。
好ましくは、キャップの副層20、22の融解温度、最も好ましくは、特に、層14に機械的強度を与える任意の副層、この実施形態においては、外側副層の融解温度は、界面層12の対応する温度よりも高い。このようにして、界面層12は、層14の歪みを解放するのに十分な程度に溶融するのに対して、キャップ層は固体のままであり、または、界面層12の溶融中に歪み緩和される層14に十分な保護および支持を与えるのに十分な程度に固体の状態のままである。しかしながら、1つの実施形態において、内側キャップまたは層または境界層20は、界面層12の材料から作られる。別の実施形態において、キャップ全体は、界面層とともに溶融される。
歪み層14は、転位などの拡張結晶学的欠陥がほとんどない非常に高品質の結晶材料により形成されることが好ましい。支持基板10用に選択された材料は、界面層12との界面の近傍で、欠陥を最小限にするために、支持基板10の格子パラメータと、界面層12および歪み層14の公称格子パラメータとの間の差が十分に小さくなるように選択されることが好ましい。例えば、支持基板または界面層12の格子パラメータと、歪み層14の公称格子パラメータとの差は、典型的に、約0.5%および1.5%であるが、代替的に、歪み層14が非常に薄い場合など、より高い値を有してもよい。例えば、IV族材料において、Geは、Siのものより約4.2%高い公称格子パラメータを有し、SiGe30%(30%Geを含有)は、Siのものより約1.15%高い公称格子パラメータを有し、これにより、成長した歪み層14に生じる欠陥が低減または排除される。本発明において、GaAs、InP、およびInSbなど、III族〜V族からの適切な材料を使用することができる。
好ましくは、プラスチック変形を生じ得る内部応力が発生することで、歪み層14の歪みが緩和されることがないように、歪み層14の厚みは、臨界弾性歪みの厚みより小さいことが好ましい。当業者に公知のように、この臨界弾性歪みの厚みは、主に、歪み層14に対して選択された材料に依存するとともに、歪み層14の材料の公称格子パラメータと、成長された材料の格子パラメータとの間の差に依存する。特定の組み合わせに対する臨界弾性歪みの厚みは、当業者によって決定され得る。歪み層14は、形成されると、圧縮されまたは引っ張られて弾性歪みをかける、支持基板10のものに実質的に類似した格子パラメータを有することが好ましい。
界面層12、および好ましくは、キャップ層18の任意の境界層20は、歪み層14より著しく薄いことが好ましく、歪み層14と比較すると薄い膜であることが好ましい。歪みSi膜は、典型的に、SiGe20%の格子パラメータに対応する、約10〜60nmの厚みのものである。歪み値がより高いと、膜は薄くなり、薄い界面層の厚みは、約0.5nmであり得る。薄膜層を設けることで、界面層12が設けられる支持基板10の表面の格子パラメータを、界面層12に実質的に保持することができる。さらに、歪み層14と比較して薄い膜として境界層20を設けることで、境界層の任意の歪みによって生じる歪み層14の欠陥が低減または排除される。
界面層12の溶融は、組立ウェハをアニールすることによって、または熱を適用する他の適切な方法によって達成され得る。界面層12を再度固化するために、この層、および好ましくは、ウェハ全体は、その材料の融解温度、好ましくは、固相線温度より低い温度に冷却される。層14の歪み緩和を行うために、界面層12の所望の部分の加熱および冷却は、界面層12および層14の材料間での任意の実質的拡散を防止するために、何分の1秒から数秒、例えば、約0.2秒〜約3秒などの十分に短い時間期間に実行されることが好ましい。ウェハ、ひいては、界面層12を加熱する好ましい方法は、RTAスパイクアニール(急速熱アニール)を用いるものである。例えば、20%ゲルマニウムを有するSiGe20%から作られた層14の場合、RTAスパイクは、界面層12の温度を約1200℃まで上昇させるために実行され得る。層14のこの実施形態の場合、界面層12は、20%より高いGe含有量を有し得る。
図4の実施形態において、歪み層14は、層14の実質的に分離した領域24を与えるようにパターン化される。パターン化は、歪み緩和を制約し得る面積を排除または低減し、歪み層14の歪み緩和によって生じた任意の欠陥をさらに低減するために実行され得る。パターン化は、ウェハリソグラフィおよび選択的エッチングを含む当業者に公知の方法によって実行され、歪み層領域24の周囲に境界を形成でき、歪み緩和を制約し得る引き続き適用される層の面積を回避または低減するように、すべての層12、14、および16が設けられた後に行われることが好ましい。図5は、キャップ層16が適用される前に歪み層14がパターン化される実施形態を示す。キャップ層16はまた、この実施形態において、領域24の側面縁に沿って、これらの縁を保護するように延在する。界面層12は、領域24間で連続的なものでありえ、または、例えば、層14とともに界面層12をエッチングすることによって、領域24間で非連続的なものであり得る。望ましければ、キャップ層16のすべてまたは部分は、例えば、エッチングまたは研磨動作または当業者に公知の層除去の他の方法によって除去され得る。
層14の歪みが緩和されると、種々のプロセスが実行されてもよい。図6に示すように、層の1つ、例えば、支持基板に、弱点領域26が形成され得る。適切な方法は、所定の深さでの水素またはヘリウムイオンなどの原子種28の注入を含む。これは、当業者に公知の技術であるSmart−Cut(登録商標)などの層転写技術において実行され得る。受入基板30は、好ましくは、接合によって、ドナーウェハ32に結合されてもよく、このドナーウェハ32は、これらの例において、支持基板10から歪み緩和される層14を通って、およびキャップ層が使用される場合はキャップ16を通って延在する複合構造の層積層体を含む。次いで、ドナーウェハ32の残りから取り外しウェハ34として、図示した実施形態において、支持基板10の一部分である一部分を取り外すことができる。これは、例えば、弱点領域にエネルギーを供給することによって達成されてもよく、例えば、弱点領域26またはその付近でウェハ34を取り外すために、熱処理または機械処理によって、または別のエネルギー供給を用いて達成されてもよい。図7の支持基板10の一部分に弱点領域26が示されているが、別の実施形態において、弱点領域は、ドナーウェハの異なる層において形成され得る。1つの実施形態において、キャップ16は、歪み緩和後に取り除かれ、層転写の接合および取り外し後に埋込酸化膜(BOX)層になるように、層14上に酸化物が堆積される。
弱点領域を形成する別の方法は、陽極酸化または他の技術などによって、多孔質層を生成することによるものである。このような1つの技術は、欧州特許出願公開第0849788号明細書に開示される。このように、これらの技術および他の技術が、歪み緩和層14を別の基板またはウェハに転写するために使用され得る。好ましくは、この転写は、層14の歪みを緩和した後に達成される。
所望の層の転写を行うために、または他の目的のために、図2および図3に示す実施形態を含む組立てウェハの実施形態において、他の技術が実行され得る。化学的および/または化学機械的な材料の除去プロセスが使用され得る。これらの層を除去するために、エッチバックプロセスなどによって、層の選択的エッチングが採用され得る。除去される材料に対して選択的なエッチング溶液を使用して、ウェットエッチングが実行されてもよく、代替的にまたは追加して、プラズマエッチングまたはスパッタリングなどのドライエッチングが採用されてもよい。エッチング動作は、化学的、電気機械的、光電気機械的プロセスまたはこれらの組み合わせを含んでもよい。エッチング動作は、ラッピング、研磨、機械エッチング、または原子種のスパッタリングなど、ウェハへの機械動作が先行し、後続し、または併用されてもよい。機械プロセスは、任意に、CMPプロセスなどにおいて、機械研磨剤の作用とともに組み合わされた研磨を含み得る。これらのプロセスは、キャップ層16など、ウェハの一部分を単に除去したり、受入基板またはウェハ30への接合などの後続するプロセス用に対して準備を整えたりするために適用され得る。
化学エッチング、CMP研磨、熱処理、または他の平滑化動作など、所望の層に表面仕上げ技術が実行され得る。例えば、図7の実施形態の転写後、支持基板の転写部分は、選択的エッチングなどの適切な技術によって除去され得る。また、例えば、受入基板30がシリコンから作られ、キャップ層16がシリカなどの絶縁体から作られ、層14がシリコンから作られる場合など、シリコン・オン・インシュレータ(「SOI」)ウェハを提供するために、界面層12は、望ましければ、除去され得る。表面仕上げ技術は、歪み緩和層14が、半導体デバイスにおける活性層として使用されるときに特に有益であり得る。
1つの実施形態において、好ましくは、SiGe層がない場合の歪みSOI(SSOI)を獲得するために、層転写に対して注入する前であるが、副層20および22が除去された後に、完全に歪み緩和された層14上に、歪みSi層が直接成長される。高品質歪みSi層は、層14上に、CVDなどによってエピタキシャル成長され得る。次いで、酸化物が堆積された後、例えば、表面平滑化処理が続いてもよい。次いで、歪みSi層および層14のすべてまたは一部は、受入ウェハに転写されることが好ましく、転写された層14の任意の残りの部分は、歪みSOI層のみがSSOI構成に残ったままになるように、エッチングなどによって除去される。
好ましくは、歪み緩和層14を含む、最終的な所望の構造の達成後、受入基板30との接合界面をさらに強化するためにアニール動作を含む当業者に公知の仕上げステップが任意に実行されてもよい。
本願明細書において、本発明の例示的な実施形態について開示してきたが、多数の修正例および他の実施形態が、当業者によって考案されてもよいことを認識されたい。例えば、さまざまな実施形態が、電子および光電子コンポーネント用にウェハを製造するために使用される。したがって、添付の特許請求の範囲が、本発明の趣旨および範囲内にあるすべてのこのような修正例および実施形態に及ぶように意図されていることを理解されたい。
層の歪みを緩和するために、本発明により構成されたウェハの側面図である。 キャップ層を用いた別の実施形態を示す。 キャップ層が副層を含むさらなる実施形態を示す。 パターン化された歪み層を有するウェハ実施形態の側面部分図である。 パターン化された歪み層を有するウェハ実施形態の側面部分図である。 弱点領域を形成するための原子種の注入中のウェハの側面図である。 層の取り外しおよび転写プロセス中のウェハの側面図である。

Claims (28)

  1. 結晶ウェハを作製する方法であって、
    界面層を支持基板に結合するステップと、
    歪み状態にある第1の層を前記界面層および支持基板に結合するステップと、
    前記歪み状態から、前記第1の層が前記歪み状態より歪みが緩和された状態にある歪み緩和状態になるように前記第1の層の歪みを緩和するために、前記第1の層を前記支持基板から実質的に引き離すのに十分な程度に前記界面層を溶融するステップと、
    前記支持基板、前記界面層、および前記歪み緩和状態にある前記第1の層を含む第1の結晶ウェハを得るために、前記歪み緩和状態にある前記第1の層とともに前記界面層を固化するステップと、
    を含む、方法。
  2. 前記界面層が溶融されるときに前記第1の層を保護するために、キャップ層を前記第1の層に結合するステップをさらに含む、請求項1に記載の方法。
  3. 前記キャップ層が、前記第1の層に機械的支持を与える、請求項2に記載の方法。
  4. 前記第1の層が第1の材料から作られ、前記支持基板が支持材料から作られ、前記界面層が、前記支持材料および第1の材料の融解温度より低い界面融解温度を有する界面材料から作られる、請求項1に記載の方法。
  5. 前記界面材料の融解温度が、前記第1の材料および前記支持材料の各々の融解温度より少なくとも約5℃低い、請求項4に記載の方法。
  6. 前記第1の材料の歪みを緩和するのに十分な程度に前記界面材料の一部分を少なくとも前記界面融解温度まで加熱することによって、前記界面層が溶融され、
    前記界面層が、前記界面材料を冷却することによって固化される、請求項4に記載の方法。
  7. 前記界面材料と前記第1の材料とがそれらの間で実質的に拡散しないように十分に急速に前記界面層を固化するために、前記界面層が、十分に速い速度で冷却される、請求項6に記載の方法。
  8. 前記界面層が、前記第1の層および前記界面層と、前記支持基板とに熱を適用することによって加熱される、請求項4に記載の方法。
  9. 前記界面層が、急速熱アニールによって加熱される、請求項8に記載の方法。
  10. 前記第1の層が、シリコンゲルマニウムを含み、前記界面層が、前記第1の材料より高濃度のゲルマニウムを含む、請求項1に記載の方法。
  11. 前記界面材料が、ゲルマニウムまたはシリコンゲルマニウムを含む、請求項10に記載の方法。
  12. 前記界面層が、前記第1の層と比較して薄い膜である、請求項1に記載の方法。
  13. 前記界面層が、前記支持基板上にエピタキシャル成長される、請求項1に記載の方法。
  14. 前記第1の層が、前記第1の層の実質的に分離した領域を与えるようにパターン化される、請求項1に記載の方法。
  15. 前記支持基板の反対側にある前記第1のウェハの表面を受入基板にさらに結合する、請求項1に記載の方法。
  16. 前記受入基板へ転写するために、前記支持基板の少なくとも一部分から前記第1の層の少なくとも一部分を取り外すステップをさらに含む、請求項15に記載の方法。
  17. 支持基板が、支持格子パラメータを有し、前記第1の層が、前記支持格子パラメータとは異なる第1の公称格子パラメータを有する、請求項1に記載の方法。
  18. 前記第1の層が、前記界面層と結合状態でエピタキシャル成長される、請求項1に記載の方法。
  19. 前記第1の層が、前記歪み緩和状態において実質的に完全に歪み緩和される、請求項1に記載の方法。
  20. 結晶ウェハを作製する方法であって、
    界面層を支持基板に結合するステップと、
    歪み状態にある第1の層を前記界面層に結合するステップと、
    境界層を前記第1の層に結合するステップと、
    前記第1の層と保護キャップ層との間に境界層が配置されるように、前記保護キャップ層を前記第1の層に結合するステップと、
    前記歪み状態から、前記第1の層が前記歪み状態より歪みが緩和された状態にある歪み緩和状態になるように前記第1の歪み層を歪み緩和するために、前記第1の層を前記支持基板から実質的に引き離すのに十分な程度に前記界面層を溶融するステップであり、前記保護キャップ層が、前記界面層が溶融されるときに前記第1の層を保護するように構成されるステップと、
    第1のウェハを得るために、前記歪み緩和状態にある前記第1の層とともに前記界面材料を固化するステップと、
    を含む、方法。
  21. 前記境界層が、前記第1の層を前記保護キャップ層から分離して、加熱中にそれらの間での拡散を実質的に防止するように構成される、請求項20に記載の方法。
  22. 前記境界層が、前記界面材料から作られる、請求項20に記載の方法。
  23. 前記界面層および前記境界層が、前記第1の層と比較して薄い膜である、請求項20に記載の方法。
  24. 前記保護キャップ層が、前記第1の層の歪み緩和を妨げるのを抑制または防止するように、前記第1の層を前記保護キャップ層から引き離すために前記境界層を溶融するステップをさらに含む、請求項20に記載の方法。
  25. 結晶ウェハを作製する方法であって、
    界面層を支持基板上に結合するステップと、
    歪み状態にある第1の層を前記界面層に結合するステップと、
    前記歪み状態から前記第1の歪み層の歪みを緩和するために、前記第1の層を前記支持基板から実質的に引き離すように、前記界面層を軟化させるのに十分な程度に前記界面層を加熱するステップと、
    前記第1の層が実質的に歪み緩和された第1のウェハを得るために、前記第1の層の歪みが緩和されると、前記界面材料を固化するステップと、
    を含む、方法。
  26. 前記界面層が、その融解温度まで加熱される、請求項25に記載の方法。
  27. 結晶ウェハであって、
    支持基板と、
    前記第1の材料の公称格子パラメータに実質的に等しい格子パラメータを有する歪み緩和状態にある第1の材料の第1の層と、
    前記支持基板と前記第1の層との間に配置された少なくとも部分的に溶融状態にある界面層と、
    を備える、結晶ウェハ。
  28. 前記第1の層と保護的に結合された状態でキャップ層をさらに備える、請求項27に記載の結晶ウェハ。
JP2007554071A 2005-02-09 2005-10-31 溶融層を用いた歪み層の歪み緩和 Active JP4926077B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/052,885 US7585792B2 (en) 2005-02-09 2005-02-09 Relaxation of a strained layer using a molten layer
US11/052,885 2005-02-09
PCT/US2005/039174 WO2006086024A1 (en) 2005-02-09 2005-10-31 Relaxation of a strained layer using a molten layer

Publications (2)

Publication Number Publication Date
JP2008530780A true JP2008530780A (ja) 2008-08-07
JP4926077B2 JP4926077B2 (ja) 2012-05-09

Family

ID=36051478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007554071A Active JP4926077B2 (ja) 2005-02-09 2005-10-31 溶融層を用いた歪み層の歪み緩和

Country Status (4)

Country Link
US (2) US7585792B2 (ja)
EP (1) EP1846946A1 (ja)
JP (1) JP4926077B2 (ja)
WO (1) WO2006086024A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007197818A (ja) * 2005-10-28 2007-08-09 Soi Tec Silicon On Insulator Technologies 層の緩和

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
US7585792B2 (en) 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer
US7767541B2 (en) * 2005-10-26 2010-08-03 International Business Machines Corporation Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
WO2011030782A1 (ja) * 2009-09-09 2011-03-17 学校法人神奈川大学 半導体素子構造の形成方法、及び半導体素子
US9455146B2 (en) * 2009-12-17 2016-09-27 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
US9698046B2 (en) 2015-01-07 2017-07-04 International Business Machines Corporation Fabrication of III-V-on-insulator platforms for semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0597600A (ja) * 1991-10-08 1993-04-20 Masayoshi Umeno 化合物半導体の応力低減法
JPH10256169A (ja) * 1997-03-10 1998-09-25 Nec Corp 半導体装置の製造方法
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58500048A (ja) 1981-02-04 1983-01-06 ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド 4族半導体材料を基礎とした構造の成長
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
JPH10112566A (ja) * 1996-10-07 1998-04-28 Furukawa Electric Co Ltd:The 半導体レーザ
US5783486A (en) * 1996-10-18 1998-07-21 Vanguard International Semiconductor Corporation Bridge-free self aligned silicide process
FR2756972B1 (fr) * 1996-12-10 1999-03-05 France Telecom Procede de relaxation de film contraint par fusion de couche interfaciale
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
US6461945B1 (en) * 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6589364B1 (en) 2000-07-20 2003-07-08 National Semiconductor Corporation Formation of doped silicon-germanium alloy utilizing laser crystallization
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ インスティテュート オブ テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture
US6699764B1 (en) * 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6987037B2 (en) 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7049660B2 (en) * 2003-05-30 2006-05-23 International Business Machines Corporation High-quality SGOI by oxidation near the alloy melting temperature
US6767802B1 (en) * 2003-09-19 2004-07-27 Sharp Laboratories Of America, Inc. Methods of making relaxed silicon-germanium on insulator via layer transfer
KR101045202B1 (ko) * 2003-10-17 2011-06-30 삼성전자주식회사 III-V 족 GaN 계 반도체 소자 및 그 제조방법
US7585792B2 (en) 2005-02-09 2009-09-08 S.O.I.Tec Silicon On Insulator Technologies Relaxation of a strained layer using a molten layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0597600A (ja) * 1991-10-08 1993-04-20 Masayoshi Umeno 化合物半導体の応力低減法
JPH10256169A (ja) * 1997-03-10 1998-09-25 Nec Corp 半導体装置の製造方法
WO2005010946A2 (en) * 2003-07-23 2005-02-03 Asm America, Inc. DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007197818A (ja) * 2005-10-28 2007-08-09 Soi Tec Silicon On Insulator Technologies 層の緩和

Also Published As

Publication number Publication date
EP1846946A1 (en) 2007-10-24
US7968911B2 (en) 2011-06-28
JP4926077B2 (ja) 2012-05-09
US20090261344A1 (en) 2009-10-22
US7585792B2 (en) 2009-09-08
WO2006086024A1 (en) 2006-08-17
US20060175608A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4926077B2 (ja) 溶融層を用いた歪み層の歪み緩和
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US7736988B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7531430B2 (en) Method for producing a semiconductor-on-insulator structure
US7387947B2 (en) Method for transferring a thin layer including a controlled disturbance of a crystalline structure
US6995427B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
US20150132923A1 (en) Process for fabricating a heterostructure limiting the formation of defects
US7001826B2 (en) Wafer with a relaxed useful layer and method of forming the wafer
TW200411820A (en) Transfer of a thin layer from a wafer comprising a buffer layer
US20050070115A1 (en) Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
EP0843346A2 (en) Method of manufacturing a semiconductor article
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
JP2011515838A (ja) セミコンダクタオンインシュレータ型基板を製作する方法
US7767548B2 (en) Method for manufacturing semiconductor wafer including a strained silicon layer
US7452792B2 (en) Relaxation of layers
JP4289864B2 (ja) 半導体装置及び半導体装置製造方法
JP2006519488A (ja) 遷移後の薄層の緩和
KR100797210B1 (ko) 다층구조의 제조방법
JP5031190B2 (ja) 歪みSi層を有する半導体ウェーハの製造方法
JP4649918B2 (ja) 貼り合せウェーハの製造方法
US7510949B2 (en) Methods for producing a multilayer semiconductor structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250