JP2008530696A - 電子デバイスにおいてイミュニティモードを有効に実施するシステム及び方法 - Google Patents
電子デバイスにおいてイミュニティモードを有効に実施するシステム及び方法 Download PDFInfo
- Publication number
- JP2008530696A JP2008530696A JP2007555335A JP2007555335A JP2008530696A JP 2008530696 A JP2008530696 A JP 2008530696A JP 2007555335 A JP2007555335 A JP 2007555335A JP 2007555335 A JP2007555335 A JP 2007555335A JP 2008530696 A JP2008530696 A JP 2008530696A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- immunity
- module
- electronic device
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Hardware Redundancy (AREA)
- Retry When Errors Occur (AREA)
Abstract
Description
Claims (20)
- 電子デバイスにおいてイミュニティモードを実施するシステムであって、
前記電子デバイスの処理タスクを実行し、前記処理タスクを実行するためのプロセッサ情報を含むプロセッサモジュールと、
前記電子デバイスに結合されており、前記プロセッサモジュール内に格納された場合よりもより安全であるように電子情報を格納する保護されたメモリと、
イミュニティモードトリガイベントに応答して、1つあるいは複数の保護処理手順を実行して、前記プロセッサ情報の少なくとも一部を前記保護されたメモリに格納するイミュニティマネージャと、
を備えるシステム。 - 前記電子デバイスは、最適なパフォーマンス信頼特性を必要とする宇宙作動環境で実施される、請求項1に記載のシステム。
- 前記プロセッサ情報は、周囲の宇宙放射線によるシングルイベントアップセットに対して脆弱であり、前記シングルイベントアップセットは、前記プロセッサ情報が前記保護されたメモリに格納されていない場合は常に前記プロセッサ情報における1つあるいは複数のデジタルビットを破損する、請求項1に記載のシステム。
- 前記プロセッサ情報は、プロセッサ状態、プロセッサデータ、および前記処理タスク及び前記電子デバイスのための関連する機能を実行するデバイスデータを含む、請求項1に記載のシステム。
- 前記保護されたメモリは、前記プロセッサ情報を格納するための高められた信頼性をもたらすように設計かつ製造され、前記保護されたメモリは、エラー訂正モジュールと共に作動して、前記プロセッサ情報が、前記保護されたメモリから取り出された場合に、より低い誤りの可能性を有することを実現する、請求項1に記載のシステム。
- 前記プロセッサモジュールは、前記イミュニティモードの前記1つあるいは複数の保護処理手順の間、前記プロセッサ情報を前記保護されたメモリに転送するコントローラに、前記プロセッサ情報を提供する、請求項1に記載のシステム。
- 前記イミュニティモードトリガイベントは、前記プロセッサモジュールのアイドル状態によって生成され、その間、前記プロセッサモジュールは、前記処理タスクの全ての現在のインスタンスの実行を完了している、請求項1に記載のシステム。
- 前記イミュニティマネージャは、前記処理タスクの全てが現時点で実行されている場合には常に、前記プロセッサモジュールのアイドル状態を検出して、前記1つあるいは複数の保護処理手順を実行し、前記イミュニティマネージャは、前記処理タスクのいずれかの実行されていないもののより高い優先レベルを、保護タスクの最低の優先レベルと比較することにより、前記プロセッサモジュールの前記アイドル状態を検出する、請求項1に記載のシステム。
- 前記イミュニティモードトリガは、前記電子デバイスに対する所定の危険な作動のうちの少なくとも1つの発生を検出することにより生成される、請求項1に記載のシステム。
- 前記プロセッサモジュールは、正確な同期で作動してそれぞれのプロセッサ出力信号を生成する複数の余分のプロセッサデバイスを含み、前記それぞれのプロセッサ出力信号は、投票モジュールによって比較されて、過半数出力信号が生成され、前記電子デバイスは、前記それぞれのプロセッサ出力信号が前記過半数出力信号と異なる場合にはいつでも前記余分のプロセッサデバイスのための再同期処理手順を開始するエラー検出モジュールを含む、請求項1に記載のシステム。
- 前記イミュニティモジュールは、前記イミュニティモードのためのレイテンシレベルを決定し、前記レイテンシレベルは、前記イミュニティモード中に所望される保護レベルに相当し、前記レイテンシレベルは、また、前記イミュニティモード中に許容可能な処理混乱の量に相当する、請求項1に記載のシステム。
- 前記イミュニティモジュールは、低いレイテンシレベルを選択して、最小限の量の前記プロセッサ情報のみを前記保護されたメモリに格納し、前記プロセッサモジュールは、前記処理タスクを実行し続け、前記プロセッサモジュールは、必要に応じて、前記保護されたメモリから前記最小限の量のプロセッサ情報を取り出す、請求項11に記載のシステム。
- 前記最小限の量の前記プロセッサ情報は、前記プロセッサモジュールのプロセッサキャッシュからのプロセッサデータを含む、請求項12に記載のシステム。
- 前記イミュニティモジュールは、中程度のレイテンシレベルを選択して、中程度の量の前記プロセッサ情報を前記保護されたメモリに格納し、前記プロセッサモジュールは、前記処理タスクを実行し続け、前記プロセッサモジュールは、必要に応じて、前記中程度の量の前記プロセッサ情報を前記保護されたメモリから取り出す、請求項11に記載のシステム。
- 前記イミュニティモジュールは、前記イミュニティモードのための高いレイテンシレベルを選択し、そして、前記イミュニティモジュールは、応答して前記プロセッサ情報の全てのための完全な保護処理手順を調整する、請求項11に記載のシステム。
- 前記イミュニティマネージャは、前記イミュニティモードトリガイベントに応答して、前記保護されたメモリに対する前記プロセッサ情報の全ての完全なフラッシュを実行し、そして、前記電子デバイスは、前記プロセッサモジュールをリセット状態にする、請求項1に記載のシステム。
- 前記電子デバイスは、前記プロセッサモジュールをポーズモードに保持し、その間、前記プロセッサ情報は、前記保護されたメモリに安全に格納されている、請求項16に記載のシステム。
- 前記イミュニティモジュールは、前記処理モジュールの前記イミュニティモードを終了させるためにリスタートトリガイベントを検出し、前記リスタートトリガイベントは、前記処理タスクのうちの新たな実行されていないものを検出することにより生成され、そのため前記プロセッサモジュールは、もはやアイドル状態ではなくなり、前記保護されたメモリは、通常の処理モードを再開して前記処理タスクを実行するために前記プロセッサ情報を前記プロセッサモジュールに戻す、請求項17に記載のシステム。
- 前記プロセッサモジュールは、前記イミュニティモードトリガイベントの後、電源が切られ、前記プロセッサモジュールは、追加的な処理タスクが必要になったときに、電源を入れ戻す、請求項1に記載のシステム。
- 電子デバイスにおいてイミュニティモードを実施する方法であって、
処理タスクを実行するためのプロセッサ情報を含むプロセッサモジュールを用いて、前記電子デバイスの前記処理タスクを実行すること、
前記電子デバイスに結合されており、前記プロセッサモジュールに格納された場合よりもより安全であるように電子情報を格納する、保護されたメモリを設けること、
イミュニティモードトリガイベントに応答して、イミュニティマネージャを用いて1つあるいは複数の保護処理手順を実行して、前記プロセッサ情報の少なくとも一部を前記保護されたメモリに格納すること、
を備える方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/058,136 US7437599B2 (en) | 2005-02-15 | 2005-02-15 | System and method for effectively implementing an immunity mode in an electronic device |
PCT/US2006/005131 WO2006088843A1 (en) | 2005-02-15 | 2006-02-14 | System and method for effectively implementing an immunity mode in an electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008530696A true JP2008530696A (ja) | 2008-08-07 |
JP4443611B2 JP4443611B2 (ja) | 2010-03-31 |
Family
ID=36817026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007555335A Expired - Fee Related JP4443611B2 (ja) | 2005-02-15 | 2006-02-14 | 電子デバイスにおいてイミュニティモードを有効に実施するシステム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7437599B2 (ja) |
EP (1) | EP1851639B1 (ja) |
JP (1) | JP4443611B2 (ja) |
CN (1) | CN101120327B (ja) |
WO (1) | WO2006088843A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7496786B2 (en) * | 2006-01-10 | 2009-02-24 | Stratus Technologies Bermuda Ltd. | Systems and methods for maintaining lock step operation |
US8271834B2 (en) * | 2008-12-15 | 2012-09-18 | International Business Machines Corporation | Method and system for providing immunity to computers |
JP2011237950A (ja) * | 2010-05-07 | 2011-11-24 | Fujitsu Ltd | 情報処理装置、バックアップサーバ、バックアッププログラム、バックアップ方法及びバックアップシステム |
TW201237630A (en) * | 2011-03-01 | 2012-09-16 | Wistron Corp | Method and computer system for processing data in a memory |
JP5699057B2 (ja) * | 2011-08-24 | 2015-04-08 | 株式会社日立製作所 | プログラマブルデバイス、プログラマブルデバイスのリコンフィグ方法および電子デバイス |
US9104639B2 (en) | 2012-05-01 | 2015-08-11 | SEAKR Engineering, Inc. | Distributed mesh-based memory and computing architecture |
CN105630732B (zh) * | 2015-12-17 | 2018-09-14 | 西北工业大学 | 一种双模冗余微处理器的热切换方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414861A (en) * | 1991-09-11 | 1995-05-09 | Fujitsu Limited | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time |
JP3319608B2 (ja) | 1991-10-18 | 2002-09-03 | ソニー株式会社 | 電子機器 |
US5450561A (en) | 1992-07-29 | 1995-09-12 | Bull Hn Information Systems Inc. | Cache miss prediction method and apparatus for use with a paged main memory in a data processing system |
EP0654740A1 (de) | 1993-11-22 | 1995-05-24 | Siemens Aktiengesellschaft | Bussteuerung |
US5513337A (en) | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
EP0834812A1 (en) | 1996-09-30 | 1998-04-08 | Cummins Engine Company, Inc. | A method for accessing flash memory and an automotive electronic control system |
JP4067063B2 (ja) | 1997-11-14 | 2008-03-26 | 松下電器産業株式会社 | マイクロプロセッサ |
US6625749B1 (en) * | 1999-12-21 | 2003-09-23 | Intel Corporation | Firmware mechanism for correcting soft errors |
US6578109B1 (en) | 2000-06-29 | 2003-06-10 | Sony Corporation | System and method for effectively implementing isochronous processor cache |
US7124331B2 (en) * | 2002-05-14 | 2006-10-17 | Sun Microsystems, Inc. | Method and apparatus for providing fault-tolerance for temporary results within a CPU |
US7467326B2 (en) * | 2003-02-28 | 2008-12-16 | Maxwell Technologies, Inc. | Self-correcting computer |
US7263631B2 (en) * | 2004-08-13 | 2007-08-28 | Seakr Engineering, Incorporated | Soft error detection and recovery |
US7343579B2 (en) * | 2004-11-30 | 2008-03-11 | Physical Sciences | Reconfigurable environmentally adaptive computing |
-
2005
- 2005-02-15 US US11/058,136 patent/US7437599B2/en not_active Expired - Fee Related
-
2006
- 2006-02-14 JP JP2007555335A patent/JP4443611B2/ja not_active Expired - Fee Related
- 2006-02-14 CN CN2006800048771A patent/CN101120327B/zh not_active Expired - Fee Related
- 2006-02-14 WO PCT/US2006/005131 patent/WO2006088843A1/en active Application Filing
- 2006-02-14 EP EP06735006.6A patent/EP1851639B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
EP1851639A4 (en) | 2010-09-01 |
EP1851639A1 (en) | 2007-11-07 |
US7437599B2 (en) | 2008-10-14 |
US20060184824A1 (en) | 2006-08-17 |
WO2006088843A1 (en) | 2006-08-24 |
CN101120327A (zh) | 2008-02-06 |
CN101120327B (zh) | 2010-04-14 |
JP4443611B2 (ja) | 2010-03-31 |
EP1851639B1 (en) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4443611B2 (ja) | 電子デバイスにおいてイミュニティモードを有効に実施するシステム及び方法 | |
KR101749466B1 (ko) | 비휘발성 메모리에 대한 데이터의 이벤트 트리거링된 저장 | |
US9444496B2 (en) | Correctable parity protected memory | |
US7320091B2 (en) | Error recovery within processing stages of an integrated circuit | |
JP4345334B2 (ja) | 耐障害計算機システム、プログラム並列実行方法およびプログラム | |
US20200218599A1 (en) | Methods and systems for smart memory data integrity checking | |
US10657010B2 (en) | Error detection triggering a recovery process that determines whether the error is resolvable | |
US10423783B2 (en) | Methods and apparatus to recover a processor state during a system failure or security event | |
JP5244981B2 (ja) | マイクロコンピュータ及びその動作方法 | |
US20150363272A1 (en) | Computing system with adaptive back-up mechanism and method of operation thereof | |
US20160179577A1 (en) | Method of Managing the Operation of an Electronic System with a Guaranteed Lifetime | |
US10817369B2 (en) | Apparatus and method for increasing resilience to faults | |
CN110865900A (zh) | 增强嵌入式***健壮性的一种方法 | |
KR20190058310A (ko) | 반도체 장치 | |
US8775863B2 (en) | Cache locking control | |
US20120233499A1 (en) | Device for Improving the Fault Tolerance of a Processor | |
CN117461026A (zh) | 用于协调持久性高速缓存刷新的***和方法 | |
US10185635B2 (en) | Targeted recovery process | |
US10289332B2 (en) | Apparatus and method for increasing resilience to faults | |
US8230286B1 (en) | Processor reliability improvement using automatic hardware disablement | |
KR101100894B1 (ko) | 임베디드 장치의 오류검출 및 복구방법 | |
US9043654B2 (en) | Avoiding processing flaws in a computer processor triggered by a predetermined sequence of hardware events | |
KR100757263B1 (ko) | 인덱싱 페이지를 이용한 데드록 방지 방법 및 이를실현시키기 위한 프로그램을 기록한 컴퓨터로 판독가능한기록 매체 | |
US20220100629A1 (en) | Micro-architectural fault detectors | |
CN117441144A (zh) | 用于处理异步重置事件同时维持持久性存储器状态的***和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4443611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |