JP2008512875A5 - - Google Patents

Download PDF

Info

Publication number
JP2008512875A5
JP2008512875A5 JP2007531406A JP2007531406A JP2008512875A5 JP 2008512875 A5 JP2008512875 A5 JP 2008512875A5 JP 2007531406 A JP2007531406 A JP 2007531406A JP 2007531406 A JP2007531406 A JP 2007531406A JP 2008512875 A5 JP2008512875 A5 JP 2008512875A5
Authority
JP
Japan
Prior art keywords
magnetic member
magnetic
etching
layer
insulating tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007531406A
Other languages
English (en)
Other versions
JP5261629B2 (ja
JP2008512875A (ja
Filing date
Publication date
Priority claimed from US10/937,660 external-priority patent/US7169623B2/en
Application filed filed Critical
Publication of JP2008512875A publication Critical patent/JP2008512875A/ja
Publication of JP2008512875A5 publication Critical patent/JP2008512875A5/ja
Application granted granted Critical
Publication of JP5261629B2 publication Critical patent/JP5261629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (15)

  1. 磁気トンネル接合デバイスを作製する方法であって、
    (a)第1の磁性部材を形成する段階と、
    (b)第2の磁性部材を形成する段階と、
    (c)前記第1の磁性部材と前記第2の磁性部材との間に配置された誘電材料から構成され、エッチングによって前記第1の磁性部材と前記第2の磁性部材との間に電気短絡を生じることができるほど薄い絶縁トンネル障壁層を形成する段階と、
    (d)前記絶縁トンネル障壁層を停止層として使用し、前記第2の磁性部材の選択部分をエッチングして前記絶縁トンネル層を貫通せずに前記第2の磁性部材が前記第1の部材から電気絶縁されるようにする段階と、
    を含む方法。
  2. 前記方法が更に、前記段階(c)の後で且つ前記段階(d)の前に、
    (c1)前記第2の磁性部材の上側表面上にコンタクト層を形成する段階と、
    (c2)前記コンタクト層を覆ってパターン化マスクを形成する段階と、
    (c3)前記コンタクト層の一部を選択的に除去する段階と、
    (c4)前記パターン化マスクを除去する段階と、
    を含む請求項1に記載の方法。
  3. 前記パターン化マスクがハードマスクを含むことを特徴とする請求項2に記載の方法。
  4. 前記パターン化マスクがフォトレジストを含む請求項2に記載の方法。
  5. 前記段階(d)が、
    (i)前記第2の磁性部材の大部分を第1のエッチング条件下で選択的にエッチングする段階と、
    (ii)前記段階(i)の後に、前記絶縁トンネル障壁層が停止層として機能するように第2のエッチング条件下で前記第2の磁性部材の残余部分を選択的にエッチングする段階と、
    を含む請求項1に記載の方法。
  6. 前記段階(i)が、第1のハロゲンベースの化学的機能性エッチャント化学種を含む第1のプラズマ源ガスを用いてプラズマエッチングする段階を含み、
    前記段階(ii)が、アルゴン及び酸素を含む第2のプラズマ源ガスを用いてプラズマエッチングする段階を含む、
    ことを特徴とする請求項5に記載の方法。
  7. 前記段階(i)が、Cl2とBCl3との混合物を含むエッチャント化学種を用いて反応プラズマエッチングする段階を含む請求項5に記載の方法。
  8. 前記段階(ii)が、前記エッチャント化学種に酸素を付加する段階を含む請求項5に記載の方法。
  9. 前記磁気トンネル接合デバイスが、磁気ランダムアクセスメモリデバイスで利用されることを特徴とする請求項1に記載の方法。
  10. 前記方法が更に、前記段階(d)に続き、
    (1)前記デバイスをHe及びH2を含有する環境内でプラズマ処理して腐食材料を除去する段階と、
    (2)任意選択的に、前記処理されたデバイスを洗浄する段階と、
    (3)前記デバイスを焼成して前記He及びH2を除去する段階と、
    を含む請求項1に記載の方法。
  11. 前記段階(1)が、100℃から285℃の温度でプラズマ処理を含み、前記環境が、少なくとも96容積%のHeと4容積%未満のH2とを含有し、前記段階(3)が、100℃から285℃の温度で前記デバイスを加熱する段階を含むことを特徴とする請求項10に記載の方法。
  12. 前記第1の磁性部材が、対象とする範囲において印加磁場の存在下で好ましい方向に固定された磁気モーメントを有する固定強磁性層であり、前記第2の磁性部材が、対象とする範囲において印加磁場の存在下で磁気モーメントが自由に回転するフリー強磁性層であることを特徴とする請求項1に記載の方法。
  13. 前記固定強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成され、前記フリー強磁性層が、NiFe、CoFe、CoFeB、NiFeCr、CoNiFe及びこれらの混合物からなる群から選択された材料から形成されることを特徴とする請求項12に記載の方法。
  14. 前記選択部分をエッチングする段階がさらに、前記第2の磁性部材及び前記絶縁トンネル障壁層の少なくとも1つの側部が非垂直プロファイルを定め、該プロファイルが前記少なくとも1つの側部から外方に突出することによって前記絶縁トンネルの分離が拡がり、前記第2の磁性部材及び前記絶縁トンネル障壁層の一部を選択的に除去して前記第2の磁性部材が前記第1の磁性部材から電気絶縁されるようにする段階を含む請求項1に記載の方法。
  15. (a)第1又は下側磁性部材と、
    (b)第1又は上側磁性部材と、
    (c)前記第1の磁性部材と前記第2の磁性部材との間に配置された誘電材料から構成された絶縁トンネル障壁層と、
    を備え、
    前記第2の磁性部材及び前記絶縁トンネル障壁層の少なくとも1つの側部が該少なくとも1つの側部から突出した非垂直プロファイルを定めることを特徴とする磁気トンネル接合デバイス。
JP2007531406A 2004-09-09 2005-09-09 ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法 Active JP5261629B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/937,660 US7169623B2 (en) 2004-09-09 2004-09-09 System and method for processing a wafer including stop-on-aluminum processing
US10/937,660 2004-09-09
PCT/US2005/032303 WO2006029374A2 (en) 2004-09-09 2005-09-09 System and method for processing a wafer including stop-on-aluminum processing

Publications (3)

Publication Number Publication Date
JP2008512875A JP2008512875A (ja) 2008-04-24
JP2008512875A5 true JP2008512875A5 (ja) 2008-10-16
JP5261629B2 JP5261629B2 (ja) 2013-08-14

Family

ID=35996768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531406A Active JP5261629B2 (ja) 2004-09-09 2005-09-09 ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法

Country Status (3)

Country Link
US (2) US7169623B2 (ja)
JP (1) JP5261629B2 (ja)
WO (1) WO2006029374A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374952B2 (en) * 2004-06-17 2008-05-20 Infineon Technologies Ag Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof
US7368299B2 (en) * 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8582252B2 (en) * 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
US7445943B2 (en) * 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US7618894B2 (en) * 2007-07-26 2009-11-17 Unity Semiconductor Corporation Multi-step selective etching for cross-point memory
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
JP5058206B2 (ja) * 2009-04-27 2012-10-24 株式会社東芝 磁気抵抗素子の製造方法
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
JP2012099589A (ja) * 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics
US9613825B2 (en) * 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US20140003118A1 (en) * 2012-07-02 2014-01-02 International Business Machines Corporation Magnetic tunnel junction self-alignment in magnetic domain wall shift register memory devices
US9466788B2 (en) * 2014-02-18 2016-10-11 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US20150236248A1 (en) 2014-02-18 2015-08-20 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
SG11201706167QA (en) * 2015-02-15 2017-09-28 Acm Res (Shanghai) Inc Method for removing barrier layer for minimizing sidewall recess
US9525125B1 (en) * 2015-08-20 2016-12-20 International Business Machines Corporation Linear magnetoresistive random access memory device with a self-aligned contact above MRAM nanowire
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
CN112563412B (zh) * 2019-09-25 2023-06-23 浙江驰拓科技有限公司 磁性隧道结刻蚀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001777B1 (en) * 1999-07-22 2006-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing a magnetic tunnel junction device
JP4809991B2 (ja) * 2001-04-17 2011-11-09 キヤノン株式会社 トンネル磁気抵抗素子の加工方法
US6682943B2 (en) 2001-04-27 2004-01-27 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
JP2003078185A (ja) * 2001-09-03 2003-03-14 Nec Corp 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ
JP3854839B2 (ja) * 2001-10-02 2006-12-06 キヤノン株式会社 磁気抵抗素子を用いた不揮発固体メモリ
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
JP2004214459A (ja) * 2003-01-06 2004-07-29 Sony Corp 不揮発性磁気メモリ装置及びその製造方法
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device

Similar Documents

Publication Publication Date Title
JP2008512875A5 (ja)
US10396279B2 (en) Magnetoresistive device and method of manufacturing same
JP2006524436A5 (ja)
JP2015216360A5 (ja)
JP5261629B2 (ja) ストップ−オン−アルミニウム処理を含むウェーハ処理のためのシステム及び方法
JP5296672B2 (ja) ストレッサを備える構造及びその製造方法
US9875965B2 (en) Semiconductor device
JP2005535119A5 (ja)
WO2005004161A3 (en) Integration scheme for avoiding plasma damage in mram technology
JP2011082509A (ja) 同じ基板上に集積されたケイ素およびゲルマニウムナノワイヤを備えるマイクロ電子デバイスの製造
JP2007035860A (ja) 半導体装置の製造方法
GB2495826A (en) Patterning contacts in carbon nanotube based transistor devices
KR102317586B1 (ko) 물리적 에칭 공정 동안 디바이스의 션팅을 감소시키기 위한 후처리
JP2018037656A5 (ja)
JP2016066793A5 (ja)
KR20190130169A (ko) 미리 패터닝된 시드 층을 가진 mtj 디바이스 프로세스/집적 방법
TW200913065A (en) Dry etching method of high-k film
TWI584375B (zh) 提高氧化物蝕刻選擇性的方法
CN104347415B (zh) 鳍式场效应晶体管及其形成方法
US20140212993A1 (en) Method of manufacturing a magnetoresistive device
JP2005142481A5 (ja)
CN109713118B (zh) 一种磁阻式随机存储器及其制造方法
JP4653470B2 (ja) エッチング方法
JP4534058B2 (ja) 半導体製造方法および半導体装置
JP2003534659A (ja) 半導体装置の反射防止膜をドライエッチングにより除去する方法