JP2008508541A - 回路相互接続試験の構成とその手法 - Google Patents
回路相互接続試験の構成とその手法 Download PDFInfo
- Publication number
- JP2008508541A JP2008508541A JP2007533001A JP2007533001A JP2008508541A JP 2008508541 A JP2008508541 A JP 2008508541A JP 2007533001 A JP2007533001 A JP 2007533001A JP 2007533001 A JP2007533001 A JP 2007533001A JP 2008508541 A JP2008508541 A JP 2008508541A
- Authority
- JP
- Japan
- Prior art keywords
- logic level
- flip
- reset
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318566—Comparators; Diagnosing the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
集積回路における論理レベル交差が検出される。例示的実施形態によれば、リセット信号が集積回路の論理レベルに応じてフリップフロップ(314)に供給される。集積回路の論理レベル交差状態はフリップフロップのリセット状態に応じて示される。一実施態様では、論理レベルが予想論理レベルと異なる場合、フリップフロップはリセットされる。別の実施態様では、1対のフリップフロップ(414、418)は、1つのフリップフロップだけが特定の論理レベルでリセットされるように実行され、論理レベルが交差する場合、両方のフリップフロップがリセットされる。両方のフリップフロップがリセットされている前述の状態を使用して論理レベル交差が示される。
Description
本発明は、一般に回路試験に関し、より詳細には、集積回路内の相互接続の試験に関わる回路試験の構成および手法に関する。
集積回路などの電子回路は急速なペースで複雑さおよび密度が増大してきており、これらの電子回路の実現にはてごろな価格で信頼度を増加させることが要求されてきた。この点に関して、様々な目的の電子回路の試験および解析がますます重要になってきたが、電子回路の性質および方向付けのためにますます複雑にもなっている。例えば、多くの集積回路構成要素が比較的小さいサイズに縮小され、構成要素に直接(例えば物理的に)アクセスすることが困難になっている。さらに、これらの構成要素間の間隔はさらにますます小さくなっており、構成要素へのアクセスがさらに困難になっている。
回路の試験および解析に使用される1つの手法は境界走査試験を含み、集積回路の境界セルは集積回路の他の部分を試験するためにアクセスされる。境界走査解析は、ソフトウェア制御によってJoint Test Access Group(JTAG)適合デバイスの境界ピンの制御および測定を容易にする。境界走査解析は、一般にIEEE Standard Test Access Port and Boundary Scan Architectureとして知られる米国電気電子学会(Institute of Electrical and Electronic Engineers)(IEEE)1149.1規格を使用して実施される。境界走査解析用に配置された回路は一般に組込みアーキテクチャを使用し、ピンは回路の「境界」に配置され、試験信号を回路におよびそれから送るようにアクセスできる。ピンによって与えられる入力は入力のタイプに応じて回路の様々な部分に結合される。回路からの出力はピンを介して外部試験回路に送られる。
境界走査セルは、一般に入力および/または出力目的のためにアクセスされる多目的要素として組み込まれる。試験回路がある境界走査セルのピンに入力を与える場合、セルは入力(または関連信号)を回路の他の部分に送る(例えば基本的には試験データを強制する)ことによって応答する。回路からの応答出力(または関連信号)は、同じまたは他の境界走査セルから試験回路に送られる。これらの入力および出力は、アクセスするのが難しいことがある回路内の回路素子に必ずしも(直接または別の方法で)アクセスせずに、境界走査セルを使用して連続的にシフトインおよびシフトアウトすることができる。さらに、比較的簡単な試験入力(例えばベクトル)を使用して境界走査セルを介して試験を行うことができ、(境界走査セルなしでは必要になることがあるような)順序論理を初期化する必要が緩和される。
多くの集積回路は回路素子間の相互接続に関する欠陥に弱い。これらの相互接続はしばしば開路(不連続)または短絡(相互接続間の短絡回路)を示す。多くの高速相互接続では、信号波形はこれらおよび他の欠陥の結果として単純な「0」または「1」として見ることができず、波形が送られる相互接続の質が信号形状に影響する。他の信号からのクロストーク、インピーダンス整合、および伝搬遅延などの特性が相互接続の質を決定する。低品質相互接続の場合には信号波形は劣化することがある。境界走査解析はそのような低品質相互接続を代表する開路および短絡タイプの欠陥を検出するのに有用である。しかし、境界走査解析は、開路および短絡の検出への用途に限定され、一般に、開路、短絡、および他の欠陥に関する他の状態および特性の検出に適用できていない。
これらおよび他の限界により様々な通信手法をもつ集積デバイスの実現が困難になっている。
本発明の様々な態様は、境界走査セルタイプの構造などの様々な回路用の手法を含む。本発明はいくつかの実施態様および用途において例示され、それらのいくつかが以下に概要を示される。
本発明の例示的実施形態によれば、集積回路の特性が境界走査手法を使用してフリップフロップのリセット状態に応じて検出される。特定の回路によって表される論理レベルの予想値および実際値を使用してフリップフロップのリセットが制御される。リセット状態をモニターするかそうでなければそれを使用して予想値と実際値との間の関係を検出する(すなわち両方の値が一致するかまたはしないかが検知される)。
本発明のより特定の例示的実施形態では、境界走査セルは前述の手法を実施する回路を含む。
本発明の別の例示的実施形態では、境界走査セルおよび手法を使用して集積回路(IC)の論理レベル交差が検出される。境界走査セルは、論理回路の出力に結合された非同期リセットを有するフリップフロップを含む。論理回路は予想論理値と実際論理値が一致しない場合、フリップフロップにリセット信号を与えるように構成される。フリップフロップは「1」値にプレロードされ、リセットに際して論理レベル交差を検出するのに使用される「0」値に変わる。
本発明の別の例示的実施形態では、前述の境界走査セルおよび手法は2つのフリップフロップの使用を含み、各フリップフロップは非同期リセットを有する。各それぞれのフリップフロップは、各予想論理レベルに対してフリップフロップの一方がリセットされ、フリップフロップの他方がリセットされないように、予想および実際論理値に応じてリセット信号を各フリップフロップに与える論理回路に結合されている。論理レベル交差が生じる場合、論理回路は両方のフリップフロップにリセット信号を与え、両方のフリップフロップの状態はリセットされ、論理レベル交差を示す。次に、フリップフロップの値が比較され、論理レベル交差が検出される。用途によっては、比較回路は、フリップフロップの値を比較し、論理レベル交差を示す信号を与えるように実行される。
本発明の前述の概要は、本発明の各実施形態またはすべての実施態様を説明することは意図されていない。本発明の前述の概要は、本発明の各例示された実施形態またはすべての実施態様を説明することは意図されていない。以降の図および詳しい説明は、より詳細にこれらの実施形態を例示する。
本発明は、添付図面に関連して本発明の様々な実施形態の以降の詳細な説明を考慮してより完全に理解することができる。
本発明は様々な変更および代替の形態に適用できるが、その詳細は図面に例として示されており、詳細に説明される。しかし、本発明を説明された特定の実施形態に限定することは意図されていないことが理解されるべきである。そうではなく、添付の特許請求の範囲によって定義されるような本発明の範囲に入る変更形態、等価形態、および代替形態を含むことが意図されている。
本発明は、電子通信に関する様々な回路および手法に、特にレーン間の通信に関するそれらに適用可能であると考えられる。本発明は必ずしもそのような用途に限定されないが、本発明の様々な態様の真価はそのような環境における実例の説明によって最もよく得られる。
本発明の例示的実施形態によれば、境界走査セル手法は集積回路の論理レベル交差の検出を容易にする。境界走査セル手法は、論理レベル交差の検出を機能的に実行するのに境界走査セルを使用し、結果として一般に特定の回路状態に関連した特定の論理レベルをアサートすることを含む。
論理レベル交差は、結合された回路に関連する作用によって1つまたは複数の方法で生成される。例えば、いくつかの実施態様では、論理レベル交差により特定の論理レベル(すなわち「0」または「1」)が特定のノードまたは回路素子上にアサートされる。短絡または開路がこの種のアサーションを引き起こす。この交差により、一般に特定の論理レベルを「1」から「0」に、または「0」から「1」に切り替えられることができる。用途によっては、論理レベル交差は、既に論理レベル「1」である回路素子に「1」がアサートされる場合のように、必ずしも論理レベルの切替えを引き起こさない。
用途によっては、論理レベル交差は、一般に、必ずしも特定の回路素子の論理レベルに変化を引き起こすことなく、特定の論理レベルをアサートするのに使用される電圧レベル(または他の関連レベル)に影響を与える。例えば、論理レベル「1」が回路素子の特定の電圧レベルにアサートされる場合、レベル交差は、一般に、論理レベルを「0」に必ずしも切り替えずに、電圧レベルを変更することがある。
実際上、論理レベル交差は、回路素子の電圧レベルに寄生効果を有しており、そのために、電圧レベルのかなりの変化が「1」値と「0」値との間で論理レベルを揺らすこともあり、揺らさないこともある。この点に関して、この手法(また、本明細書で説明する他のもの)を使用して検出される論理レベル交差作用は必ずしも論理レベルの揺れをもらさない。
別の例示的実施形態では、論理レベル交差の検出を容易にする境界走査セルの特徴は、従来の境界走査セルに論理回路を追加することによって他の(すなわち、従来の)境界走査手法で実現される。この実施形態では、論理レベル交差は、境界走査セルで利用可能な信号の予想レベルおよび実際レベルに応じて検出される。用途によっては、予想レベルと実際レベルとの間の比較は、例えば電気的に(論理的にまたは別の方法で)2つの信号を比較することによって交差を検出するために行われる。
前述の手法の1つまたは複数は、図1および2に示され、以下で説明される構成と手法に関連して実施することができる。
図1は、本発明の別の例示的実施形態によるチップ100上で実施される境界走査の構成および手法を示す。複数の境界走査セル120〜130は、JTAGタイプの解析を使用してコア論理回路110を試験するためにチップ100上に組み込まれる。境界走査セルは、入力信号および出力信号の実行ならびに他の境界走査セルへの結合を行うためにポート150〜155および様々な回路140〜147に結合される。試験アクセス・ポート(TAP)コントローラ115は、TAPコントローラをアクセスするために組み込まれた部分116、117、および118で境界走査セルの動作を制御する。試験データ・イン(TDI)ポート102ならびに試験データ・アウト(TDO)ポート102および104は、それぞれ本明細書で説明されるような論理レベル交差を示すものなどの試験データの入出力用に組み込まれる。
レベル交差検出器回路160は、論理レベル交差を境界走査セル124で検出するために組み込まれる。様々な実施態様では、そのようなレベル交差検出器回路は、コア論理回路110、またはポート150〜155を介して結合された他の回路から受け取った信号を試験するために、境界走査セルの異なるまたは他のものと共に組み込まれる。
図2は、本発明の別の例示的実施形態による、共通回路板205に結合されたチップ210および230上の2つの境界走査組込み型集積回路に関する境界走査構成および手法200を示す。チップ210および230の各々ならびに各々に対応する回路は、図1に示されたチップ100に関連して前述されたものと同様の方法で組み込まれる。ここで、チップ230は、レベル交差検出器回路160が境界走査セル124に組み込まれているように示され、チップ210はそのようなレベル交差検出器なしで組み込まれている。いくつかの実施態様では、チップ210は境界走査セルの1つまたは複数と共にレベル交差検出器を含む。簡潔にするために、チップ210および230のいくつかの個々の回路構成要素はラベル表示されずまたはさらに説明されない。
図2に示される実施態様では、境界走査セル124のレベル交差検出器160は、チップ230またはチップ210のレベル交差を検出するために適用することができる。例えば、チップ230上のコア論理回路からのレベル交差出力は、境界走査セル123を通って、境界走査セル124のレベル交差検出器160に回路142および143を通って供給することができる。同様に、チップ210のコア論理回路からのレベル交差出力は、境界走査セル226を通って、境界走査セル124のレベル交差検出器160に、回路245、ポート253および152、ならびに回路143を通って供給することができる。
図3は、本発明の別の例示的実施形態による、境界走査セルに結合された集積回路(IC)のレベル交差を検出するために組み込まれた境界走査セル300を示す。セル300には、シフト入力「SI」320、実質値入力「PI」322(試験されているICの実際の論理レベルを表わす)、およびクロック入力「TCK」324用の入力ピンならびにシフト出力「SO」326が含まれる。セル300には、この例では2対1マルチプレクサ310および312の形態で表わされた論理回路がさらに含まれる。マルチプレクサ310の入力は、「1」入力および「0」入力にそれぞれ結合されたシフト入力「SI」320およびシフト出力「SO」326である。マルチプレクサ312の「1」入力はマルチプレクサ310の出力であり、「0」入力は実質値入力322である。
マルチプレクサ310および312は、それぞれ制御入力「c0」および「c1」に応じて「1」および「0」入力の一方を送る。例えば、マルチプレクサ310を参照して、「c0」が「0」であるとき「SO」326がマルチプレクサ312に送られ、「c0」が「1」であるとき「SI」320がマルチプレクサ312に送られる。同様に、マルチプレクサ312は、「c1」が「1」であるときマルチプレクサ310の出力を送り、「c1」が「0」であるとき「PI」322を送る。したがって、マルチプレクサ312のこの出力はキャプチャ・フリップフロップ(SFF)314に送られる。
入力「PI」322は、2入力XORゲート316の一方の入力にも結合され、XORゲートの他方の入力は予想値入力「lxd_expect」330である。XORゲート316の出力は2入力NANDゲート318の一方の入力に結合され、NANDゲートの他方の入力はイネーブル入力信号「lxd_enable」332である。NANDゲート318の出力は、キャプチャ・フリップフロップ314の(低アクティブ)非同期リセットに結合される。したがって、キャプチャ・フリップフロップ314は、マルチプレクサ312の出力、「TCK」信号324、およびNANDゲート318の出力(フリップフロップの非同期リセットで)に応じてシフト出力「SO」326を出力する。
1つの実施態様では、JTAG TAP(試験アクセス・ポート)コントローラは、制御入力「c0」および「c1」ならびに命令レジスタから検索することができる「lxd_expect」および「lxd_enable」信号を供給するようにプログラムされる。ある場合には、セル300が実行される集積回路(IC)に組み込まれた駆動境界走査(BS)セルが、一般に「lxd_expect」信号を駆動する。他の場合には、レジスタを使用して「lxd_expect」および/または必要に応じて他の値が与えられる。
論理レベル交差の試験モードを始めるとき、「SI」320入力ならびに制御入力「c0」および「c1」は「1」にアサートされる。「SI」320の「1」はマルチプレクサ310の「1」入力からマルチプレクサ312の「1」入力に送られ、次にSFF314を「1」にプレロードする。このプレローディングは、例えばセル300が組み込まれるIC用のJTAG TAPコントローラがShift−DR状態/モードの間に、例えばEXTESTまたはプレロード命令を使用して実行される。「1」がSFF314でプレロードされた後、「c0」は「0」にされ、一方、「c1」は「1」に維持されてSFFで値が保持される。このプレロード期間(および論理レベル交差を検出する準備ができるまで)に、「Ixd_enable」は低レベルに保持されてSFF314の望ましくないリセットはされない。
論理レベル交差を検出する準備ができたとき、キャプチャ・モードが始められる(例えば、JTAG TAPコントローラのCapture−DR状態/モードで行われる)。キャプチャ・モード中、適切な命令がロードされるとき(例えば、命令「LXD」がロードされるとき)駆動BSセルのアップデイト信号の後でイネーブル「lxd_enable」信号は「TCK」324信号の立上りエッジで「1」にされる。セル300をもつICの第2の境界走査セルは予想値信号「lxd_expect」330を供給することができる。イネーブル信号の変化(すなわち「0」から「1」)後の期間に、ある値が入力ICピン「PI」322に存在し、その値が予想値「Ixd_expect」330からの反転である場合、フリップフロップ314はリセットされることになる。特に、XORゲート316を参照して、「PI」322および「Ixd_expect」330が比較され、「PI」が「Ixd_expect」と異なる場合、XORゲート316は「1」をNANDゲート318に送る。次に、XORゲート316からの出力および「lxd_enable」332が共に「1」である場合、NANDゲート318は「0」を送る。
いくつかの実施態様では、「PI」322の実際値が調べられて論理レベル交差がSFF314からシフトアウトされた「0」として示されていることを確認する。これらの実施態様では、「SO」326が0であることが検知されたとき、TAPコントローラは、「c1」を「0」にアサートして「PI」322の値をSFF314に送る。この値は「SO」326を通ってシフトアウトされ確認される。
このようにして、前述の手法を使用して、セル300は信号の実際のアップデイトの後に「TCK」期間(「TCK」信号324の期間)の半分で始まる望ましくないレベル交差を検出する。さらに、セル300は観測モード(すなわちノーマル・モード)を可能にし、「c1」は「0」にアサートされ、それに応じてマルチプレクサ312は「PI」322をSFF314に送る。次に、SFF314の値は「SO」326を通ってシフトアウトすることができる(必要に応じて、「c0」を「0」におよび「c1」を1に設定することによってSFFで保持される)。
別の実施形態では、「TCK」信号324の周波数および/またはデユーティサイクルは、望ましくないレベル交差が生じる瞬間に関する情報を突きとめるように調節される。「TCK」324が調節され、セル300が実行されている回路が遅かれ早かれクロック制御され、その結果「SO」326がより早い時間またはより遅い時間の回路の状態を表す。したがって、論理レベル交差に関する回路の状態は様々な時間に検出することができる。この手法は様々な方法で実行することができる。例えば、レベル交差が「TCK」324の最初の周波数またはデユーティサイクルを使用して検出される場合、論理レベル交差が検出されなくなるまで、回路は反復境界走査実行に対してより早く繰り返してクロック制御することができる。論理レベル交差が検出されない時間は、論理レベル交差がまだ生じていないことを示しており、論理レベル交差が生じる時間(例えば論理レベル交差を示す前の反復の近く)を正確に特定するのに役立つ。この時間を使用して論理レベル交差を特定の回路および/または回路の動作状態と関係付けることができる。この手法は、図4および5に関連して以下に説明されるものなどの本明細書で説明される他の実施形態で実施することができる。
より特定の実施態様では、論理レベル交差が前節で説明されたように正確に特定された後、さらなる境界走査反復が「TCK」324の比較的細かい調整を使用して行われる。これらの反復を使用して論理レベル交差が生じた時点をより厳密に特定し、次にそれを使用して論理レベル交差に対応する回路および/または回路の動作状態をより厳密に特定する。
本明細書の図の様々なものは、同様である特徴、または本明細書の図の他のものやその他のものに関連して説明されたものと同様に実行することができる特徴を共有する。この点に関して、以降の図の回路(およびその機能)のいくつかの詳細な説明は簡潔のために省略される。
図4は、本発明の別の例示的実施形態による、2つのリセット可能なフリップフロップSFF414およびSFF418を使用してレベル交差を検出するために組み込まれる境界走査セル400を示す。境界走査セル400の様々な部分は、図3の境界走査セル300に関連して示され、説明されたものと同様である。ここで、2つのマルチプレクサ410および412は、図示のように、互いに結合され、かつ信号「SI」420、「PI」422、「TCK」424を入力し、フリップフロップ414の出力を出力するように結合される。制御信号「c0」および「c1」はそれぞれマルチプレクサ410および412で実行される。
マルチプレクサ412の出力はSFF414に結合され、それはNANDゲート440に結合された非同期入力を有し、さらに「TCK」424によって駆動される。NANDゲート440は入力として「PI」422(反転された)および「lxd_enable」信号432を有する。SFF414の出力は、マルチプレクサ410の「0」入力ならびに2入力マルチプレクサ416の「1」入力に送られる。2入力マルチプレクサ416の「0」入力は信号「SO」426に結合される。マルチプレクサ410の出力は、マルチプレクサ410および416の両方に結合される制御信号「c0」に応じてSFF418に送られる。SFF418の非同期リセットは、入力として「lxd_enable」432および「PI」422を有するNANDゲート442に結合される。
イネーブル信号「lxd_enable」432が「0」から「1」に変化した後、「PI」422で「0」が検出された場合、SFF414はリセットされる。特に、「lxd_enable」が高レベル(「1」)に保持され、「PI」422の「0」がNANDゲート440に(反転後)「1」として与えられる場合、「0」がSFF414の非同期リセットに与えられる。NANDゲート442が「lxd_enable」432および「PI」の両方からの「1」を与えられ、対応する「0」がSFF418に与えられた結果、「1」が「PI」422にある場合、SFF418はリセットされる。入力ピンにおける誤りのない変化(「0」から「1」へまたは「1」から「0」への変化)によって、SFF414またはSFF418の一方がリセットされ、「0」を含むことになる。両方のフリップフロップ414および418は「1」でプレロードされ、スキャンチェーンの一部である。各フリップフロップ414および418からの結果がShift−DR中にシフトアウトされ確認され、SFF414およびSFF418が共にリセット状態(SFF414およびSFF418が共に「0」を含む)であることは論理レベル交差を示している。
実際上、SFF414およびSFF418の各々の値は順次「SO」426からシフトアウトされるので、様々な場合の「PI」422の値により、異なる値が異なる時間にそれぞれのNANDゲート440および442に与えられ、1対の値が「SO」426から順次シフトアウトされる。例えば、「PI」422が「1」の場合、「lxd_enable」432が「0」から「1」に変わるとき、SFF414はリセットされず、SFF418はリセットされる。しかし、「PI」422の値が「1」から「0」に(交差論理レベル)変化し、一方「lxd_enable」432が高レベルである場合、SFF414もリセットされる。同様に、「lxd_enable」432が「0」から「1」に変わるとき「PI」422は「0」であるが、「PI」が「1」に交差し「lxd_enable」432が高レベルに保持されている場合、SFF414およびSFF418は順次リセットされる。「0」から「1」または「1」から「0」への「PI」422の論理レベル交差を含むどちらの場合でも、SFF414およびSFF418の値は共に「0」としてシフトアウトされ、したがって論理レベル交差が検出される。この手法ならびに図5で以下に説明する手法では、予想論理レベルは必ずしも論理レベル交差を検出するのに知る必要がない。
図5は、本発明の別の例示的実施形態による、2つのフリップフロップ(SFF414およびSFF418)からの出力をもつXOR機能を含む手法を使用してレベル交差を検出するために組み込まれる境界走査セル500を示す。410から442まで番号付けられた回路を含む図5に示される様々な回路は、図4に示されたセル400と全般的に変わらない方法で実行することができる。
図4に示された回路に対して図5の追加回路は、入力としてSFF418の出力および「SO」426を有する2入力XORゲート550を含む。XORゲート550の出力はマルチプレクサ552の「1」入力に結合され、それは「PI」422に結合された「0」入力およびマルチプレクサ412の「0」入力に結合された出力を有する。マルチプレクサ552の制御信号は「Ixd_capture」信号534である。
図4の回路に共通する図5の回路に対して、図4の回路に比べて違いは、以降のものを含む。マルチプレクサ412の「0」入力は「PI」422ではなくマルチプレクサ552の出力に結合される。SFF410の出力は、SFF416の「1」入力(今は「SI」420である)ではなく「SO」426である。SFF418の出力は「SO」でなく、さらにXORゲート550の2つの入力のうちの一方に結合される。
図5において、2つのフリップフロップ414および418の出力のXOR機能(XORゲート550における)を使用して、「lxd_enable」432のアサーション(「1」)中に論理レベル交差が観測されたかどうかが検出される。具体的には、フリップフロップSFF414およびSFF418は、それぞれ図4に示されたものと同様の方法でNANDゲート440および442で実行される。SFF414および418が「1」にプレロードされた後、「1」で「lxd_enable」432のアサーション中に「PI」422の論理レベル交差があると両方のフリップフロップがリセットされる。
適切な命令(例えば「LXD」)がアクティブ(「1」)で、「c1」が低レベル(「0」)に保持されるキャプチャ・モード(例えばTAPコントローラのCapture−DRモード)中に、XORゲート550の値は、マルチプレクサ552および412を通るのでSFF414にキャプチャされる。この命令「LXD」がアクティブな場合、SFF414の入力は、マルチプレクサ552によって選択されるXORゲート550のXOR出力によって駆動される。この用途では、SFF414は、オプションとしてスキャンチェーン(すなわちセル500が適用されるICで実行されるような)の一部である単なるフリップフロップである。この手法では、図4に示されるようにセルの外で行われるSFF414およびSFF418の値の比較がXORゲート550で自動的に実行される。すなわち、XORゲート550の出力が「0」である場合、論理レベル交差が示される。
いくつかの実施態様で、図3および図5に示される例示的実施形態を参照して、境界走査セルは、「lxd_enable」および「lxd_capture」信号が低レベルに保持されている場合、通常の観察専用BSセルとして現れる。この手法は、「LXD」命令が選択されている場合に限り「lxd_enable」および「lxd_capture」信号をアクティブにすることによって実行される。同様の手法が前述されており、「PI」信号がマルチプレクサにアサートされた対応する信号によって送られシフトアウトされて、シフト出力信号を供給するフリップフロップに与えられる。
前述され図に示された様々な実施形態は、例としてのみ提供され、本発明を限定するように解釈されるべきでない。前述の説明および図に基づいて、当業者なら、本明細書に図示され説明された例示的実施形態および応用例に厳密に従うことなしに、様々な改変および変更を本発明に行うことができることを容易に認識されよう。例えば、前述の例示的実施形態および実施態様の1つまたは複数は、様々な回路、境界走査セル構成、および他の手法で実行することができる。先に図示および/また説明された回路によって個々にまたは一括して示された他の回路機能は、同様の機能を行う他の回路を使用して実行することもできる。例えば、フリップフロップおよび関連するNANDゲートによりリセットが制御されるリセット手法で説明され、図示されたように、NANDゲートが代わりにANDゲートで実行され、それに応じてフリップフロップのリセットを実行(例えば高レベル−アクティブ)することができる。さらに、フリップフロップのリセットの機能は、フリップフロップにプレロードされた「0」(「1」の代わりの)をもつセット機能によって実行することができる。そのような改変および変更は、添付の特許請求の範囲に記載される本発明の趣旨および範囲から逸脱しない。
Claims (21)
- 集積回路において論理レベル交差を検出するための境界走査回路構成であって、前記集積回路の実際の論理レベルに応じて変化する値を有するリセット信号に結合されたリセット入力を有し、前記リセット信号に応じて「1」から「0」値にリセットされるフリップフロップを含む論理レベル交差検出回路と、前記フリップフロップのリセット状態に応じて前記集積回路の論理レベル交差状態を示すように適合された論理レベル交差回路とを備える構成。
- 前記論理レベル交差検出回路が前記実際の論理レベルおよび予想論理レベルに応じて前記リセット信号を供給するように構成および配置されたリセット回路を含む、請求項1に記載の構成。
- 前記リセット回路は、前記実際の論理レベルが前記予想論理レベルに一致する場合、第1の値を有するリセット信号を供給し、前記実際の論理レベルが前記予想論理レベルと異なる場合、第2の値を有するリセット信号を供給するように構成および配置され、前記リセット信号が前記第2の値を有する場合、前記フリップフロップがリセットするように構成される、請求項2に記載の構成。
- 前記論理レベル交差検出回路が前記集積回路の実際の論理レベルに応じて変化する別のリセット信号に結合されたリセット入力を有する別のフリップフロップをさらに含み、各フリップフロップリセット入力に供給される前記リセット信号が、特定の論理レベルに対して、それぞれ前記フリップフロップの一方をリセットし、他方をリセットしないように供給され、前記論理レベル交差検出回路が両方のフリップフロップの前記リセット状態に応じて前記集積回路の前記論理レベル交差状態を示すように適合される、請求項1に記載の構成。
- 前記論理レベル交差回路は、前記フリップフロップの両方がリセットされる場合、前記集積回路の論理レベル交差状態を示すように適合される、請求項4に記載の構成。
- 各フリップフロップに供給される前記リセット信号が前記集積回路の前記実際の論理レベルの変化に応じて変化することが可能であり、前記集積回路の前記実際の論理レベルが変化する場合、両方のフリップフロップがリセットされる、請求項4に記載の構成。
- 選択的に、信号値のシフトを前記フリップフロップにロードし、ある値を前記フリップフロップで保持し、前記実際の論理レベル値を前記フリップフロップにロードするモードで作動するように構成および配置されたローディング回路と、前記実際の論理レベルを予想論理レベルと比較するように適合された比較回路と、前記フリップフロップをリセットするためにリセット信号を前記フリップフロップに送ることができるように適合されたイネーブル回路とをさらに含み、ローディングモード中に「1」を前記フリップフロップにロードし、前記「1」がロードされた後、前記フリップフロップの前記値をホールドモードで保持するように適合され、前記イネーブル回路を介してイネーブルモードを開始し、前記イネーブルモード中に、前記実際の論理レベルが前記予想論理レベルに一致しないことに応じて前記比較回路からのリセット信号を前記フリップフロップに供給するように適合され、前記フリップフロップの前記値に応じて論理レベル交差を検出するために前記フリップフロップの前記値をシフトアウトするようにさらに適合される、請求項1に記載の構成。
- 前記比較回路は、前記実際の論理レベルが予想論理レベルと一致しない場合、「1」を送るように適合されたXOR回路であり、前記イネーブル回路が、「1」の値を有するイネーブル信号を受け取るのに応じて前記XOR回路からの前記「1」を前記フリップフロップに送るように適合されたNANDゲートを含む、請求項7に記載の構成。
- 前記ローディング回路が制御入力に応じて制御されるマルチプレクサを含み、前記制御入力が、選択的に、前記信号値のシフトを前記フリップフロップにロードし、前記値を前記フリップフロップで保持し、前記実際の論理レベル値を前記フリップフロップにロードするためにプログラムされる、請求項7に記載の構成。
- 集積回路において論理レベル交差を検出するための境界走査回路構成であって、第1および第2のフリップフロップと、選択的に、前記第1および第2のフリップフロップ回路をある値でロードし、前記値を前記第1および第2のフリップフロップに保持し、前記集積回路の実際の論理レベルを前記フリップフロップに送るように構成および配置されたローディング回路と、前記集積回路の第1の実際の論理レベルに応じて前記第1のフリップフロップをリセットするように構成および配置された第1のリセット回路と、前記第1の実際の論理レベルの反転したものである前記集積回路の第2の実際の論理レベルに応じて前記第2のフリップフロップをリセットするように構成および配置された第2のリセット回路と、前記第1および第2のリセット回路に結合され、リセット信号を前記フリップフロップに送るために前記第1および第2のリセット回路をイネーブルする信号を供給するように構成および配置されたイネーブル回路とを備える構成。
- 前記イネーブル回路がイネーブル信号を前記リセット回路に供給する場合、前記第1および第2のリセット回路は、実際の論理レベルが前記第1の論理レベルと第2の論理レベルとの間で切り替わるのに応じてそれぞれ前記第1および第2のフリップフロップをリセットするように構成される、請求項10に記載の構成。
- 前記フリップフロップの値をシフトアウトするためにクロック信号を前記フリップフロップに供給するように構成および配置されたクロッキング回路をさらに備える、請求項10に記載の構成。
- 前記フリップフロップの前記値を比較し、前記比較を示す信号を出力するように構成および配置された比較回路をさらに備える、請求項10に記載の構成。
- 前記比較回路は、前記イネーブル回路が前記イネーブル信号を供給した後、両方のフリップフロップの前記値が等しいことに応じて、論理レベル交差を示す信号を出力するように構成および配置される、請求項13に記載の構成。
- 前記イネーブル信号が供給される期間中、前記集積回路の前記実際の論理レベルが一定のとき前記フリップフロップの一方だけがリセットされ、前記イネーブル信号が供給される期間中、前記集積回路の前記実際の論理レベルが論理レベル間を交差するとき前記フリップフロップの両方がリセットされるように前記第1および第2のリセット回路ならびに前記フリップフロップが構成および配置される、請求項10に記載の構成。
- 集積回路における論理レベル交差を検出する方法であって、リセット信号が前記集積回路の実際の論理レベルに応じて変化する値を有し、フリップフロップが前記リセット信号に応じて「1」から「0」値にリセットされ、前記リセット信号を前記フリップフロップに供給することと、前記フリップフロップのリセット状態に応じて前記集積回路の論理レベル交差状態を示すこととを含む方法。
- リセット信号を供給することが前記実際の論理レベルおよび予想論理レベルに応じて前記リセット信号を供給することを含む、請求項16に記載の方法。
- リセット信号を供給することが、前記実際の論理レベルが前記予想論理レベルに一致する場合、第1の値を有するリセット信号を供給することと、前記実際の論理レベルが前記予想論理レベルと異なる場合、第2の値を有するリセット信号を供給することとを含み、前記リセット信号が前記第2の値を有する場合、前記フリップフロップがリセットされる、請求項17に記載の方法。
- 前記集積回路の実際の論理レベルに応じて別のリセット信号を別のフリップフロップに供給することをさらに含み、前記リセット信号を各フリップフロップに供給することが、特定の論理レベルに対して、それぞれ前記フリップフロップの一方をリセットし、他方をリセットしないリセット信号を供給することを含み、前記リセット状態に応じて前記集積回路の前記論理レベル交差状態を示すことが、両方のフリップフロップの前記リセット状態に応じて前記集積回路の前記論理レベル交差状態を示すことを含む、請求項16に記載の方法。
- 前記リセット信号を各フリップフロップに供給することが、前記集積回路の前記実際の論理レベルが論理レベル間で切り替わるときリセット信号を両方のフリップフロップに供給することを含み、両方のフリップフロップの前記リセット状態に応じて前記集積回路の前記論理レベル交差状態を示すことが、両方のフリップフロップがリセットされるとき論理レベル交差を示すことを含む、請求項19に記載の方法。
- 前記フリップフロップの前記値をシフトアウトするためにクロック信号を前記フリップフロップに供給することと、前記集積回路の論理レベル交差状態が示されるとき、1)前記フリップフロップに「1」をロードし、前記クロック信号を調節するステップと、2)前記リセット信号を前記フリップフロップに再度供給するステップと、3)前記フリップフロップの前記リセット状態に応じて前記集積回路の論理レベル交差状態を示すステップとによって前記論理レベル交差のタイミング状態を決定することと、前記論理レベル交差のタイミング特性を特定するために選択的にステップ1からステップ3を繰り返すこととをさらに含む、請求項16に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59183404P | 2004-07-28 | 2004-07-28 | |
PCT/IB2005/052551 WO2007026191A1 (en) | 2004-07-28 | 2005-07-28 | Circuit interconnect testing arrangement and approach therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008508541A true JP2008508541A (ja) | 2008-03-21 |
Family
ID=35058790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007533001A Withdrawn JP2008508541A (ja) | 2004-07-28 | 2005-07-28 | 回路相互接続試験の構成とその手法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7685488B2 (ja) |
EP (1) | EP1810044B1 (ja) |
JP (1) | JP2008508541A (ja) |
CN (1) | CN101031809B (ja) |
AT (1) | ATE430319T1 (ja) |
DE (1) | DE602005014261D1 (ja) |
WO (1) | WO2007026191A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531197B2 (en) * | 2008-07-17 | 2013-09-10 | Freescale Semiconductor, Inc. | Integrated circuit die, an integrated circuit package and a method for connecting an integrated circuit die to an external device |
EP2331979B1 (en) * | 2008-09-26 | 2012-07-04 | Nxp B.V. | Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device |
US7945831B2 (en) * | 2008-10-31 | 2011-05-17 | Texas Instruments Incorporated | Gating TDO from plural JTAG circuits |
CN103091626B (zh) * | 2011-11-04 | 2015-07-15 | 深圳迈瑞生物医疗电子股份有限公司 | Jtag测试链路及其超声诊断仪 |
US10473717B2 (en) * | 2016-11-09 | 2019-11-12 | Texas Instruments Incorporated | Methods and apparatus for test insertion points |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056094A (en) | 1989-06-09 | 1991-10-08 | Texas Instruments Incorporated | Delay fault testing method and apparatus |
US5815512A (en) * | 1994-05-26 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory testing device |
US6000051A (en) | 1997-10-10 | 1999-12-07 | Logic Vision, Inc. | Method and apparatus for high-speed interconnect testing |
FR2790832B1 (fr) | 1999-03-08 | 2001-06-08 | France Telecom | Procede de test de circuits integres avec acces a des points de memorisation du circuit |
GB2370364B (en) * | 2000-12-22 | 2004-06-30 | Advanced Risc Mach Ltd | Testing integrated circuits |
EP1233276B1 (en) | 2001-02-19 | 2004-12-01 | Lucent Technologies Inc. | Boundary scan delay chain for crosschip delay measurement |
CN1369714A (zh) * | 2001-07-18 | 2002-09-18 | 中国人民解放军第二炮兵工程学院技术开发中心 | 大规模集成电路边界扫描测试*** |
EP1286170A1 (en) * | 2001-08-14 | 2003-02-26 | Lucent Technologies Inc. | Scan flip-flop with bypass of the memory cell of the flipflop |
US20030149924A1 (en) | 2002-02-01 | 2003-08-07 | Bedal Glenn E. | Method and apparatus for detecting faults on integrated circuits |
US7380186B2 (en) * | 2003-01-28 | 2008-05-27 | Nxp B.V. | Boundary scan circuit with integrated sensor for sensing physical operating parameters |
US7305601B2 (en) * | 2004-11-17 | 2007-12-04 | Lsi Corporation | Method and test apparatus for testing integrated circuits using both valid and invalid test data |
-
2005
- 2005-07-28 US US11/572,808 patent/US7685488B2/en not_active Expired - Fee Related
- 2005-07-28 WO PCT/IB2005/052551 patent/WO2007026191A1/en active Application Filing
- 2005-07-28 DE DE602005014261T patent/DE602005014261D1/de active Active
- 2005-07-28 EP EP05776475A patent/EP1810044B1/en not_active Not-in-force
- 2005-07-28 JP JP2007533001A patent/JP2008508541A/ja not_active Withdrawn
- 2005-07-28 CN CN2005800328725A patent/CN101031809B/zh not_active Expired - Fee Related
- 2005-07-28 AT AT05776475T patent/ATE430319T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
ATE430319T1 (de) | 2009-05-15 |
EP1810044A1 (en) | 2007-07-25 |
WO2007026191A1 (en) | 2007-03-08 |
CN101031809B (zh) | 2012-08-01 |
US20090077438A1 (en) | 2009-03-19 |
US7685488B2 (en) | 2010-03-23 |
CN101031809A (zh) | 2007-09-05 |
EP1810044B1 (en) | 2009-04-29 |
DE602005014261D1 (de) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9684032B2 (en) | High speed interconnect circuit test method and apparatus | |
US20040199839A1 (en) | Changing scan cell output signal states with a clock signal | |
US7159159B2 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
US6691269B2 (en) | Method for scan controlled sequential sampling of analog signals and circuit for use therewith | |
US6446229B1 (en) | Method and apparatus for integrated flip-flop to support two test modes | |
Gillis et al. | Delay test of chip I/Os using LSSD boundary scan | |
JP2008508541A (ja) | 回路相互接続試験の構成とその手法 | |
US20030188243A1 (en) | Method and apparatus for delay fault testing | |
US10520550B2 (en) | Reconfigurable scan network defect diagnosis | |
US7607057B2 (en) | Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip | |
KR101007766B1 (ko) | 고속 상호 접속 회로 테스트 방법 및 장치 | |
US6986087B2 (en) | Method and apparatus for improving testability of I/O driver/receivers | |
US7552372B2 (en) | Semiconductor device and test method thereof | |
US7328385B2 (en) | Method and apparatus for measuring digital timing paths by setting a scan mode of sequential storage elements | |
US20030149924A1 (en) | Method and apparatus for detecting faults on integrated circuits | |
US6650136B2 (en) | Method and apparatus to enhance testability of logic coupled to IO buffers | |
JP3588052B2 (ja) | バウンダリスキャンテスト回路 | |
JP3725932B2 (ja) | 集積回路用テスト回路 | |
US20030018937A1 (en) | Method and apparatus for efficient self-test of voltage and current level testing | |
Dolha | Software emulation of Boundary Scan architecture | |
KR20070073428A (ko) | 내장된 유한 상태기의 상태를 테스트할 수 있는 반도체집적 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080703 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090205 |