JP2008306034A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008306034A JP2008306034A JP2007152564A JP2007152564A JP2008306034A JP 2008306034 A JP2008306034 A JP 2008306034A JP 2007152564 A JP2007152564 A JP 2007152564A JP 2007152564 A JP2007152564 A JP 2007152564A JP 2008306034 A JP2008306034 A JP 2008306034A
- Authority
- JP
- Japan
- Prior art keywords
- region
- hetero
- semiconductor device
- hetero semiconductor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 237
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 125000005842 heteroatom Chemical group 0.000 claims abstract description 120
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 95
- 239000000463 material Substances 0.000 claims description 53
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 10
- 229910002804 graphite Inorganic materials 0.000 abstract description 8
- 239000010439 graphite Substances 0.000 abstract description 8
- 238000001556 precipitation Methods 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000004913 activation Effects 0.000 description 9
- -1 Phosphorus ions Chemical class 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910015845 BBr3 Inorganic materials 0.000 description 1
- 229910019213 POCl3 Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】プロセス設計の自由度が広く、かつ、グラファイトの析出がない信頼性の高いオーミック電極を有する半導体装置および半導体装置の製造方法を提供することにある。
【解決手段】
本発明の半導体装置は、炭化珪素からなるＮ型の炭化珪素半導体基板１に形成されたＮ型の炭化珪素エピタキシャル層２と、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４とを備える。
【選択図】図２
【解決手段】
本発明の半導体装置は、炭化珪素からなるＮ型の炭化珪素半導体基板１に形成されたＮ型の炭化珪素エピタキシャル層２と、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４とを備える。
【選択図】図２
Description
本発明は、ダイオード、電界効果型トランジスタ等に用いられる半導体装置および半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）からなる半導体基体にオーミック電極を形成する従来の方法として、上記半導体基体に、ニッケル（Ｎｉ）を堆積し、ＳｉＣ中のシリコン（Ｓｉ）とＮｉとを合金化（シリサイド化）して形成する方法がある。しかし、本方法では、ＳｉＣ中の炭素（Ｃ）が電極表面にグラファイト化して析出するため、オーミック電極形成後にボンディングすると、グラファイトの析出に起因するボンディング不良が発生するといった問題があった。
そこで、従来、上記半導体基体に、ＳｉとＮｉとを積層した後、またはＳｉとＮｉの混合物を堆積した後、熱処理を行う方法がある。当該熱処理により、ＳｉとＮｉをシリサイド化することによって、オーミック電極を形成している（特許文献１参照）。これより、ＳｉＣ中のＣが電極表面にグラファイト化して析出することがなく、オーミック電極形成後にボンディングしても、グラファイトの析出に起因するボンディング不良が生ぜず、信頼性の高いオーミック電極を取得している。
特開平０７−９９１６９号公報
しかしながら、上記特許文献１に示した方法では、グラファイトの析出によるボンディング不良は抑制できるものの、オーミック電極の形成後、熱酸化などのプロセスを行うことができないといった問題があった。これは、Ｎｉを使用していることから、オーミック電極の形成後、熱酸化などのプロセスを行うと、金属による炉体の汚染が発生することによる。そのため、プロセス設計における自由度が狭いという問題があった。更に、ＮｉとＳｉをシリサイド化する際に高温の熱処理を要するため、熱に弱い部位、例えばショットキー電極などはシリサイド化した後に形成することになり、これもプロセス設計における自由度を狭める要因になっていた。
本発明は、こうした問題に鑑みてなされたものであり、プロセス設計の自由度が広く、かつ、グラファイトの析出がない信頼性の高いオーミック電極を有する半導体装置および半導体装置の製造方法を提供することを目的とする。
上記目的達成のため、本発明に係る半導体装置では、半導体材料からなる第１導電型の半導体基体とオーミック接触し、かつ、上記半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体層を基材とするオーミック領域とを有することを特徴としている。
本発明により、プロセス設計の自由度が広くできる。更に、グラファイトの析出を防止でき、信頼性の高いオーミック電極を形成できる。
以下に、本発明の第１乃至第２の実施形態に係る半導体装置および半導体装置の製造方法について、図１乃至図５を参照して説明する。第１の実施形態に係る半導体装置は、ダイオードに用いられている。第２の実施形態に係る半導体装置は、電界効果型トランジスタに用いられている。
（第１の実施形態）
まず、第１の実施形態に係る半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の断面構造を示した図である。図１に示すように、本半導体装置は、半導体材料からなる第1導電型の半導体基体である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に形成された、第１導電型のドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を備える。更に、炭化珪素エピタキシャル層２における炭化珪素半導体基板１と対向する面（以下、上面とする。）には、Ｐ型のヘテロ半導体領域３を備えている。
まず、第１の実施形態に係る半導体装置について図１を参照して説明する。図１は、本発明の第１の実施形態に係る半導体装置の断面構造を示した図である。図１に示すように、本半導体装置は、半導体材料からなる第1導電型の半導体基体である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に形成された、第１導電型のドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を備える。更に、炭化珪素エピタキシャル層２における炭化珪素半導体基板１と対向する面（以下、上面とする。）には、Ｐ型のヘテロ半導体領域３を備えている。
ここで、ヘテロ半導体領域３は、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなる。後述するように、ヘテロ半導体材料である多結晶シリコンからなるヘテロ半導体層３０（図２（Ｂ）参照）に不純物を導入して、ヘテロ半導体領域３を形成している。また、炭化珪素半導体基板１における炭化珪素エピタキシャル層２と対向する面（以下、下面とする。）に接するように、ヘテロ半導体層３０を基材とするオーミック領域４を備えている。後述するように、ヘテロ半導体層３０に不純物を導入して、オーミック領域４を形成する。ここで、炭化珪素半導体基板１とオーミック領域４とはオーミック接触している。
次に、第１の実施形態に係る半導体装置の製造方法について図２を用いて説明する。図２は、本発明の第１の実施形態に係る半導体装置の製造方法を示す断面工程図である。まず、図２（Ａ）に示す工程のように、半導体材料である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に、ドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を形成する。次に、図２（Ｂ）に示す工程のように、炭化珪素半導体基板１の下面および炭化珪素エピタキシャル層２の上面に、化学気相成長法であるＬＰ―ＣＶＤ法で、ヘテロ半導体層３０を同時に形成する。ヘテロ半導体層３０は、上述のように、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなる。
次に、図２（Ｃ）に示す工程のように、炭化珪素半導体基板１の下面と接したヘテロ半導体層３０に、Ｎ＋型の炭化珪素半導体基板１と同一導電型となるように、Ｎ型不純物である燐イオン５０をイオン注入する。イオン注入後、活性化熱処理を実施し、オーミック領域４を形成する。次に、図２（Ｄ）に示す工程のように、炭化珪素エピタキシャル層２の上面と接したヘテロ半導体層３０に、Ｐ型不純物であるボロン（ホウ素）イオン５１をイオン注入した後、活性化熱処理を実施し、ヘテロ半導体領域３を形成する。次に、図２（Ｅ）に示す工程のように、フォトリソグラフィとエッチングの組み合わせによりヘテロ半導体領域３をパターニングし、本発明の第１の実施形態に係る半導体装置を完成させる。
以上より、第１の実施形態に係る半導体装置は、Ｎ＋型の炭化珪素半導体基板１に形成されたＮ−型の炭化珪素エピタキシャル層２を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、多結晶シリコンからなるヘテロ半導体領域３を備える。これから、従来と異なり、オーミック領域４はニッケル等の金属を含まないので、オーミック領域４の形成後、熱酸化などのプロセスを実施しても、金属による炉体の汚染が発生することがない。よって、オーミック領域４の形成後、熱酸化などのプロセスを実施することができ、プロセス設計の自由度を広くすることができる。また、ニッケル等の金属を用いていないので、グラファイトの析出がない信頼性の高いオーミック電極を実現することもできる。
また、第１の実施形態に係る半導体装置の製造方法では、ヘテロ半導体領域３の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０を同時に形成する工程を含んでいる。これより、両ヘテロ半導体層３０を同時に形成でき、プロセスの短縮を図ることができる。
また、第１の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０を同時に形成する工程を、化学気相成長法であるＬＰ―ＣＶＤ法で実施している。これより、両ヘテロ半導体層３０を効率よく形成することができる。
また、第１の実施形態に係る半導体装置の製造方法では、炭化珪素半導体基板１と同一導電型になるように、ヘテロ半導体層３０へ不純物を導入する工程と、導入後、熱処理することでオーミック領域４を形成する工程とを含む。これより、Ｎ＋型の炭化珪素半導体基板１とＮ型のオーミック領域４との間に形成されたヘテロ接合におけるエネルギー障壁の幅が狭くなる。よって、キャリアが障壁をトンネリングできるようになり、オーミック領域４は炭化珪素半導体基板１とオーミック接触することができる。
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４を形成後、ヘテロ半導体層３０にＰ型不純物を導入する工程と、導入後、熱処理することで、ヘテロ半導体領域３を形成する工程とを含む。これから、ヘテロ半導体領域３の形成後に熱処理を実施すると、ヘテロ半導体領域３の整流性が損なわれるが、オーミック領域４の形成後にヘテロ半導体領域３を形成することで、ヘテロ半導体領域３の整流性を維持することができる。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に図３を参照して説明する。また、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。図３は、本発明の第２の実施形態に係る半導体装置の断面構造を示した図である。図３に示すように、本半導体装置は、第１の実施形態と同様に、炭化珪素半導体基板１と接するように、炭化珪素エピタキシャル層２を備えている。炭化珪素エピタキシャル層２の上面の一部に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなるＮ型のヘテロ半導体領域９を備えている。
次に、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と異なる点を中心に図３を参照して説明する。また、第２の実施形態に係る半導体装置について、第１の実施形態に係る半導体装置と同様の構造には同じ番号を付し、説明を省略する。図３は、本発明の第２の実施形態に係る半導体装置の断面構造を示した図である。図３に示すように、本半導体装置は、第１の実施形態と同様に、炭化珪素半導体基板１と接するように、炭化珪素エピタキシャル層２を備えている。炭化珪素エピタキシャル層２の上面の一部に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料である多結晶シリコンからなるＮ型のヘテロ半導体領域９を備えている。
また、本半導体装置は、ゲート絶縁膜５を備えている。ゲート絶縁膜５は、上記ヘテロ接合と隣接し、ヘテロ半導体領域９における炭化珪素エピタキシャル層２と対向する面の一部および炭化珪素エピタキシャル層２の上面のヘテロ半導体領域９以外の部分に接している。更に、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面の一部に、ゲート電極６を備えている。ここで、ゲート電極６は、上記へテロ接合に隣接し、かつ、ゲート絶縁膜５を介して形成されたヘテロ半導体材料であるＮ型の多結晶シリコンからなるヘテロ半導体層３０を基材としている。後述するように、ヘテロ半導体層３０に不純物を導入して、ゲート電極６を形成している。また、第１の実施形態と同様に、炭化珪素半導体基体１の下面に接するように、オーミック領域４を備えている。後述するように、ヘテロ半導体層３０に不純物を導入して、オーミック領域４を形成する。なお、第１の実施形態と同様に、炭化珪素半導体基体１とオーミック領域４とはオーミック接触している。
次に、第２の実施形態に係る半導体装置の製造方法について図４を用いて説明する。図４は、本発明の第２の実施形態に係る半導体装置の製造方法を示す断面工程図である。まず、第１の実施形態と同様に、図４（Ａ）に示す工程のように、半導体材料である炭化珪素からなるＮ＋型の炭化珪素半導体基板１に、ドリフト領域であるＮ−型の炭化珪素エピタキシャル層２を形成する。次に、図４（Ｂ）に示す工程のように、炭化珪素エピタキシャル層２の上面の一部に、ヘテロ半導体領域９を形成する。上述したように、ヘテロ半導体領域９は、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、炭化珪素とバンドギャップの異なるヘテロ半導体材料であるＮ型の多結晶シリコンからなる。
次に、図４（Ｃ）に示す工程のように、ヘテロ半導体領域９における炭化珪素エピタキシャル層２と対向する面、ヘテロ半導体領域９の側面および炭化珪素エピタキシャル層２の上面のヘテロ半導体領域９以外の部分に、ゲート絶縁膜５を堆積する。更に、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面に、ヘテロ半導体材料の多結晶シリコンからなるヘテロ半導体層３０を化学気相成長法であるＬＰ―ＣＶＤ法により形成する。同時に、炭化珪素半導体基板１の下面も、ヘテロ半導体層３０を形成する。次に、図４（Ｄ）に示す工程のように、ＰＯＣｌ３雰囲気中にて熱処理を実施し、炭化珪素半導体基板１の下面に接したヘテロ半導体層３０にＮ型不純物である燐を導入し、Ｎ型のオーミック領域４を形成する。同時に、ＰＯＣｌ３雰囲気中にて熱処理を実施し、ゲート絶縁膜５における炭化珪素エピタキシャル層２と対向する面およびヘテロ半導体領域９と対向する面に接したヘテロ半導体層３０にＮ型不純物である燐を導入する。そして、Ｎ型のゲート電極６を形成する。これから、オーミック領域４およびゲート電極６は、炭化珪素半導体基板１と同一導電型となる。その後、フォトリソグラフィとエッチングの組み合わせにより、ゲート絶縁膜５およびゲート電極６をパターニングし、本発明の第２の実施形態に係る半導体装置を完成させる。
以上より、第２の実施形態に係る半導体装置では、Ｎ＋型の炭化珪素半導体基板１に形成されたＮ−型の炭化珪素エピタキシャル層２を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、炭化珪素エピタキシャル層２とヘテロ接合を形成し、かつ、多結晶シリコンからなるヘテロ半導体領域９を備える。上記ヘテロ接合に隣接し、かつ、ゲート絶縁膜５を介して形成されたヘテロ半導体層３０を基材とするゲート電極６を備える。これから、従来と異なり、オーミック領域４はニッケル等の金属を含まないので、第１の実施形態と同様に、オーミック領域４の形成後、熱酸化などのプロセスを実施しても、金属による炉体の汚染が発生することがない。よって、オーミック領域４の形成後、熱酸化などのプロセスを実施することができ、プロセス設計の自由度を広くすることができる。また、ニッケル等の金属を用いないので、グラファイトの析出がない信頼性の高いオーミック電極を実現することもできる。
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０を同時に形成する工程を含んでいる。これより、第１の実施形態と同様に、両ヘテロ半導体層３０を同時に形成でき、プロセスの短縮を図ることができる。
また、第２の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０を同時に形成する工程を、化学気相成長法であるＬＰ―ＣＶＤ法で実施している。これより、両ヘテロ半導体層３０を効率よく形成することができる。
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０へ、炭化珪素半導体基板１と同一導電型になるように不純物を導入し、ゲート電極６を形成する工程を含む。当該工程と同時に、オーミック領域４の基材であるヘテロ半導体層３０へ、炭化珪素半導体基板１と同一導電型になるように不純物を導入し、オーミック領域４を形成する工程も含む。これより、Ｎ＋型の炭化珪素半導体基板１とＮ型のオーミック領域４との間に形成されたヘテロ接合におけるエネルギー障壁の幅が狭くなる。よって、キャリアが障壁をトンネリングできるようになり、オーミック領域４は炭化珪素半導体基板１とオーミック接触することができる。更に、ゲート電極６およびオーミック領域４を同時に形成するので、プロセスの短縮を図ることができる。
なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、第１乃至第２の実施形態に係る半導体装置では、炭化珪素エピタキシャル層２を炭化珪素半導体基板１の全面に形成しているが、特にこれに限定されるものでなく、所定領域のみに形成しても良い。
また、第１乃至第２の実施形態に係る半導体装置では、ヘテロ半導体材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、単結晶シリコン、アモルファスシリコンを用いても同様の効果を取得できる。同様に、半導体材料として炭化珪素を用いているが、特にこれに限定されるものでなく、窒化ガリウム、ダイヤモンドを用いても同様の効果を取得できる。すなわち、高耐圧で低オン抵抗の半導体装置を実現できる。
また、第１の実施形態に係る半導体装置は、ダイオードに用いられているが、特にこれに限定されるものでなく、他の用途に用いても同様の効果を取得できる。
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０に不純物を導入し、オーミック領域４を形成する工程において、イオン注入と活性化熱処理との組み合わせを用いている。しかし、特にこれに限定されるものでなく、ＰＯＣｌ３などを用いた気相からの不純物導入でも良い。同様に、ヘテロ半導体領域３の基材であるヘテロ半導体層３０に不純物を導入し、ヘテロ半導体領域３を形成する工程において、イオン注入と活性化熱処理との組み合わせを用いている、しかし、特にこれに限定されるものでなく、ＢＢｒ３などを用いた気相からの不純物導入でも良い。
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０へ燐イオン５０をイオン注入した後、活性化熱処理を実施し、オーミック領域４を形成している。その後、ヘテロ半導体領域３の基材であるヘテロ半導体層３０へボロンイオン５１をイオン注入した後、活性化熱処理を実施し、ヘテロ半導体領域３を形成している。しかし、特にこれに限定されるものでなく、燐イオン５０およびボロンイオン５１を各々のヘテロ半導体層３０にイオン注入した後、まとめて活性化熱処理を同一工程で実施しても良い。
また、第１の実施形態に係る半導体装置の製造方法では、オーミック領域４の基材であるヘテロ半導体層３０に不純物をイオン注入する工程と、イオン注入後、活性化熱処理することで、オーミック領域４を形成する工程を含む。しかし、特にこれに限定されるものでなく、上記工程の代わりに、当該ヘテロ半導体層３０と接するようにニッケルなどの金属を積層する工程と、当該ヘテロ半導体層３０と金属とがシリサイド化するように熱処理を実施する工程でも良い。この場合、ヘテロ半導体領域３の基材であるヘテロ半導体層３０に不純物をイオン注入した後、実施する活性化熱処理と、ヘテロ半導体層３０と金属とがシリサイド化するように実施する熱処理とを同一工程で実施することが望ましい。このようにすれば、オーミック領域４の形成後に、熱酸化などのプロセスを実施しないので、金属による炉体の汚染が発生することがない。よって、プロセス設計の自由度を広くすることができる。また、ヘテロ半導体領域３の形成後に熱処理を実施しないので、ヘテロ半導体領域３の整流性の維持することができる。なお、上記金属は、ニッケル（Ｎｉ）に限定されるものでなく、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）でも良い。
また、第２の実施形態に係る半導体装置は、電界効果型トランジスタに用いられているが、特にこれに限定されるものでなく、例えば、図５に示すような縦型のパワーＭＯＳＦＥＴでも良い。ここで、図５に示す縦型のパワーＭＯＳＦＥＴについて説明する。図５に示したように、Ｎ型の炭化珪素半導体基板１の所定領域に形成されたＮ型の炭化珪素エピタキシャル層２を備える。また、炭化珪素エピタキシャル層２の所定の位置に形成された第２の導電型であるＰ型のベース領域７と、ベース領域７の表層に接するように形成されたＮ型のソース領域８を備える。また、炭化珪素半導体基板１とオーミック接触し、かつ、炭化珪素とバンドギャップの異なる多結晶シリコンからなるヘテロ半導体層３０を基材とするオーミック領域４を備える。更に、ソース領域８と炭化珪素エピタキシャル層２とを接続するように形成されたチャネル領域の表層に、ゲート絶縁膜５を介して隣接するように形成されたヘテロ半導体層３０を基材とするゲート電極６を備える。そして、第２の実施形態に係る半導体装置の製造方法と同様に、オーミック領域４およびゲート電極６を形成するものである。よって、第２の実施形態と同様の効果を取得可能である。なお、図５に示したパワーＭＯＳＦＥＴでも、ヘテロ半導体材料として多結晶シリコンを用いているが、特にこれに限定されるものでなく、単結晶シリコン、アモルファスシリコンを用いても良い。同様に、半導体材料として炭化珪素を用いているが、特にこれに限定されるものでなく、窒化ガリウム、ダイヤモンドを用いても良い。
また、第２の実施形態に係る半導体装置の製造方法では、ヘテロ半導体層３０に不純物を導入し、オーミック領域４およびゲート電極６を形成する工程において、ＰＯＣｌ３を用いた気相からの不純物導入を用いている。しかし、特にこれに限定されるものでなく、イオン注入と活性化熱処理との組み合わせでも良い。なお、図５に示したパワーＭＯＳＦＥＴにも適用可能である。
また、第２の実施形態に係る半導体装置の製造方法では、ゲート電極６の基材であるヘテロ半導体層３０およびオーミック領域４の基材であるヘテロ半導体層３０に不純物を同時に導入する工程を含む。しかし、特にこれに限定されるものでない。上記工程の代わりに、ゲート電極６の基材であるヘテロ半導体層３０に不純物をイオン注入する工程と、オーミック領域４の基材であるヘテロ半導体層３０と接するようにニッケルなどの金属を積層する工程でも良い。この場合、イオン注入した不純物が活性化し、ヘテロ半導体層３０と当該金属とがシリサイド化するように熱処理することで、ゲート電極６およびオーミック領域４を同時に形成する。このようにすれば、オーミック領域４の形成後に、熱酸化などのプロセスを実施しないので、金属による炉体の汚染が発生することがない。よって、プロセス設計の自由度を広くすることができる。なお、上記金属は、ニッケル（Ｎｉ）に限定されるものでなく、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）でも良い。更に、図５に示したパワーＭＯＳＦＥＴにも適用可能である。
１ 炭化珪素半導体基板、２ 炭化珪素エピタキシャル層、
３、９ ヘテロ半導体領域、４ オーミック領域、５ ゲート絶縁膜、
６ ゲート電極、７ ベース領域、８ ソース領域、
３０ ヘテロ半導体層、５０ 燐イオン、５１ ボロンイオン
３、９ ヘテロ半導体領域、４ オーミック領域、５ ゲート絶縁膜、
６ ゲート電極、７ ベース領域、８ ソース領域、
３０ ヘテロ半導体層、５０ 燐イオン、５１ ボロンイオン
Claims (15)
- 半導体材料からなる第１導電型の半導体基体の所定領域に形成された前記第１導電型のドリフト領域と、
前記半導体基体とオーミック接触し、かつ、前記半導体材料とバンドギャップの異なるヘテロ半導体材料からなるヘテロ半導体層を基材とするオーミック領域とを有することを特徴とする半導体装置。 - 前記ドリフト領域とヘテロ接合を形成し、かつ、前記ヘテロ半導体材料からなるヘテロ半導体領域を有することを特徴とする請求項１に記載の半導体装置。
- 前記ヘテロ接合に隣接し、かつ、ゲート絶縁膜を介して形成された前記へテロ半導体層を基材とするゲート電極とを有することを特徴する請求項２に記載の半導体装置。
- 前記ドリフト領域の所定の位置に形成された第２導電型のベース領域と、
前記ベース領域の表層に接するように形成された前記第１導電型のソース領域と、
前記ソース領域と前記ドリフト領域とを接続するように形成されたチャネル領域の表層に、ゲート絶縁膜を介して隣接するように形成された前記ヘテロ半導体層を基材とするゲート電極とを有することを特徴する請求項１に記載の半導体装置。 - 前記ヘテロ半導体領域の前記基材である前記ヘテロ半導体層および前記オーミック領域の前記基材である前記ヘテロ半導体層を同時に形成する工程を備えることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記ゲート電極の前記基材である前記へテロ半導体層および前記オーミック領域の前記基材である前記ヘテロ半導体層を同時に形成する工程を備えることを特徴とする請求項３または４に記載の半導体装置の製造方法。
- 前記ヘテロ半導体領域の前記基材である前記ヘテロ半導体層へ不純物を導入することで、前記ヘテロ半導体領域を形成する工程と、
前記オーミック領域の前記基材である前記ヘテロ半導体層を熱処理することで、前記オーミック領域を形成する工程とを備えることを特徴とする請求項５に記載の半導体装置の製造方法。 - 前記ゲート電極の前記基材である前記へテロ半導体層へ不純物を導入することで、前記へテロ半導体領域を形成する工程と、
前記オーミック領域の前記基材である前記ヘテロ半導体層を熱処理することで、前記オーミック領域を形成する工程とを備えることを特徴とする請求項６に記載の半導体装置の製造方法。 - 前記両熱処理を同一工程で実施することを特徴とする請求項７または８に記載の半導体装置の製造方法。
- 前記オーミック領域を形成する前記工程は、前記半導体基体と同一導電型になるように、前記オーミック領域の前記基材である前記ヘテロ半導体層へ不純物を導入する工程を含むことを特徴とする請求項７乃至９のいずれかに記載の半導体装置の製造方法。
- 前記オーミック領域を形成する前記工程は、前記ヘテロ半導体層と接するように金属を積層する工程と、
前記ヘテロ半導体層と前記金属とが合金化するように熱処理を実施する工程とを含むことを特徴とする請求項７乃至９のいずれかに記載の半導体装置の製造方法。 - 前記金属は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）のいずれかであることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 前記ヘテロ半導体層を同時に形成する前記工程は、化学気相成長法によって実施されることを特徴とする請求項７乃至１２のいずれかに記載の半導体装置の製造方法。
- 前記半導体材料が、炭化珪素、窒化ガリウム、ダイヤモンドのいずれかであることを特徴とする請求項１乃至１３のいずれかに記載の半導体装置。
- 前記へテロ半導体材料が、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれかであることを特徴とする請求項１乃至１４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152564A JP5233173B2 (ja) | 2007-06-08 | 2007-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152564A JP5233173B2 (ja) | 2007-06-08 | 2007-06-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008306034A true JP2008306034A (ja) | 2008-12-18 |
| JP5233173B2 JP5233173B2 (ja) | 2013-07-10 |
Family
ID=40234464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007152564A Active JP5233173B2 (ja) | 2007-06-08 | 2007-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5233173B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165902A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2012004197A (ja) * | 2010-06-15 | 2012-01-05 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185507A (ja) * | 1999-12-24 | 2001-07-06 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | ＳｉＣ半導体素子 |
| JP2003318398A (ja) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
| JP2004111760A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 炭化けい素のオーミック電極構造および半導体装置 |
| JP2005183563A (ja) * | 2003-12-18 | 2005-07-07 | Nissan Motor Co Ltd | 半導体装置 |
-
2007
- 2007-06-08 JP JP2007152564A patent/JP5233173B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185507A (ja) * | 1999-12-24 | 2001-07-06 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
| JP2001267589A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | ＳｉＣ半導体素子 |
| JP2003318398A (ja) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置 |
| JP2004111760A (ja) * | 2002-09-20 | 2004-04-08 | Shindengen Electric Mfg Co Ltd | 炭化けい素のオーミック電極構造および半導体装置 |
| JP2005183563A (ja) * | 2003-12-18 | 2005-07-07 | Nissan Motor Co Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011165902A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US8558244B2 (en) | 2010-02-10 | 2013-10-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| US8916881B2 (en) | 2010-02-10 | 2014-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| JP2012004197A (ja) * | 2010-06-15 | 2012-01-05 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5233173B2 (ja) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010116575A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US8569795B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20110057202A1 (en) | Semiconductor device and method of fabricating the same | |
| US8558244B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5391643B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8507921B2 (en) | Single crystal compound semiconductor substrate | |
| JP2011044688A (ja) | 半導体装置および半導体装置の製造方法 | |
| US8476733B2 (en) | Semiconductor element and manufacturing method therefor | |
| US20140170841A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| EP2933826A2 (en) | Semiconductor device and method for producing the same | |
| JP2023001343A (ja) | 半導体装置 | |
| WO2010143376A1 (ja) | 半導体装置およびその製造方法 | |
| WO2010134344A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5797266B2 (ja) | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| JP6208106B2 (ja) | 半導体装置及びその製造方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| WO2015033740A1 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2013058668A (ja) | 半導体素子及びその製造方法 | |
| JP5526493B2 (ja) | トレンチゲート型半導体装置およびその製造方法 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP5233173B2 (ja) | 半導体装置の製造方法 | |
| JP6441412B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100330 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5233173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |