JP2008305888A - 不揮発性記憶装置およびその製造方法 - Google Patents

Abstract

【課題】下部電極層上に形成した金属薄膜層のうち、コンタクトホールに露出した領域のみをイオン注入法により酸化して抵抗変化層に変換することにより、簡単で、かつ再現性のよい抵抗変化層を形成して、より微細化が可能で、かつ安定な特性を有する不揮発性記憶装置およびその製造方法を提供する。
【解決手段】下部電極層２０と、上部電極層２５と、下部電極層２０のあらかじめ設定された領域に設けられ、かつ上部電極層２５に接続し、電気的パルスの印加により２値の抵抗値のいずれか一方を示す金属酸化物からなる抵抗変化層２３とを備える。この抵抗変化層２３は下部電極層２０の表面に形成された金属薄膜層２２と同じ金属母体を有する金属酸化物からなり、この抵抗変化層２３と、抵抗変化層２３に接続する領域の下部電極層２０ａおよび上部電極層２５とにより記憶素子２７を構成している。
【選択図】図１

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶装置およびその製造方法に関する。

近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデーを保存するために、大容量で、かつ不揮発性の記憶装置に対する要求が高まってきている。こうした要求に応えるための１つの方策として、与えられた電気的パルスによって抵抗値が変化し、その状態を保持しつづける抵抗変化層を記憶素子とする不揮発性記憶装置（以下、ＲｅＲＡＭとよぶ）が注目されている。これは、記憶素子としての構成が比較的簡単で高密度化が容易であることや従来の半導体プロセスとの整合性をとりやすい等の特徴を有していることによる。このようなＲｅＲＡＭにおいては、抵抗変化層により構成される記憶素子を微細化しても安定に設定した抵抗値の変化を再現性よく生じさせることができる材料とその作製プロセスの確立が要求されており、研究開発が活発に行われている。

例えば、ワード線とビット線の交点に抵抗変化層であるアクティブ層を介在させたクロスポイント型構成のＲｅＲＡＭが提案されている（第１の従来例。例えば、特許文献１参照）。このＲｅＲＡＭは、基板に下部電極が形成され、その上にアクティブ層が形成されており、さらにアクティブ層の上には下部電極に直交して上部電極が形成された構成からなる。そして、下部電極と上部電極とが交差している領域が個々の記憶素子を構成し、下部電極と上部電極はそれぞれワード線またはビット線のいずれかとして機能する。この例においては、抵抗変化層であるアクティブ層は個々の記憶素子ごとに分離されずに複数の記憶素子にまたがって連続的に形成されている。そのアクティブ層としては、印加される電気信号に応答して抵抗が変化する材料、例えば巨大磁気抵抗（ＧＭＲ）材料または高温超伝導材料等のペロブスカイト材料を用いることが示されている。

さらに、ワード線とビット線とが交差する領域に設けられたプラグ中に抵抗変化層からなる記憶素子と非線形の電流・電圧特性を有する２端子素子とを埋め込み形成した構成も示されている（第２の従来例。例えば、特許文献２参照）。このような構成とすることで、非線形素子のスイッチング特性によってメモリセルの選択性が向上するため、高密度で、かつ高速アクセス可能なＲｅＲＡＭを実現できるとしている。

また、プラグ中の銅（Ｃｕ）を熱酸化してＣｕ_ＸＯ膜を形成し、このＣｕ_ＸＯ膜を抵抗変化層として用いた例も示されている（第３の従来例。例えば、非特許文献１参照）。図１５は、この開示例の記憶素子の構成を示す図である。記憶素子５４は、トランジスタ５０のソース５１に接続している銅プラグ５５と、この銅プラグ５５の表面を熱酸化して形成したＣｕ_ＸＯからなる抵抗変化層５６と、上部電極層５７とにより構成されている。なお、トランジスタ５０はソース５１、ドレイン５２およびゲート５３から構成されており、選択トランジスタとして機能する。

なお、イオン注入法により金属膜を酸化物薄膜に変換する方法としては、従来から種々の方法および構成が検討されている。例えば、薄膜トランジスタの製造方法において、ポリシリコン層のチャネル領域の下面側の所定領域に酸素イオンを打ち込み、熱処理することで酸化膜を形成し、チャネル領域を薄くする方法が示されている（第４の従来例。例えば、特許文献３参照）。また、フォトレジストをマスクにして酸素イオン注入を行うことにより、配線パターン以外の金属膜を酸化して酸化膜とする方法も示されている（第５の従来例。例えば、特許文献４参照）。
特開２００３−６８９８４号公報 特開２００６−２０３０９８号公報 特開平６−５８６２号公報 特開昭６２−２３５７５４号公報 Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｒｅｓｉｓｔｉｖｅ Ｓｗｉｔｃｈｉｎｇ ｆｏｒ Ａｄｖａｎｃｅｄ Ｍｅｍｏｒｙ Ａｐｐｌｉｃａｔｉｏｎｓ，Ａｎ Ｃｈｅｎ ｅｔ．ａｌ．，２００５ＩＥＥＥ．

上記第１の従来例では、下部電極と上部電極とで構成されるクロスポイント部分を含む領域にアクティブ層が形成されているので、高密度化するにつれて近接するクロスポイント間でのクロストークが生じやすくなり、大容量化が困難であるという課題を有している。

また、第２の従来例では、非線形素子のスイッチング特性によってメモリセルの選択性が向上するため、高密度で、かつ高速アクセス可能となる。しかし、プラグ中に下部電極、抵抗変化層および上部電極を埋め込み形成する方式の場合には、プラグ間における記憶素子の特性のばらつきが大きくなりやすいという課題を有している。

さらに、第３の従来例においては、プラグ中に露出している銅（Ｃｕ）の表面を熱酸化してＣｕ_ＸＯ膜を形成して、これを抵抗変化層として用いている。しかし、熱酸化方式であるためにＣｕ_ＸＯ膜の厚みを多数のプラグ間において精密に制御することは困難であり、このために抵抗値のばらつきが生じやすい。また、抵抗変化層として機能する酸化膜を形成でき、かつ良導性を有し、しかもプラグ中に埋め込み形成できる導体材料としては、上記銅（Ｃｕ）以外には適当な金属材料がなく、記憶素子として適正な抵抗値を有し、かつ大きな抵抗変化特性を実現することが困難であるいう課題を有する。

また、第４の従来例および第５の従来例は、ポリシリコン膜や金属膜中に酸素イオンを注入して酸化膜を形成することは記載されているが、ＲｅＲＡＭを実現するための抵抗変化層についての記載は全くなく、かつ示唆もされていない。

以上のように、従来例においては良好な特性を有する抵抗変化層を簡単で、かつばらつきなく作製するとともに、高密度に配置してもクロストーク等を防止することが困難であった。

本発明は、上記従来の課題を解決するもので、下部電極層上に形成した金属薄膜層のうち、コンタクトホールに露出した領域のみをイオン注入法により酸化して抵抗変化層に変換することにより、簡単で、かつ再現性のよい抵抗変化層を形成して、より微細化が可能で、かつ安定な特性を有する不揮発性記憶装置およびその製造方法を提供することを目的とする。

この目的を達成するために本発明の不揮発性記憶装置は、基板と、前記基板上に形成された下部電極層と、前記下部電極層上のあらかじめ設定された領域に形成され、電気的パルスの印加により２値の抵抗値のいずれか一方を示す金属酸化物からなる抵抗変化層と、前記抵抗変化層上に形成された上部電極層と、前記下部電極層上に形成された金属薄膜層とを備え、前記抵抗変化層は、前記金属薄膜層に隣接して形成され、かつ前記金属酸化物は前記金属薄膜層の金属母体の酸化物であることを特徴とする。

このような構成とすることにより、下部電極層の設定した領域の表面層のみを、下部電極層上に形成した金属薄膜層の金属母体と同じ母体を有する金属酸化物からなる抵抗変化層とすることができる。したがって、製造工程を簡略にしながら、再現性の良好な不揮発性記憶装置を得ることができる。

また、上記構成において、基板と、前記基板上に設けられたストライプ状の複数の第１配線層と、前記第１配線層に交差して設けられたストライプ状の複数の第２配線層と、前記第１配線層と前記第２配線層とを絶縁する素子用層間絶縁層とを備え、前記第１配線層は前記下部電極層または前記下部電極層に接続された層であり、前記抵抗変化層は、前記第１配線層上の設定した位置の前記素子用層間絶縁層に開口されたコンタクトホールに露出した前記金属薄膜層の少なくとも表面から一定の厚みの部分に形成され、前記上部電極層は、前記抵抗変化層に接続するように前記コンタクトホール内に形成され、前記第２配線層は前記上部電極層に接続して形成されるようにしてもよい。

このような構成とすることにより、素子用層間絶縁層に開口したコンタクトホールの底部に均一な構成を有する抵抗変化層を形成することができる。この結果、従来のように抵抗変化層の側壁部で下部電極層と上部電極層とがショートするような不良を確実に防止できる。また、抵抗変化素子は記憶素子間で確実に分離されて形成されるので、記憶素子間のクロストークも防止できる。

また、上記構成において、第２配線層はコンタクトホールに連続して素子用層間絶縁層に形成された配線溝中に埋め込み形成されていてもよい。この場合に、上部電極層と第２配線層とが同一材料からなるものであってもよい。

このような構成とすることにより、上部電極層と第２配線層とを同一工程で同時に形成することができる。また、素子用層間絶縁層中に第２配線層を埋め込み形成することで、上記構成の記憶素子をさらに積層することも容易に行うことができるようになる。

また、上記構成において、金属薄膜層は遷移金属元素から選択された１種類または複数種類の元素からなり、金属酸化物は金属薄膜層のノンストイキオメトリー金属酸化物からなるものであってもよい。この場合に、ノンストイキオメトリー金属酸化物は設定したドーズ量の酸素イオンを金属薄膜層中に注入して形成したものであってもよい。

このような構成とすることにより、所定の抵抗値を得るために必要な厚みを有し、かつ記憶素子間での特性のばらつきの小さいノンストイキオメトリー金属酸化物を容易に、かつ確実に得ることができる。

また、上記構成において、金属薄膜層がタンタル薄膜であり、ノンストイキオメトリー金属酸化物がノンストイキオメトリー酸化タンタルTaOx（0＜ｘ＜2.5）からなるものであってもよい。このような構成とすることにより、２値の抵抗変化を再現性よく、かつ安定に生じるTaOxを抵抗変化層として用いることができる。

また、上記構成において、抵抗変化層に直列に接続する非オーミック性素子をさらに備えてもよい。この場合に、非オーミック性素子は抵抗変化層と第２配線層との間に形成されていてもよい。さらに、非オーミック性素子は双方向に非線形特性を有するＭＩＭダイオード、ＭＳＭダイオードまたはバリスターからなるものであってもよい。

このような構成とすることにより、読み込み時あるいは書き込み時においても充分な電流を流しながら、クロストークを防止することができるので、抵抗変化特性の再現性に優れ、かつ高信頼性の不揮発性記憶装置を実現できる。

さらに、本発明の不揮発性記憶装置の製造方法は、基板上または基板上の層間絶縁膜を介して下部電極層を形成する工程と、酸化処理をすることにより、電気的パルスの印加で２値の抵抗値のいずれか一方を示す金属酸化物に変換される金属薄膜層を、前記下部電極層上に形成する工程と、前記下部電極層上に形成された金属薄膜層の所定の領域の前記金属薄膜層を酸化処理することにより、前記所定の領域の金属酸化物層を前記金属酸化物に変換して抵抗変化層を形成する工程と、前記抵抗変化層に接続する上部電極層を形成する工程と、を有する。

このような方法とすることにより、下部電極層の設定した領域を酸化処理により抵抗変化層とすることができるので、製造工程を簡略化できる。なお、設定した領域のみを酸化処理する方法としては、例えば後述する素子用層間絶縁層をマスクにする方法やフォトレジストをマスクにする方法等を用いることができる。

また、上記方法において、前記下部電極層となる第１配線層をストライプ形状に複数本、基板上または基板上の層間絶縁層を介して形成する工程と、前記第１配線層上に前記金属薄膜層を形成する工程と、前記金属薄膜層上に素子用層間絶縁層を形成する工程と、前記第１配線層上の前記素子用層間絶縁層の所定の位置にコンタクトホールを開口する工程と、前記コンタクトホールの底部に露出した前記第１配線層を構成する前記金属薄膜層の少なくとも表面から一定の厚みを酸化処理して前記金属酸化物に変換し、前記抵抗変化層を形成する工程と、前記抵抗変化層に接続される前記上部電極層を前記コンタクトホールに埋め込み形成する工程と、前記第１配線層に交差するとともに、前記上部電極層に接続されるストライプ形状の複数の第２配線層を前記素子用層間絶縁層上に形成する工程と、を有するようにしてもよい。

このような方法とすることにより、簡略な工程で、高信頼性の不揮発性記憶装置を容易に実現できる。また、抵抗変化層をコンタクトホール中に埋め込み形成する場合に比べて、本発明の場合にはコンタクトホールの底部に均一な組成で形成される。したがって、従来の抵抗変化層で生じやすかった下部電極層と上部電極層とのショート不良を確実に防止できる。また、コンタクトホールの底部面積にわたり均一な組成を有する抵抗変化層を形成できるので、微細化した場合であっても抵抗値を充分確保でき、かつ大きな抵抗変化を生じさせることができる。

また、上記方法において、金属薄膜層として、遷移金属元素から選択された１種類または複数種類の元素を用い、金属薄膜層の少なくとも表面から一定の厚みを金属酸化物に変換する工程は、前記金属薄膜層に対して酸素イオンをイオン注入することによってノンストイキオメトリー金属酸化物を形成する工程からなるようにしてもよい。この方法とすることにより、高精度で、かつ高信頼性を有し、記憶素子間の特性ばらつきの小さな抵抗変化層を作製することができる。

また、上記方法において、イオン注入後に、熱処理を行うことによりノンストイキオメトリー金属酸化物の形成領域をコンタクトホールより大きくするようにしてもよい。このような方法とすることにより、下部電極層と上部電極層とのショーと不良をさらに確実に防止できる。

また、上記方法において、金属薄膜層としてタンタル薄膜を用い、前記ノンストイキオメトリー金属酸化物としてノンストイキオメトリー酸化タンタルTaOxを形成するようにしてもよい。このような方法とすることにより、２値の抵抗変化を再現性よく、かつ安定に生じるTaOxを抵抗変化層として用いることができる。

以上に説明した本実施の形態の不揮発性記憶素子における抵抗変化特性、電流−電圧特性、および可変抵抗層の組成によれば、良好な抵抗変化現象を示すために、タンタルがある範囲で酸化されていることが重要であると考えられる。そして、その範囲としては、Ｏ／Ｔａ＝０．５／１、すなわち、タンタル酸化物をＴａＯｘと表した場合に、０＜ｘ＜２．５であることが少なくとも必要であると考えられ、特に、本実施の形態で示したＯ／Ｔａ＝０．５／１の組成比近傍で良好な特性が確認されたといえる。

また、上記方法において、抵抗変化層を形成した後、抵抗変化層と第２配線層との間に非オーミック性素子を形成する工程をさらに含む方法としてもよい。この場合に、非オーミック性素子として、双方向に非線形特性を有するＭＩＭダイオード、ＭＳＭダイオードまたはバリスターを形成してもよい。このような方法とすることにより、高密度に記憶素子を配置してもクロストークを防止でき、高信頼性の不揮発性記憶装置を再現性よく、かつ安定に作製することができる。

本発明の不揮発性記憶装置は、金属薄膜層の酸化処理、特にイオン注入法により抵抗変化層を形成するため、簡単な製造工程としながら、微細化しても安定な特性を有し、大容量の不揮発性記憶装置を実現できるという大きな効果を奏する。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素には同じ符号を付しており、説明を省略する場合がある。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る不揮発性記憶装置の構成を説明する図で、（ａ）は平面図、（ｂ）は１Ａ−１Ａ線に沿って切断した断面を矢印方向から見た断面図を示す。なお、図１（ａ）の平面図においては、理解しやすくするために最上層の絶縁保護膜２８の一部を切り欠いて示している。図２は、記憶素子２７の構成を示すための要部拡大図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。なお、図２においては、説明を簡単にするために、４個の記憶素子２７について示しており、さらに絶縁保護膜２８については図示していない。

本実施の形態の不揮発性記憶装置は、酸化処理をすることにより、電気的パルスの印加で２値の抵抗値のいずれか一方を示す金属酸化物に変換される金属薄膜層２２を少なくとも表面に有する下部電極層２０と、下部電極層２０の設定した領域の金属薄膜層２２を酸化処理することにより金属酸化物に変換してなる抵抗変化層２３と、抵抗変化層２３に接続する上部電極層２５とを備えている。したがって、この抵抗変化層２３は下部電極層２０の表面層の金属薄膜層２２と同じ金属母体を有する金属酸化物からなる。そして、抵抗変化層２３、抵抗変化層２３に接続する領域の下部電極層２０ａおよび上部電極層２５により記憶素子２７を構成している。

さらに、本実施の形態の不揮発性記憶装置については、基板１１上に設けられたストライプ状の複数の第１配線層と、第１配線層に交差して設けられたストライプ状の複数の第２配線層２６と、第１配線層と第２配線層２６とを絶縁する素子用層間絶縁層２４とを備えている。そして、第１配線層が下部電極層２０であり、抵抗変化層２３は、第１配線層上の設定した位置のコンタクトホールに露出した金属薄膜層２２の少なくとも表面から一定の厚みを酸化処理して形成されている。すなわち、下部電極層２０の設定した領域の金属薄膜層２２とは、本実施の形態の不揮発性記憶装置の場合には、コンタクトホールに露出した金属薄膜層２２の領域をいう。また、上部電極層２５は抵抗変化層２３に接続し、コンタクトホールに埋め込み形成されており、第２配線層２６は上部電極層２５に接続して形成されている。

以下では、第１配線層２０とよぶ場合と下部電極層２０とよぶ場合とがある。また、第１配線層２０は、金属薄膜層２２の下部に主配線層２１が設けられているので、金属配線層２２は抵抗変化特性の良好な金属酸化物に変換される材料を主体に選択することができる。一方、主配線層２１は、良導性の金属、例えば銅（Ｃｕ）やＡｌ、あるいはＴｉ−Ａｌ−Ｎ合金等を用いることができる。そして、例えばスパッタリング方式により成膜し、露光プロセスとエッチングプロセスを行えば、図１に示すような配線パターンを容易に形成できる。

本実施の形態では、第２配線層２６はコンタクトホールに連続して素子用層間絶縁層に形成された配線溝中に埋め込み形成されており、かつ上部電極層２５と第２配線層２６とが同一材料からなる。これらについては後述する製造方法において詳細に説明する。

抵抗変化層２３は、第１配線層２０上の設定した位置の素子用層間絶縁層２４に開口されたコンタクトホールに露出した金属薄膜層２２の少なくとも表面から一定の厚みを酸化処理して形成されている。この抵抗変化層２３としては、電圧または電流の印加により抵抗値が変化する特性が再現性よく生じるノンストイキオメトリー酸化タンタル（TaOx）を用いることが好ましい。

以上に説明した本実施の形態の不揮発性記憶素子における抵抗変化特性、電流−電圧特性、および可変抵抗層の組成によれば、良好な抵抗変化現象を示すために、タンタルがある範囲で酸化されていることが重要であると考えられる。そして、その範囲としては、Ｏ／Ｔａ＝０．５／１、すなわち、タンタル酸化物をＴａＯｘと表した場合に、０＜ｘ＜２．５であることが少なくとも必要であると考えられ、特に、本実施の形態で示したＯ／Ｔａ＝０．５／１の組成比近傍で良好な特性が確認されたといえる。

このために、本実施の形態では金属薄膜層２２としてＴａ薄膜を用い、後述する工程によりコンタクトホールの露出部のみを上記のTaOxに変換して抵抗変化層２３とした。この場合に、抵抗変化層としての厚みは１０ｎｍ〜１００ｎｍの範囲、さらに望ましくは１０ｎｍ〜５０ｎｍの範囲とすることが要求されるが、酸素イオン注入法を用いることにより、必要とする厚みのTaOxを再現性よく作製することができる。なお、必要とする抵抗変化層の膜厚は、用いられる金属薄膜層の材料によってもそれぞれ異なるが、酸素イオン注入法を用いれば高精度に制御して作製することができる。このような材料は、閾値以上の電圧または電流が印加されたときに特定の抵抗値を示し、その抵抗値は新たに一定の大きさのパルス電圧またはパルス電流が印加されるまでは、その抵抗値を維持し続けるので、記憶素子２７の材料として好適である。

図１に示すように、第２配線層２６は、記憶素子２７がマトリクス状に形成された領域外まで延在されており、このマトリクス領域外で半導体接続用配線１８に接続している。そして、第２配線層２６、半導体接続用配線１８や埋め込み導体１５、１９等を保護するために絶縁保護膜２８が設けられている。ただし、この絶縁保護膜２８については、別の方法で保護することができる場合には特に設ける必要はない。

さらに、本実施の形態においては、基板１１としてシリコン単結晶基板を用い、この基板１１にはトランジスタ等の能動素子１２を集積した半導体回路が設けられている。図１では、能動素子１２は、ソース領域１２ａ、ドレイン領域１２ｂ、ゲート絶縁膜１２ｃおよびゲート電極１２ｄからなるトランジスタを示しているが、これらの能動素子１２だけでなく、一般にＤＲＡＭ等のメモリ回路に必要な素子を含む。なお、能動素子１２のソース領域とドレイン領域とは逆にしてもよい。さらに、基板１１には、第１層間絶縁層１３および第２層間絶縁層１４が形成されており、これらにより半導体電極配線１７、第１配線層２０および能動素子１２が電気的に分離されている。なお、第１配線層２０は、第２層間絶縁層１４中に埋め込み形成されている。また、半導体電極配線１７については、従来はアルミニウムが主に用いられていたが、最近では微細化しても低抵抗を実現できる銅が主に用いられる。

第１配線層２０および半導体接続用配線１８は、上述したように記憶素子２７が形成されたマトリクス領域とは異なる領域において能動素子１２にそれぞれ接続されている。すなわち、図１においては、第１配線層２０は、埋め込み導体１５、１６および半導体電極配線１７を介して能動素子１２のソース領域１２ａに接続されている。なお、半導体接続用配線１８についても、埋め込み導体１９を介して同様に別の能動素子（図示せず）に接続されている。なお、図１においては、第１配線層２０および半導体接続用配線１８は、第１層間絶縁層１３、第２層間絶縁層１４中に形成された埋め込み導体１５、１６を介して能動素子１２に接続される構成であるが、基板１４上に直接的に形成して実現することも可能である。

素子用層間絶縁層２４としては、酸素イオン注入するときにマスクとして機能する必要があるが、コンタクトホールの底部に露出した金属薄膜層２２に直接イオン注入を行うので、加速電圧を小さくすることができる。したがって、一般的に層間絶縁層として用いられている絶縁性の酸化物材料を用いることができる。具体的には、ＣＶＤ法による酸化シリコン（ＳｉＯ）やオゾン（Ｏ_３)とテトラエトキシシラン（ＴＥＯＳ）を用いてＣＶＤ法により形成したＴＥＯＳ−ＳｉＯ膜あるいはシリコン窒化（ＳｉＮ）膜を用いることができる。さらに、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。なお、第１層間絶縁層１３および第２層間絶縁層１４についても、上記材料を用いることができる。

以上のように、本実施の形態のＲｅＲＡＭは素子用層間絶縁層２４を形成した後、設定した位置にコンタクトホールを開口し、このコンタクトホールの底部に露出した金属薄膜層２２に酸素イオン注入を行うことで抵抗変化特性を有する金属酸化物に変換し、これを抵抗変化層２３として利用している。従来のように、コンタクトホール中に抵抗変化層を成膜し、エッチングする方法の場合には、抵抗変化層の側壁部がエッチング時に一部除去されてしまい、この結果、下部電極層と上部電極層とのショート不良が生じることがあった。しかしながら、本実施の形態の不揮発性記憶装置では、この問題点を解消できる。すなわち。コンタクトホールに露出した金属薄膜層２２については、全面を確実にTaOxに変換できる。また、本実施の形態の不揮発性記憶装置の場合には、抵抗変化層２３を形成する場合にエッチングプロセスを経ることがないので、従来工程のように側壁部が一部除去される現象を防止できる。この結果、下部電極層２０ａと上部電極層２５とがショートするような不良発生を確実に防止できる。また、コンタクトホールの全面にわたり均一な組成の金属酸化物を抵抗変化層２３として用いるので、コンタクトホールの径を小さくしても大きな抵抗変化特性を有するようにできる。

次に、図３から図８を用いて本実施の形態の不揮発性記憶装置の製造方法について説明する。なお、図３から図８においては、能動素子１２が形成された基板１１については図示せず、第２層間絶縁層１４から上層のみについて示し、かつ図２と同様に、説明を容易にするために４個の記憶素子２７部分について示す。また、図３から図８に示す断面図については、図２に示す２Ａ−２Ａ線に沿った部分について示している。

図３は、第２層間絶縁層１４上に、第１配線層２０を構成する主配線層２１と金属薄膜層２２とをストライプ状に複数本形成した状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

図４は、第１配線層２０を含む第２層間絶縁層１４上に、素子用層間絶縁層２４を形成した状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

図５は、第１配線層２０上の設定した位置の素子用層間絶縁層２４にコンタクトホール２９を開口した状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

図６は、素子用層間絶縁層２４をマスクにして、コンタクトホール２９の底部に露出した金属薄膜層２２に対して酸素イオン３０をイオン注入する状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

図７は、コンタクトホール２９に接続するように素子用層間絶縁層２４に配線溝３１を形成した状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

図８は、コンタクトホール２９と配線溝３１とを埋め込み、上部電極層２５と第２配線層２６となる導電体薄膜３２を形成した状態を示す図で、（ａ）は平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図である。

まず、図３に示すように、基板（図示せず）上に形成された第２層間絶縁層１４上に、第１配線層２０を構成する主配線層２１と金属薄膜層２２とを形成する。なお、第１配線層２０は、第２層間絶縁層１４中に埋め込み形成されているが、これは以下のようにすれば形成できる。すなわち、第２層間絶縁層１４に第１配線層２０を埋め込むためのストライプ形状の配線溝と半導体電極配線１７に接続するためのコンタクトホールを形成する。これらについては、一般的な半導体プロセスで用いられている技術を用いれば容易に形成することができる。このような配線溝とコンタクトホールを形成後、第１配線層２０を構成する主配線層２１と金属薄膜層２２とを形成した後、例えばＣＭＰを行うことにより第２層間絶縁層１４中に埋め込み形成することができる。なお、本実施の形態では、金属薄膜層２２としてはＴａ薄膜をスパッタリング法により形成した例について説明する。

次に、図４に示すように、この第１配線層２０が形成された第２層間絶縁層１４上に、例えばＣＶＤ法を用いてＴＥＯＳ−ＳｉＯからなる素子用層間絶縁層２４を形成する。なお、この素子用層間絶縁層２４としては、先述したように種々の材料を用いることができる。

次に、図５に示すように、第１配線層２０上の設定した位置の素子用層間絶縁層２４に一定の配列ピッチでコンタクトホール２９を形成する。このコンタクトホール２９は、図５からわかるように第１配線層２０を構成する金属薄膜層２２の幅より小さな外形としている。なお、図では四角形状としているが、円形状でも楕円形状でも、あるいはさらに他の形状であってもよい。このようなコンタクトホール２９は、一般的な半導体プロセスにより形成することができるので詳細な説明を省略する。なお、本実施の形態では、第１配線層２０を構成する主配線層２１と金属薄膜層２２とを同時に形成した場合について説明しているが、これらは同時に形成する必要はない。例えば、主配線層２１を先に形成した後に、金属薄膜層２２を形成してもよく、この金属薄膜層２２は主配線層２１の幅よりも幅広としてもよいし、幅狭としてもよい。ただし、幅広にする場合には、隣接する第１配線層２０間でショートしないようにすることが要求される。また、幅狭とする場合には、コンタクトホール２９の外形寸法を金属薄膜層２２の幅より狭くすることが要求される。コンタクトホール２９の底部に露出した金属薄膜層２２をノンストイキオメトリー金属酸化物に変換して抵抗変化層２３とするため、底部には金属薄膜層２２のみが露出し、主配線層２１は露出しないようにしておくことが要求されるからである。

次に、図６に示すように、素子用層間絶縁層２４をマスクとして、コンタクトホール２９の底部に露出した金属薄膜層２２に対して酸素イオン注入を行う。イオン注入条件は、例えば以下のとおりである。３０ｎｍの厚みのTaOxからなる抵抗変化層２３を形成するためには、加速電圧を１０ＫｅＶとし、酸素イオン３０のドーズ量を９．０６×１０^２０ｃｍ^−３の条件とすればよい。この注入後、２００℃〜３００℃の範囲で熱処理を行うことで、TaOxからなる抵抗変化層２３を形成することができる。なお、熱処理は雰囲気加熱方式でもよいし、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を用いて短時間の熱処理でもよい。あるいは、加熱条件でイオン注入を行うようにしてもよい。Ｔａ薄膜に酸素イオン注入を行う場合、イオン注入してTaOxに変換する厚みは加速電圧により制御可能であるので、金属薄膜層２２のＴａ薄膜の厚みは上記の３０ｎｍよりも厚く形成しておいてもよいし、あるいは厚み方向のすべてをTaOxに変換するために最初から３０ｎｍ程度の厚みに形成してもよい。なお、抵抗変化層２３の厚みは抵抗値に影響するが、この抵抗変化層の抵抗値は不揮発性記憶装置の回路構成等によっても最適値が異なる。したがって、上記のTaOxにおいて３０ｎｍとしているのは一例であって、この値に限定されるものはなく不揮発性記憶装置の設計により適宜設定すればよい。

なお、金属薄膜層２２としては上記のＴａ薄膜に限定されず、遷移金属元素から選択された１種類または複数種類の元素を用いてもよい。例えば、鉄（Ｆｅ）を用いて、酸素イオン注入を行い４酸化３鉄（Ｆｅ_３Ｏ_４）に変換して抵抗変化層２３としてもよい。あるいは、チタン（Ｔｉ）を用いて、酸素イオン注入を行いノンストイキオメトリー酸化チタン（Ｔｉ_ＸＯ）に変換して抵抗変化層２３としてもよい。このように、ノンストイキオメトリー金属酸化物に変換でき、抵抗変化特性を示す材料であれば、単一元素の金属だけでなく、複合組成の金属であっても用いることができる。

コンタクトホール２９内の金属薄膜層２２に酸素イオン注入を行って抵抗変化層２３を形成する際、金属薄膜層２２の厚み方向に全て酸化を行って完全にTaOxを形成した場合、下部電極は主配線層２１となる。また、コンタクトホール２９内の金属薄膜層２２に酸素イオン注入を行って、抵抗変化層２３と金属薄膜２２層の積層を形成した場合には、残存した金属薄膜層２２が下部電極となる。

次に、図７に示すように、コンタクトホール２９に接し、第１配線層２０に交差するストライプ状の配線溝３１を形成する。この配線溝３１の形成は、通常の半導体プロセスにより行うことができるので詳細な説明を省略する。

次に、図８に示すように、コンタクトホール２９と配線溝３１とを形成した素子用層間絶縁層２４の全面に、上部電極層２５と第２配線層２６となる導電体薄膜３２を形成する。本実施の形態では、この導電体薄膜３２としては、例えば銅（Ｃｕ）が好適な材料である。導電体薄膜３２は、コンタクトホール２９の上面部が素子用層間絶縁層２４の表面層よりも高くなるような厚みに形成する。

その後、図示しないＣＭＰプロセスを用いて素子用層間絶縁層２４上の導電体薄膜３２を除去する。この工程により、コンタクトホール２９中に上部電極層２５が埋め込まれ、かつ配線溝３１中に第２配線層２６が埋め込み形成される。

以上の工程を経ることで、酸素イオン注入法により形成した抵抗変化層２３を含む記憶素子２７がマトリックス状に配置された構成の不揮発性記憶装置を製造することができる。本実施の形態の製造方法の場合には、コンタクトホール２９の底部に露出した領域の金属薄膜層２２のみを選択的に、かつ均一な組成で金属酸化物に変換して、抵抗変化層２３とすることができる。この結果、製造工程を簡略化できる。また、抵抗変化層２３を作製するときにエッチング工程がないので、側壁部でのエッチング不良が生じず、下部電極層２０ａと上部電極層２５とのショートの発生を確実に防止できる。この結果、多数の記憶素子２７を作製しても、特性ばらつきや不良が生じ難く、高信頼性のＲｅＡＭ作製することができる。

図９は、本実施の形態の他の構成例の不揮発性記憶装置の記憶素子３６の構成を示す図で、（ａ）は平面図、（ｂ）は９Ａ−９Ａ線に沿った断面を矢印方向から見た断面図である。この例の不揮発性記憶装置は、抵抗変化層３５がコンタクトホール２９よりも幅方向（水平方向）に広がった形状を有していることが特徴であり、その他の点については本実施の形態の不揮発記憶装置と同じである。このような抵抗変化層２５は、イオン注入後に、上記の熱処理条件より高い温度で、より長い時間熱処理を行うことによりノンストイキオメトリー金属酸化物の形成領域をコンタクトホールより大きくすることができる。これ以外については、本実施の形態の不揮発記憶装置と同じであるので説明を省略する。

この他の構成例の不揮発性記憶装置の場合には、コンタクトホール中の金属薄膜層２２をすべてノンストイキオメトリー金属酸化物に変換しており、金属薄膜層２２の厚みを図１に示す不揮発性記憶装置の場合より薄く形成している。このように、ノンストイキオメトリー金属酸化物の形成領域をコンタクトホールより大きくすることで、コンタクトホール中においてさらに均一な組成の抵抗変化膜を形成することが可能となり、抵抗変化特性の再現性および安定性を図２の構成よりも改善することができる。

（第２の実施の形態）
図１０は、本発明の第２の実施の形態に係る不揮発性記憶装置の記憶素子４０が形成されている領域の要部拡大図で、（ａ）は平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図である。なお、図１０においては、４個の記憶素子４０とこれに直列に接続している非オーミック性素子４１について、第２層間絶縁層１４から上部構成のみについて示しているが、全体構成は第１の実施の形態の不揮発性記憶装置と同じである。また、図１０においても、絶縁保護膜２８については図示していない。

本実施の形態の不揮発性記憶装置の基本的な構成は、第１の実施の形態の不揮発性記憶装置の記憶素子に対して直列に非オーミック性素子を接続した構成を特徴とする。この不揮発性記憶装置では、抵抗変化層２３に接続し、コンタクトホール２９の内壁面を被覆する中間導体層４２が形成されている。さらに、第２配線層２６および上部電極層２５と、中間導体層４２との間に、非オーミック性材料層４３がさらに形成されている。そして、中間導体層４２、非オーミック性材料層４３および上部電極層２５を含む第２配線層２６により非オーミック性素子４１が構成されている。なお、本実施の形態では、記憶素子４０は第１配線層２０の交差領域の下部電極層２０ａ、抵抗変化層２３および中間導体層４２により構成されている。

このような構成とすることで、クロスポイント型構成で、高密度に記憶素子40を配置しても、クロストークを確実に抑制でき、再現性のよい不揮発性記憶装置を実現できる。

次に、図１１から図１４を用いて本実施の形態の不揮発性記憶装置の製造方法について説明する。なお、図１１から図１４においては、図１０と同様に説明を簡単にするために、４個の記憶素子４０と非オーミック性素子４１の領域部分について示す。また、図１１から図１４に示す断面図については、図１０（ａ）に示す１０Ａ−１０Ａ線と同一の位置について示している。さらに、本実施の形態の不揮発性記憶装置は、製造工程としては、第１の実施の形態の不揮発性記憶装置の製造方法において説明した図７に示す工程までは同一工程でよいので、以下では図７に示した工程以降についてのみ説明する。

図１１は、コンタクトホール２９に連結し、下部電極２０に交差する形状に、素子用層間絶縁層２４中に配線溝３１を形成し、この基板上に中間導体層４２となる導電体薄膜４４を形成した状態を示す図で、（ａ）は平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図である。この導電体薄膜４４は、Ｃｕ、Ａｌ等の導体材料を用いて、例えばスパッタリング方式により形成することができる。

次に、図１２に示すように、コンタクトホール２９部分のみにフォトレジスト４５を残した状態となるようにする。図１２において、（ａ）は平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図である。このプロセスは、フォトレジストを塗布し、一般的な露光プロセスと現像プロセスを行うことで、コンタクトホール２９のみにフォトレジスト４５を残すことが可能である。

次に、図１３に示すように、コンタクトホール２９の内壁面の領域のみに中間導体層４２を形成する。図１３において、（ａ）は平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図である。このプロセスは、上記のフォトレジスト４５を形成した後、露出している領域の導電体薄膜４４をエッチングにより除去し、さらにその後にフォトレジスト４５を除去することで、図１３に示す形状が得られる。

次に、図１４に示すように、コンタクトホール２９および配線溝３１を含めた基板上に非オーミック性材料層４３となる非オーミック性薄膜４６を形成し、さらに上部電極層２５と第２配線層２６となる導電体薄膜４７を形成する。図１４において、、（ａ）は平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図である。非オーミック性薄膜４６としては、窒化シリコン膜を用いることが好ましい。本実施の形態では、窒素欠損型窒化シリコン（ＳｉＮ_Ｘ）膜を用いた。このような半導体特性を有するＳｉＮ_Ｘ膜は、例えばＳｉターゲットを用いた窒素ガス雰囲気中でのリアクティブスパッタリングにより形成することができる。なお、このようなＳｉＮ_Ｘ膜は上記のようなリアクティブスパッタリング法だけでなく、ＣＶＤ法で形成することもできる。さらに、シリコン薄膜を形成した後に、これを窒化処理して形成することもできる。本実施の形態では、半導体特性を有するＳｉＮ_Ｘ膜を用いたＭＳＭダイオードとしたが、絶縁性薄膜を用いたＭＩＭダイオード構成としてもよい。また、導電体薄膜４７としては、例えばＣｕが好適な材料であるが、第１の実施の形態で説明した種々の材料を用いてもよい。

その後、例えばＣＭＰプロセスを用いて素子用層間絶縁層２４上の導電体薄膜４７と非オーミック性薄膜４６とを除去する。この工程により、コンタクトホール２９と配線溝３１の内壁面に非オーミック性材料層４３が形成され、同時にコンタクトホール２９には上部電極層２５が、また配線溝３１には第２配線層２６が埋め込み形成される（図１０）。以上の工程を経ることで、記憶素子４０と非オーミック性素子４１とが縦方向に直列に接続された構成を有する不揮発性記憶装置を製造することができる。

なお、第１の実施の形態と第２の実施の形態においては、クロスポイント型構成の不揮発性記憶装置について説明したが、本発明はこれに限定されない。酸化処理をすることにより、電気的パルスの印加で２値の抵抗値のいずれか一方を示す金属酸化物に変換される金属薄膜層を、少なくとも表面に有する下部電極層と、この下部電極層の設定した領域の金属薄膜層を酸化処理することにより金属酸化物に変換してなる抵抗変化層と、この抵抗変化層に接続する上部電極層とを備え、抵抗変化層、抵抗変化層に接続する領域の下部電極層および上部電極層により記憶素子を構成するような不揮発性記憶装置であればよく、第１の実施の形態の不揮発性記憶装置のように素子用層間絶縁層を設けることは必須ではない。また、本発明は、クロスポイント型構成に限定されることもない。さらに、記憶素子に直列に接続する非オーミック性素子は、第２の実施の形態の構成に限定されることはなく、例えば中間導体層と同様に非オーミック性材料層もコンタクトホール中に埋め込み形成してもよい。

本発明の不揮発性記憶装置は、抵抗変化層を金属薄膜層の酸化処理により作製することで、下部電極層と上部電極層との間のショートを防止でき、製造方法を簡略化しながら、かつ歩留まりが良好で、高信頼性の不揮発性記憶装置を実現することができ、不揮発性記憶装置を用いる種々の電子機器分野に有用である。

（ａ）は本発明の第１の実施の形態に係る不揮発性記憶装置の構成を説明する平面図、（ｂ）は１Ａ−１Ａ線に沿って切断した断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の記憶素子の構成を示すための要部拡大平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、第２層間絶縁層上に、第１配線層を構成する主配線層と金属薄膜層とをストライプ状に複数本形成した状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、第1配線層を含む第２層間絶縁層上に、素子用層間絶縁層を形成した状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、第1配線層上の設定した位置の素子用層間絶縁層にコンタクトホールを開口した状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、素子用層間絶縁層をマスクにして、コンタクトホールの底部に露出した金属薄膜層に対して酸素イオンをイオン注入する状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホールに連続するように素子用層間絶縁層に配線溝を形成した状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホールと配線溝とを埋め込み、上部電極層と第２配線層となる導電体薄膜を形成した状態を示す平面図、（ｂ）は２Ａ−２Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第１の実施の形態に係る他の構成例の不揮発性記憶装置ＲＡＭの記憶素子の構成を示す平面図、（ｂ）は９Ａ−９Ａ線に沿った断面図 （ａ）は本発明の第２の実施の形態に係る不揮発性記憶装置の記憶素子が形成されている領域の要部拡大平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第２の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホールに連結し、下部電極に交差する形状に、素子用層間絶縁層中に配線溝を形成し、この基板上に中間導体層となる導電体薄膜を形成した状態を示す平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第２の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホール部分のみにフォトレジストを残した状態を示す平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第２の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホールの内壁面の領域のみに中間導体層を形成した状態を示す平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図 （ａ）は第２の実施の形態の不揮発性記憶装置の製造方法において、コンタクトホールおよび配線溝を含めた基板上に非オーミック性材料層となる非オーミック性薄膜を形成し、さらに上部電極層と第２配線層となる導電体薄膜を形成した状態を示す平面図、（ｂ）は１０Ａ−１０Ａ線に沿った断面を矢印方向から見た断面図 プラグ中の銅（Ｃｕ）を熱酸化してＣｕ_ＸＯ膜を形成し、このＣｕ_ＸＯ膜を抵抗変化層として用いた従来例の記憶素子の構成を示す図

符号の説明

１１ 基板
１２ 能動素子
１２ａ ソース領域
１２ｂ ドレイン領域
１２ｃ ゲート絶縁膜
１２ｄ ゲート電極
１３ 第１層間絶縁層
１４ 第２層間絶縁層
１５，１６，１９ 埋め込み導体
１７ 半導体電極配線
１８ 半導体接続用配線
２０，２０ａ 下部電極層（第１配線層）
２１ 主配線層
２２ 金属薄膜層
２３，３５，５６ 抵抗変化層
２４ 素子用層間絶縁層
２５，５７ 上部電極層
２６ 第２配線層
２７，３６，４０，５４ 記憶素子
２８ 絶縁保護膜
２９ コンタクトホール
３０ 酸素イオン
３１ 配線溝
３２，４４，４７ 導電体薄膜
４１ 非オーミック性素子
４２ 中間導体層
４３ 非オーミック材料層
４５ フォトレジスト
４６ 非オーミック性薄膜
５０ トランジスタ
５１ ソース
５２ ドレイン
５３ ゲート
５５ 銅プラグ

Claims (16)

1. 基板と、
   前記基板上または基板上の層間絶縁層を介して形成された下部電極層と、
   前記下部電極層上のあらかじめ設定された領域に形成され、電気的パルスの印加により２値の抵抗値のいずれか一方を示す金属酸化物からなる抵抗変化層と、
   前記抵抗変化層上に形成された上部電極層と、
   前記下部電極層上に形成された金属薄膜層と、
   を備え、
   前記抵抗変化層は、前記金属薄膜層に隣接して形成され、かつ前記金属酸化物は前記金属薄膜層の金属母体の酸化物である
   ことを特徴とする不揮発性記憶装置。
2. 基板と、
   前記基板上に設けられたストライプ状の複数の第１配線層と、
   前記第１配線層に交差して設けられたストライプ状の複数の第２配線層と、
   前記第１配線層と前記第２配線層とを絶縁する素子用層間絶縁層とを備え、
   前記第１配線層は前記下部電極層または前記下部電極層に接続された層であり、
   前記抵抗変化層は、前記第１配線層上の設定した位置の前記素子用層間絶縁層に開口されたコンタクトホールに露出した前記金属薄膜層の少なくとも表面から一定の厚みの部分に形成され、
   前記上部電極層は、前記抵抗変化層に接続するように前記コンタクトホール内に形成され、
   前記第２配線層は前記上部電極層に接続して形成されていることを特徴とする請求項１に記載の不揮発性記憶装置。
3. 前記第２配線層は、前記コンタクトホールに連続して前記素子用層間絶縁層に形成された配線溝中に埋め込み形成されていることを特徴とする請求項２に記載の不揮発性記憶装置。
4. 前記上部電極層と前記第２配線層とが同一材料からなることを特徴とする請求項２または請求項３に記載の不揮発性記憶装置。
5. 前記金属薄膜層は遷移金属元素から選択された１種類または複数種類の元素からなり、前記金属酸化物は前記金属薄膜層のノンストイキオメトリー金属酸化物からなることを特徴とする請求項１から請求項４のいずれか１項に記載の不揮発性記憶装置。
6. 前記金属薄膜層がタンタル薄膜であり、前記ノンストイキオメトリー金属酸化物がノンストイキオメトリー酸化タンタルTaOx（0＜ｘ＜2.5）からなることを特徴とする請求項５に記載の不揮発性記憶装置。
7. 前記抵抗変化層に直列に接続する非オーミック性素子をさらに備えたことを特徴とする請求項１から請求項６のいずれか１項に記載の不揮発性半導体記憶装置。
8. 前記非オーミック性素子は、前記抵抗変化層と前記第２配線層との間に形成されていることを特徴とする請求項７に記載の不揮発性記憶装置。
9. 前記非オーミック性素子は、双方向に非線形特性を有するＭＩＭダイオード、ＭＳＭダイオードまたはバリスターからなることを特徴とする請求項７または請求項８に記載の不揮発性記憶装置。
10. 基板上または基板上の層間絶縁膜を介して下部電極層を形成する工程と、
    酸化処理をすることにより、電気的パルスの印加で２値の抵抗値のいずれか一方を示す金属酸化物に変換される金属薄膜層を、前記下部電極層上に形成する工程と、
    前記下部電極層上に形成された金属薄膜層の所定の領域の前記金属薄膜層を酸化処理することにより、前記所定の領域の金属酸化物層を前記金属酸化物に変換して抵抗変化層を形成する工程と、
    前記抵抗変化層に接続する上部電極層を形成する工程と、
    を有することを特徴とする不揮発性記憶装置の製造方法。
11. 前記下部電極層となる第１配線層をストライプ形状に複数本、基板上または基板上の層間絶縁層を介して形成する工程と、
    前記第１配線層上に前記金属薄膜層を形成する工程と、
    前記金属薄膜層上に素子用層間絶縁層を形成する工程と、
    前記第１配線層上の前記素子用層間絶縁層の所定の位置にコンタクトホールを開口する工程と、
    前記コンタクトホールの底部に露出した前記第１配線層を構成する前記金属薄膜層の少なくとも表面から一定の厚みを酸化処理して前記金属酸化物に変換し、前記抵抗変化層を形成する工程と、
    前記抵抗変化層に接続される前記上部電極層を前記コンタクトホールに埋め込み形成する工程と、
    前記第１配線層に交差するとともに、前記上部電極層に接続されるストライプ形状の複数の第２配線層を前記素子用層間絶縁層上に形成する工程と、
    を有することを特徴とする請求項１０に記載の不揮発性記憶装置の製造方法。
12. 前記金属薄膜層として、遷移金属元素から選択された１種類または複数種類の元素を用い、
    前記金属薄膜層の少なくとも表面から一定の厚みを前記金属酸化物に変換する工程は、前記金属薄膜層に対して酸素イオンをイオン注入することによってノンストイキオメトリー金属酸化物を形成する工程からなることを特徴とする請求項１０または請求項１１に記載の不揮発性記憶装置の製造方法。
13. 前記イオン注入後に、熱処理を行うことにより前記ノンストイキオメトリー金属酸化物の形成領域を前記コンタクトホールより大きくすることを特徴とする請求項１２に記載の不揮発性記憶装置の製造方法。
14. 前記金属薄膜層としてタンタル薄膜を用い、前記ノンストイキオメトリー金属酸化物としてノンストイキオメトリー酸化タンタルTaOx（0＜ｘ＜2.5）を形成することを特徴とする請求項１２または請求項１３に記載の不揮発性記憶装置の製造方法。
15. 前記抵抗変化層を形成した後、前記抵抗変化層と前記第２配線層との間に非オーミック性素子を形成する工程をさらに含むことを特徴とする請求項１０から請求項１４のいずれか１項に記載の不揮発性記憶装置の製造方法。
16. 前記非オーミック性素子として、双方向に非線形特性を有するＭＩＭダイオード、ＭＳＭダイオードまたはバリスターを形成することを特徴とする請求項１５に記載の不揮発性記憶装置の製造方法。

Images