JP2008300486A - Testing system, method, and apparatus of semiconductor device - Google Patents
Testing system, method, and apparatus of semiconductor device Download PDFInfo
- Publication number
- JP2008300486A JP2008300486A JP2007143113A JP2007143113A JP2008300486A JP 2008300486 A JP2008300486 A JP 2008300486A JP 2007143113 A JP2007143113 A JP 2007143113A JP 2007143113 A JP2007143113 A JP 2007143113A JP 2008300486 A JP2008300486 A JP 2008300486A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pass
- fail
- irradiation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の検査システム、検査方法、及び検査装置に関する。 The present invention relates to a semiconductor device inspection system, an inspection method, and an inspection apparatus.
半導体装置の故障箇所の特定手法として、ＤＬＳ（Dynamic Laser Stimulation）法が知られている。ＤＬＳ法では、細く収束させたレーザ光を半導体装置に照射し、局部的な加熱又は光励起電流を発生させ、局部的に半導体装置の動作を変化させることで、半導体装置の故障箇所を特定する。これにより、タイミング不良や電圧マージン不良等の故障の存在箇所が特定される。ＤＬＳ法は例えば、特許文献１で説明されている。なお、ＤＬＳ法は、ＳＤＬ法、ＬＡＤＡ法等と呼ばれる事もある。 A DLS (Dynamic Laser Stimulation) method is known as a method for identifying a failure location of a semiconductor device. In the DLS method, a semiconductor device is irradiated with a finely focused laser beam, a local heating or photoexcitation current is generated, and the operation of the semiconductor device is locally changed to identify a failure location of the semiconductor device. Thereby, the location where a failure such as a timing failure or a voltage margin failure exists is specified. The DLS method is described in Patent Document 1, for example. The DLS method is sometimes called an SDL method, an LADA method, or the like.
ＤＬＳ法では通常、ＬＳＭ （Laser Scanning Microscope：レーザ走査顕微鏡）により半導体装置にレーザが照射され、半導体装置の良否がテスタにより判定される。そして、ＤＬＳ法では、レーザの照射位置と良否の判定値とを関連付けて２次元画像にマッピングすることで、故障箇所を画面表示する。よって、ＤＬＳ法では、各レーザ照射位置の良否判定値を得る必要がある。そのため、従来、テスタにより良否判定が行われている間は、レーザが同一位置に照射されている必要があるとされてきた。 In the DLS method, a semiconductor device is usually irradiated with laser by an LSM (Laser Scanning Microscope), and the quality of the semiconductor device is judged by a tester. In the DLS method, a failure location is displayed on the screen by associating a laser irradiation position with a pass / fail judgment value and mapping it to a two-dimensional image. Therefore, in the DLS method, it is necessary to obtain a pass / fail judgment value for each laser irradiation position. For this reason, conventionally, it has been considered that the laser needs to be irradiated to the same position while the quality is determined by the tester.
しかし、半導体装置の回路規模は年々増加している。よって、ＤＬＳ法の実行に要する時間は増加傾向にある。そのため、１回の良否判定が行われる間、即ち、１回のテストが行われる間、レーザの照射位置を動かせないと、ＤＬＳ法の実行に膨大な時間がかかってしまう。 However, the circuit scale of semiconductor devices is increasing year by year. Therefore, the time required for executing the DLS method tends to increase. Therefore, if the laser irradiation position cannot be moved while one pass / fail judgment is performed, that is, while one test is performed, it takes a long time to execute the DLS method.
例えば、上記２次元画像の画素数を５１２×５１２、１回のテストに要する時間を１秒と想定する。この場合、１枚の２次元画像を得るのに要する時間は、１秒×５１２画素×５１２画素＝２６２１４４秒≒７３時間となる。これは、到底実用的とは言い難い時間である。 For example, it is assumed that the number of pixels of the two-dimensional image is 512 × 512, and the time required for one test is 1 second. In this case, the time required to obtain one two-dimensional image is 1 second × 512 pixels × 512 pixels = 262144 seconds≈73 hours. This is a time that is hardly practical.
このような時間を短縮する方法として、いくつかの方法が知られている。 Several methods are known as methods for shortening such time.
第１の例として、単純に上記２次元画像の画素数を減らす、という方法が挙げられる。これは例えば、５１２×５１２の画素数を１２８×１２８の画素数に減らす、という事に相当する。この場合、測定時間は単純に１６分の１に短縮される。しかしながら、微細な故障を検出しようとする場合には、２次元画像の画素数を減らす分だけレーザの照射範囲を減らす必要がある。よって、１２８×１２８の場合に５１２×５１２の場合と同じ領域を測定しようとすると、１６分の１の時間の測定を１６回繰り返す必要があり、１２８×１２８の場合のトータル測定時間は、５１２×５１２の場合のトータル測定時間と同じになってしまう。そのため、２次元画像の画素数を減らすという方法は、測定すべき領域が既に絞り込まれている場合にしか有効ではない。 As a first example, there is a method of simply reducing the number of pixels of the two-dimensional image. For example, this corresponds to reducing the number of pixels of 512 × 512 to the number of pixels of 128 × 128. In this case, the measurement time is simply reduced to 1/16. However, in order to detect a fine failure, it is necessary to reduce the laser irradiation range by reducing the number of pixels of the two-dimensional image. Therefore, in the case of 128 × 128, if an attempt is made to measure the same region as in the case of 512 × 512, it is necessary to repeat the measurement of 1/16 time 16 times, and the total measurement time in the case of 128 × 128 is 512. It becomes the same as the total measurement time in the case of × 512. Therefore, the method of reducing the number of pixels of the two-dimensional image is effective only when the area to be measured is already narrowed down.
一方、第２の例として、レーザ照射と良否判定との同期を完全には行わない、という方法が挙げられる。この方法では、実際に故障がある箇所と不良と判定される箇所とが多少ずれてもよい、と考えるのである。この方法では、レーザの照射位置がテスト中に大きくずれると、実際に故障がある箇所と不良と判定される箇所とが大きくずれる事になる。よって、この方法は、１回のテスト中にレーザが移動する距離が短い場合にしか採用する事ができず、採用できる場面が限定的である。逆に言えば、この方法では、１回のテスト中にレーザが移動する距離が短くなるよう、測定条件を設定する必要がある。このような測定条件を設定しようとすると、１回のテスト中にレーザが移動できる距離は、高々数画素程度に限定され、その時間短縮効果は、非常に限定されたものとなる。
本発明は、半導体装置の検査システム、検査方法、及び検査装置に関し、半導体装置の検査に要する時間を短縮することを課題とする。 The present invention relates to an inspection system, an inspection method, and an inspection apparatus for a semiconductor device, and an object thereof is to shorten the time required for the inspection of the semiconductor device.
本発明の実施例は例えば、半導体装置にビームを照射する照射装置と、前記半導体装置のテスト期間に前記半導体装置の良否を判定するテスト装置と、前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定する情報処理部と、前記ビームの照射位置と前記半導体装置の故障領域とが関連付けられた２次元画像を表示する表示部とを備えることを特徴とする、半導体装置の検査システムである。 Embodiments of the present invention include, for example, an irradiation apparatus that irradiates a beam to a semiconductor device, a test apparatus that determines the quality of the semiconductor device during a test period of the semiconductor device, and the pass / fail obtained in each test period of the semiconductor device The value is set as a pass / fail value of the irradiation region irradiated with the beam from the start to the end of each test period, and the good value region or the negative value region is a continuous number that is continuous in a direction orthogonal to the scanning direction of the beam. And an information processing unit that identifies a failure area of the semiconductor device, and a display unit that displays a two-dimensional image in which the irradiation position of the beam and the failure area of the semiconductor device are associated with each other. A semiconductor device inspection system.
本発明の実施例は例えば、半導体装置にビームを照射し、前記半導体装置のテスト期間に前記半導体装置の良否を判定し、前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定し、前記ビームの照射位置と前記半導体装置の故障領域とが関連付けられた２次元画像を表示することを特徴とする、半導体装置の検査方法である。 In an embodiment of the present invention, for example, a semiconductor device is irradiated with a beam, the quality of the semiconductor device is determined during a test period of the semiconductor device, and the quality value obtained in each test period of the semiconductor device is determined for each test period. The semiconductor device is set as a pass / fail value of the irradiation region irradiated with the beam from the start to the end of the beam, and based on a continuous number of the pass value region or the pass value region that is continuous in a direction orthogonal to the scanning direction of the beam. And a two-dimensional image in which the irradiation position of the beam and the failure area of the semiconductor device are associated with each other is displayed.
本発明の実施例は例えば、半導体装置にビームを照射する照射装置と、前記半導体装置のテスト期間に前記半導体装置の良否を判定するテスト装置と、に接続可能な検査装置であって、前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定する情報処理部と、前記ビームの照射位置と前記半導体装置の故障領域とを関連付けられた２次元画像を表示する表示部とを備えることを特徴とする、半導体装置の検査装置である。 An embodiment of the present invention is, for example, an inspection apparatus that can be connected to an irradiation apparatus that irradiates a semiconductor device with a beam and a test apparatus that determines whether the semiconductor device is good or bad during a test period of the semiconductor device. The pass / fail values obtained in each test period of the apparatus are set as pass / fail values of the irradiation area irradiated with the beam from the start to the end of each test period, and the pass or fail area is scanned with the beam. An information processing unit that identifies a failure area of the semiconductor device, and a two-dimensional image in which the irradiation position of the beam and the failure area of the semiconductor device are associated with each other are displayed based on a continuous number that is continuous in a direction orthogonal to the direction. An inspection apparatus for a semiconductor device, comprising: a display unit.
本発明は、半導体装置の検査システム、検査方法、及び検査装置に関し、半導体装置の検査に要する時間を短縮することを可能にする。 The present invention relates to an inspection system, an inspection method, and an inspection apparatus for a semiconductor device, and makes it possible to shorten the time required for the inspection of the semiconductor device.
図１は、本実施例の検査システム１０１のシステム構成図である。図１の検査システム１０１は、半導体装置の検査システムであり、ＤＬＳ（Dynamic Laser Stimulation）法による半導体装置の検査を実行する。図１の検査システム１０１は、照射装置の例であるＬＳＭ（Laser Scanning Microscope：レーザ走査顕微鏡）１１１と、テスト装置の例であるテスタ１１２と、半導体装置の検査装置の例である計算機１１３とを備える。
FIG. 1 is a system configuration diagram of an
ＬＳＭ１１１は、半導体装置にビームの例であるレーザ光を照射する装置である。図１には、ＬＳＭ１１１にセットされた半導体装置（Ｓ）と、ＬＳＭ１１１により発せされたレーザ光（Ｌ）とが図示されている。ＬＳＭ１１１は、レーザ光源１２１と、対物レンズ１２２と、偏向装置１２３と、偏向装置制御部１２４と、カメラステージ１２５と、試料ステージ１２６と、信号ケーブル１２７とを備える。
The LSM 111 is a device that irradiates a semiconductor device with laser light, which is an example of a beam. FIG. 1 shows a semiconductor device (S) set in the LSM 111 and a laser beam (L) emitted by the LSM 111. The LSM 111 includes a
テスタ１１２は、半導体装置のテスト期間に半導体装置の良否（ｐａｓｓ／ｆａｉｌ）を判定する装置である。テスタ１１２は、テスト期間の開始を示すｔｅｓｔ ｓｔａｒｔ信号、テスト期間の終了を示すｔｅｓｔ ｅｎｄ信号、テスト期間における良否の判定値を示すｐａｓｓ／ｆａｉｌ信号を出力する。
The
計算機１１３は、半導体装置の検査に関する種々の情報処理を行う装置であり、ＬＳＭ１１１及びテスタ１１２に有線又は無線で接続可能である。計算機１１３は例えば、パーソナルコンピュータ（ＰＣ）又はワークステーション（ＷＳ）である。計算機１１３は、ここではＬＳＭ１１１と別個の機器であるが、ＬＳＭ１１１の一部でも構わない。計算機１１３は、計算機本体１３１と、表示装置１３２と、記憶装置１３３と、入力装置１３４とを備える。
The
計算機本体１３１には、制御部１４１と、情報処理部１４２と、表示部１４３等の機能ブロックが存在する。制御部１４１は、ＬＳＭ１１１及びテスタ１１２の制御を行うブロックである。情報処理部１４２は、種々の情報処理を行うブロックである。表示部１４３は、表示装置１３２への画面表示を行うブロックである。これら機能ブロックは例えば、コンピュータプログラム（検査プログラム）により実現される。
The computer
図１の検査システム１０１では、レーザ光Ｌが、レーザ光源１２１から発せられ、対物レンズ１２２によって収束され、半導体装置Ｓ上に照射される。偏向装置１２３は、偏向装置制御部１２４による制御の下、レーザ光Ｌを偏向させ、レーザ光Ｌで半導体装置Ｓ上を走査する。ＬＳＭ１１１では、半導体装置Ｓから反射された反射光により、半導体装置Ｓを観察する。なお、レーザ光Ｌは、半導体装置Ｓの表面に照射してもよいが、ここでは半導体装置Ｓの裏面に照射する。
In the
レーザ光源１２１、対物レンズ１２２、及び偏向装置１２３は、カメラステージ１２５に固定されている。これにより、ＬＳＭ１１１では、レーザ光Ｌの焦点調整や、レーザ光Ｌの照射位置の移動が可能になっている。一方、半導体装置Ｓは、試料ステージ１２６にセットされており、信号ケーブル１２７によりテスタ１１２と電気的に接続されている。これにより、図１の検査システム１０１では、テスタ１１２による半導体装置Ｓの電気的なテストが可能になっている。
The
計算機１１３は、ＬＳＭ１１１を制御する事、及びテスタ１１２からｔｅｓｔ ｓｔａｒｔ信号、ｔｅｓｔ ｅｎｄ信号、ｐａｓｓ／ｆａｉｌ信号を受け取る事が可能となっている。計算機１１３は更に、レーザ光の照射位置とｐａｓｓ／ｆａｉｌの判定値とを関連付けて、２次元画像（ｐａｓｓ／ｆａｉｌ画像）として表示する事が可能である。計算機１１３は更に、ＬＳＭ画像及びｐａｓｓ／ｆａｉｌ画像を複数記憶する事が可能であり、画像間の演算を行う事も可能である。ＬＳＭ画像を記憶するメモリは、ＬＳＭ１１１にも設けてもよい。
The
以下、半導体装置の検査方法について説明する。 Hereinafter, a method for inspecting a semiconductor device will be described.
計算機１１３は、半導体装置の各テスト期間に得られた良否値（ｐａｓｓ値／ｆａｉｌ値）を、テスタ１１２から取得する。そして計算機１１３は、半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までにレーザが照射された照射領域、の良否値として設定する。この場合に得られる２次元画像（ｐａｓｓ／ｆａｉｌ画像）の例を、図２に示す。図２において、領域Ａは良値領域（ｐａｓｓ領域）を表し、領域Ｂは否値領域（ｆａｉｌ領域）を表す。
The
ここでは、図２の画像の画素数を５０×５０とし、図２の横方向及び縦方向をそれぞれレーザの走査方向及びレーザの走査方向の直交方向とする。ここではまた、１回のテスト中にレーザの照射位置が移動する距離を、図２の画像の１５画素分とする。図２に示す各領域は、１回のテストの開始から終了までにレーザが照射される照射領域に相当し、１５画素分の領域となっている。 Here, the number of pixels of the image in FIG. 2 is 50 × 50, and the horizontal direction and the vertical direction in FIG. 2 are the laser scanning direction and the laser scanning direction, respectively. Here, the distance that the laser irradiation position moves during one test is assumed to be 15 pixels of the image of FIG. Each area shown in FIG. 2 corresponds to an irradiation area irradiated with a laser from the start to the end of one test, and is an area for 15 pixels.
この場合、１回の良否判定が、１５画素分の領域が走査される間に行われる事になる。即ち、１つの良否値が、１５画素分の領域が走査される間に得られる事になる。本実施例では、この良否値を、この１５画素全てを代表する良否値とする。即ち、この良否値を、この領域全体の良否値とする。図２には、このようにして設定された良値領域と否値領域とが図示されている。良値領域は１５個の良値画素により構成され、否値画素は１５個の否値画素により構成される。 In this case, one pass / fail judgment is performed while the region for 15 pixels is scanned. That is, one pass / fail value is obtained while a region for 15 pixels is scanned. In this embodiment, the pass / fail value is set to a pass / fail value representative of all the 15 pixels. That is, this pass / fail value is taken as the pass / fail value for the entire area. FIG. 2 shows the good value region and the negative value region set in this way. The good value region is constituted by 15 good value pixels, and the negative value pixel is constituted by 15 negative value pixels.
ここで、ＤＬＳ観測について説明することにする。ＤＬＳ観測では、精密な観測を行うべく、テストの条件として、ｐａｓｓ／ｆａｉｌの状態が不安定になるような条件を設定する事が多い。そのため、ＤＬＳ観測では、故障箇所がない場合でもｆａｉｌが現れる事がある。 Here, DLS observation will be described. In DLS observation, in order to perform precise observation, a test condition is often set such that the pass / fail state becomes unstable. Therefore, in DLS observation, a failure may appear even when there is no failure location.
図２では、故障箇所は領域Ｘであるとする。にもかかわらず、図２では、画像内の様々な箇所にｆａｉｌ領域が現れている。これらは、故障箇所以外にｆａｉｌ領域が現れた例に相当する。図２の画像の周辺部では、ｐａｓｓ領域とｆａｉｌ領域が、縦方向に１画素又は２画素ごとに交互に現れている。 In FIG. 2, it is assumed that the failure location is the region X. Nevertheless, in FIG. 2, fail regions appear at various points in the image. These correspond to an example in which a fail region appears in addition to the failure location. In the peripheral portion of the image in FIG. 2, the pass area and the fail area appear alternately for each pixel or every two pixels in the vertical direction.
計算機１１３は、図２のようなｐａｓｓ／ｆａｉｌ画像を一旦、記憶装置１３３に保存する。続いて、計算機１１３は、当該画像内の各画素の良否値を調べ、ｆａｉｌ画素が縦方向に３画素以上連続する領域が存在するか否かを判断する。続いて、計算機１１３は、ｆａｉｌ画素が縦方向に３画素以上連続しない領域をｐａｓｓ画素に書き換え、ｆａｉｌ画素が縦方向に３画素以上連続する領域をｆａｉｌ画素に書き換える。こうして得られる画像を、図３に示す。
The
上述のように、図２には、故障箇所でないにもかかわらず、ｆａｉｌ領域となっている領域が存在する。しかし、このような領域は、縦方向に何画素も連続する可能性は極めて少ない。従って、上記の書き換え処理によれば、半導体装置の故障箇所をおおまかに特定する事ができる。実際、図２の画像の周辺部では、ｐａｓｓ領域とｆａｉｌ領域は縦方向に１画素又は２画素ごとに交互に現れており、ｆａｉｌ領域が３画素以上連続する領域は存在しない。そのため、これらのｆａｉｌ領域は全て、図３ではｐａｓｓ領域に書き換えられている。 As described above, FIG. 2 includes a region that is a failure region although it is not a failure location. However, such a region is very unlikely to have many pixels in the vertical direction. Therefore, according to the above rewriting process, the failure location of the semiconductor device can be roughly specified. Actually, in the peripheral portion of the image of FIG. 2, the pass area and the fail area appear alternately in the vertical direction every one pixel or every two pixels, and there is no area where the fail area is continuous by 3 pixels or more. Therefore, all of these fail areas are rewritten into the pass areas in FIG.
従って、計算機１１３は、図２の画像を図３の画像に書き換え、図３の画像のｆａｉｌ領域を半導体装置の故障領域とする。即ち、計算機１１３は、ｆａｉｌ領域（ｆａｉｌ画素）が縦方向に連続する連続数に基づいて、半導体装置の故障領域を特定する。図２から図３への書き換えにおいては、ｆａｉｌ領域（ｆａｉｌ画素）が縦方向に３画素以上連続している領域が、故障領域として特定されている。図３には、このようにして特定された故障領域Ｙが図示されている。そして、計算機１１３は、図３の画像を表示装置１３２に表示する。即ち、計算機１１３は、レーザの照射位置と半導体装置の故障領域とが関連付けられた２次元画像を表示装置１３２に表示する。これにより、ユーザは、半導体装置の故障箇所をおおまかに把握する事ができる。
Therefore, the
以上のように、本実施例では、故障箇所がどの位置に存在するかを示す画像ではなく、故障箇所がどの範囲に含まれるかを示す画像が得られる。即ち、本実施例では、故障箇所そのものを特定する画像ではなく、故障箇所の存在領域である故障領域を特定する画像が得られる。 As described above, in this embodiment, an image indicating which range of the failure location is included is obtained instead of an image indicating where the failure location exists. In other words, in this embodiment, an image for specifying a failure area, which is an area where the failure location exists, is obtained instead of an image for specifying the failure location itself.
このように、本実施例では、ＤＬＳ反応が現れて欲しい範囲より広い範囲にＤＬＳ反応が現れてしまう。しかし、本実施例によれば、故障箇所そのものを特定するよりも遥かに短い時間で、故障箇所をある程度絞り込む事ができる。本実施例では更に、絞り込まれた範囲を詳細に観測する事で、必要に応じて故障箇所そのものを特定する事もできる。この場合、絞り込まれた範囲のみについて観測を行えばよいため、観測に要する時間は短くて済む。 Thus, in this example, the DLS reaction appears in a wider range than the range in which the DLS reaction is desired. However, according to the present embodiment, the failure location can be narrowed down to some extent in a much shorter time than specifying the failure location itself. In the present embodiment, further, by observing the narrowed range in detail, the failure location itself can be specified as necessary. In this case, since it is sufficient to observe only the narrowed range, the time required for observation is short.
なお、上記の説明では、非故障箇所が「ｆａｉｌ」と判定される例について説明した。このような場合には、上記のように、ｆａｉｌ画素が縦方向に３画素以上連続しない領域をｐａｓｓ画素に書き換え、ｆａｉｌ画素が縦方向に３画素以上連続する領域をｆａｉｌ画素に書き換えるような処理が望ましい。 In the above description, an example in which a non-failure point is determined to be “fail” has been described. In such a case, as described above, a process in which the area where the fail pixel is not continuous for three or more pixels in the vertical direction is rewritten to the pass pixel, and the area where the fail pixel is continuous for three or more pixels in the vertical direction is rewritten to the fail pixel. Is desirable.
一方、実際のＤＬＳ測定では、故障箇所が「ｐａｓｓ」と判定される場合もある。このような場合、計算機１１３は、ｐａｓｓ画素が縦方向に３画素以上連続しない領域をｆａｉｌ画素に書き換え、ｐａｓｓ画素が縦方向に３画素以上連続する領域をｐａｓｓ画素に書き換えてもよい。この場合、計算機１１３は、ｐａｓｓ領域（ｐａｓｓ画素）が縦方向に連続する連続数に基づいて、半導体装置の故障領域を特定する。上記のような画像書き換えでは、ｐａｓｓ領域（ｐａｓｓ画素）が縦方向に３画素以上連続していない領域が、故障領域として特定される。
On the other hand, in the actual DLS measurement, the failure location may be determined as “pass”. In such a case, the
本実施例では、１回のテスト中にレーザ光の照射位置が移動する距離を、１５画素分としている。すなわち、１回のテストの開始から終了までにレーザ光が照射される照射領域のサイズを、１５画素分としている。本実施例では、当該照射領域のサイズは、１５画素分以外のサイズでも構わない。 In this embodiment, the distance that the irradiation position of the laser beam moves during one test is 15 pixels. That is, the size of the irradiation area irradiated with laser light from the start to the end of one test is set to 15 pixels. In this embodiment, the size of the irradiation area may be other than 15 pixels.
本実施例では更に、上記照射領域のサイズは、表示装置１３２の操作画面上でユーザが設定可能としてもよい。このような操作画面の例を、図４に示した。ユーザは、操作装置１３４を操作して、操作画面上のボックスＢ１内に上記照射領域のサイズを入力する事ができる。そして、計算機１１３の制御部１４１は、上記照射領域のサイズを、操作画面で入力されたサイズに基づいて設定する。制御部１４１は、ＬＳＭ１１１又はテスタ１１２を制御して、上記照射領域のサイズを制御するとする。
In the present embodiment, the size of the irradiation area may be set by the user on the operation screen of the
なお、計算機１１３の情報処理部１４２は、図２や図３の画像を作成する際、照射領域のサイズのデータを必要とする。情報処理部１４２は、サイズがユーザにより設定される場合には、照射領域のサイズのデータとして、ユーザにより設定されたサイズのデータを利用可能である。その他の場合には、情報処理部１４２は、照射領域のサイズを、例えばｔｅｓｔ ｓｔａｒｔ信号及びｔｅｓｔ ｅｎｄ信号から自動的に算出する。
Note that the information processing unit 142 of the
また、本実施例では、ｆａｉｌ画素が縦方向に３画素（基準連続数）以上連続している領域が、故障領域として特定されている。本実施例では、当該基準連続数は、３画素以外の数でも構わない。これは、ｐａｓｓ画素が縦方向に３画素（基準連続数）以上連続していない領域を、故障領域として特定する場合も同様である。 In the present embodiment, an area in which the fail pixels are continuous in the vertical direction by 3 pixels (reference continuous number) or more is specified as a failure area. In this embodiment, the reference continuous number may be a number other than three pixels. The same applies to a case where an area in which the pass pixels are not continuous in the vertical direction by 3 pixels (reference continuous number) or more is specified as a failure area.
本実施例では更に、上記基準連続数は、表示装置１３２の操作画面上でユーザが設定可能としてもよい。このような操作画面の例は既に、図４に示されている。ユーザは、操作装置１３４を操作して、操作画面上のボックスＢ２内に上記基準連続数を入力する事ができる。そして、情報処理部１４２は、半導体装置の故障箇所を特定するための基準となる上記基準連続数を、操作画面で入力された基準連続数に基づいて設定する。そして、情報処理部１４２は、図２の画像を図３の画像に書き換える際、当該基準連続数を参酌する。
In this embodiment, the reference continuous number may be set by the user on the operation screen of the
以上のように、本実施例では、１回のテスト中にレーザの照射位置が移動する距離を、１５画素分としている。本実施例では、図２の画像を図３の画像に変換するが、この変換処理に要する時間はごく僅かである。従って、本実施例では、テスト中にはレーザの照射位置を動かさない場合と比べて、観測時間が１／１５程度に短縮される。このように、本実施例は、半導体装置の検査に要する時間を短縮する事ができる。 As described above, in this embodiment, the distance that the laser irradiation position moves during one test is set to 15 pixels. In this embodiment, the image shown in FIG. 2 is converted into the image shown in FIG. 3, but the time required for this conversion process is very short. Therefore, in this embodiment, the observation time is reduced to about 1/15 compared to the case where the laser irradiation position is not moved during the test. Thus, this embodiment can shorten the time required for the inspection of the semiconductor device.
図５は、本実施例の検査方法に関するフローチャート図である。 FIG. 5 is a flowchart relating to the inspection method of the present embodiment.
本実施例では先ず、ＬＳＭ１１１によるレーザ照射と、テスタ１１２による良否判定とが行われる。そして、情報処理部１４２は、各テスト期間に得られた良否値を、対応する照射領域の良否値として設定する。即ち、情報処理部１４２は、図２のような画像を作成する（Ｓ１１）。続いて、情報処理部１４２は、半導体装置の故障領域を特定する。即ち、情報処理部１４２は、図２のような画像を図３のような画像に変換する（Ｓ１２）。そして本実施例では、表示部１４３が、例えば操作装置１３４による表示操作に応じて、図３のような画像を表示装置１３２に表示する（Ｓ１３）。なお、当該画像表示（及び図４の操作画面の画面表示）は、ローカル表示ではなく、リモート表示でも構わない。
In this embodiment, first, laser irradiation by the
１０１ 検査システム
１１１ ＬＳＭ
１１２ テスタ
１１３ 計算機
１２１ レーザ光源
１２２ 対物レンズ
１２３ 偏向装置
１２４ 偏向装置制御部
１２５ カメラステージ
１２６ 試料ステージ
１２７ 信号ケーブル
１３１ 計算機本体
１３２ 表示装置
１３３ 記憶装置
１３４ 入力装置
１４１ 制御部
１４２ 情報処理部
１４３ 表示部
101
DESCRIPTION OF
Claims (5)
前記半導体装置のテスト期間に前記半導体装置の良否を判定するテスト装置と、
前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定する情報処理部と、
前記ビームの照射位置と前記半導体装置の故障領域とが関連付けられた２次元画像を表示する表示部とを備えることを特徴とする、半導体装置の検査システム。 An irradiation device for irradiating the semiconductor device with a beam;
A test apparatus for determining pass / fail of the semiconductor device during a test period of the semiconductor device;
A pass / fail value obtained in each test period of the semiconductor device is set as a pass / fail value of an irradiation region irradiated with the beam from the start to the end of each test period. An information processing unit that identifies a failure region of the semiconductor device based on the number of consecutive in the direction orthogonal to the scanning direction;
An inspection system for a semiconductor device, comprising: a display unit that displays a two-dimensional image in which the irradiation position of the beam and a failure area of the semiconductor device are associated with each other.
前記半導体装置のテスト期間に前記半導体装置の良否を判定し、
前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定し、
前記ビームの照射位置と前記半導体装置の故障領域とが関連付けられた２次元画像を表示することを特徴とする、半導体装置の検査方法。 Irradiate the beam to the semiconductor device,
Determining the quality of the semiconductor device during a test period of the semiconductor device;
A pass / fail value obtained in each test period of the semiconductor device is set as a pass / fail value of an irradiation region irradiated with the beam from the start to the end of each test period. Based on the number of consecutive in the orthogonal direction of the scanning direction, the failure region of the semiconductor device is identified,
A method for inspecting a semiconductor device, comprising: displaying a two-dimensional image in which the irradiation position of the beam and a failure area of the semiconductor device are associated with each other.
前記半導体装置の各テスト期間に得られた良否値を、各テスト期間の開始から終了までに前記ビームが照射された照射領域、の良否値として設定し、良値領域又は否値領域が前記ビームの走査方向の直交方向に連続する連続数に基づいて、前記半導体装置の故障領域を特定する情報処理部と、
前記ビームの照射位置と前記半導体装置の故障領域とを関連付けられた２次元画像を表示する表示部とを備えることを特徴とする、半導体装置の検査装置。 An inspection apparatus connectable to an irradiation apparatus for irradiating a beam to a semiconductor device, and a test apparatus for determining the quality of the semiconductor device during a test period of the semiconductor device,
A pass / fail value obtained in each test period of the semiconductor device is set as a pass / fail value of an irradiation region irradiated with the beam from the start to the end of each test period. An information processing unit that identifies a failure region of the semiconductor device based on the number of consecutive in the direction orthogonal to the scanning direction;
An inspection apparatus for a semiconductor device, comprising: a display unit that displays a two-dimensional image in which the irradiation position of the beam and a failure area of the semiconductor device are associated with each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007143113A JP2008300486A (en) | 2007-05-30 | 2007-05-30 | Testing system, method, and apparatus of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007143113A JP2008300486A (en) | 2007-05-30 | 2007-05-30 | Testing system, method, and apparatus of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008300486A true JP2008300486A (en) | 2008-12-11 |
Family
ID=40173740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007143113A Pending JP2008300486A (en) | 2007-05-30 | 2007-05-30 | Testing system, method, and apparatus of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008300486A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058247A (en) * | 2010-09-08 | 2012-03-22 | Dcg Systems Inc | Two-photon absorption laser assisted device alteration |
| US9201096B2 (en) | 2010-09-08 | 2015-12-01 | Dcg Systems, Inc. | Laser-assisted device alteration using synchronized laser pulses |
| US10191111B2 (en) | 2013-03-24 | 2019-01-29 | Dcg Systems, Inc. | Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets |
-
2007
- 2007-05-30 JP JP2007143113A patent/JP2008300486A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012058247A (en) * | 2010-09-08 | 2012-03-22 | Dcg Systems Inc | Two-photon absorption laser assisted device alteration |
| CN102401632A (en) * | 2010-09-08 | 2012-04-04 | Dcg***有限公司 | Laser assisted device alteration using two-photon absorption |
| US9201096B2 (en) | 2010-09-08 | 2015-12-01 | Dcg Systems, Inc. | Laser-assisted device alteration using synchronized laser pulses |
| US10209274B2 (en) | 2010-09-08 | 2019-02-19 | Fei Efa, Inc. | Laser-assisted device alteration using synchronized laser pulses |
| US11353479B2 (en) | 2010-09-08 | 2022-06-07 | Fei Efa, Inc. | Laser-assisted device alteration using synchronized laser pulses |
| US10191111B2 (en) | 2013-03-24 | 2019-01-29 | Dcg Systems, Inc. | Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets |
| US11047906B2 (en) | 2013-03-24 | 2021-06-29 | Dcg Systems, Inc. | Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532328B2 (en) | Circuit-pattern inspection apparatus | |
| US8363099B2 (en) | Microscope system and method of operation thereof | |
| JP5500871B2 (en) | Template matching template creation method and template creation apparatus | |
| JP2006105960A (en) | Sample inspection method and device | |
| JP4959149B2 (en) | Sample inspection equipment | |
| WO2010055610A1 (en) | Pattern check device and pattern check method | |
| JP5158365B2 (en) | Substrate defect inspection system | |
| JP5352135B2 (en) | Inspection apparatus and inspection method | |
| JP5153212B2 (en) | Charged particle beam equipment | |
| JP4700299B2 (en) | Confocal scanning microscope | |
| JP2010108797A (en) | Test piece observation method, and electron microscope | |
| US9053904B2 (en) | Image quality adjusting method, non-transitory computer-readable recording medium, and electron microscope | |
| JP2008300486A (en) | Testing system, method, and apparatus of semiconductor device | |
| JP2017003266A (en) | Charged particle beam device | |
| JP2010182896A (en) | Semiconductor inspection method and apparatus using absorbed current image | |
| JP2007033280A (en) | Image inspection device | |
| JPWO2018110254A1 (en) | Radiation detection apparatus and computer program | |
| JP6716026B2 (en) | Charged particle beam device and condition setting method in charged particle beam device | |
| JPH09265931A (en) | Image acquisition device and its method | |
| JP3036444B2 (en) | Lattice strain evaluation method and apparatus using convergent electron diffraction pattern | |
| JP2008096143A (en) | Tft array substrate inspection device | |
| US20140061456A1 (en) | Coordinate correcting method, defect image acquiring method and electron microscope | |
| JP2015059776A (en) | Device for defect observation and method therefor | |
| JP2010015731A (en) | Scanning electron microscope, and method of improving image therefore | |
| JP2000046531A (en) | Method and device for inspecting semiconductor element |