JP2008293787A - El element - Google Patents
El element Download PDFInfo
- Publication number
- JP2008293787A JP2008293787A JP2007137993A JP2007137993A JP2008293787A JP 2008293787 A JP2008293787 A JP 2008293787A JP 2007137993 A JP2007137993 A JP 2007137993A JP 2007137993 A JP2007137993 A JP 2007137993A JP 2008293787 A JP2008293787 A JP 2008293787A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- chip
- layer
- organic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 241
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 239000012044 organic layer Substances 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 39
- 239000011521 glass Substances 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、回路基板に表面実装が可能なチップ型のＥＬ［ElectroLuminescence］素子に関するものである。 The present invention relates to a chip-type EL [ElectroLuminescence] element that can be surface-mounted on a circuit board.
近年、電子機器のインジケータや照明機器の光源として、回路基板に表面実装が可能なチップ型のＬＥＤ［Light Emitting Diode］が広く一般に用いられている（例えば、本願出願人による特許文献１〜３を参照）。
In recent years, chip-type LEDs (Light Emitting Diodes) that can be surface-mounted on circuit boards have been widely used as indicators for electronic devices and light sources for lighting devices (for example, see
また、上記に関連する他の従来技術の一例として、特許文献４〜７には、回路基板に表面実装が可能なチップ型のＥＬ素子が開示・提案されている。
確かに、チップ型のＬＥＤは、高輝度、高寿命という利点がある上、電子機器の小型化や軽薄化にも貢献することができる。 Certainly, chip-type LEDs have the advantages of high brightness and long life, and can also contribute to downsizing and thinning of electronic devices.
しかしながら、チップ型のＬＥＤは、少なくとも数［ｍＡ］の電流を投入しなければ発光しないため、チップ型のＥＬ素子に比べて、消費電力が大きいという課題があった。 However, since a chip-type LED does not emit light unless a current of at least several [mA] is supplied, there is a problem that power consumption is larger than that of a chip-type EL element.
一方、チップ型のＥＬ素子であれば、数［μＡ］〜数十［μＡ］の投入電流で発光がみられるため、低消費電力での発光が可能となる。 On the other hand, in the case of a chip-type EL element, light emission is observed with an input current of several [μA] to several tens [μA], and thus light emission with low power consumption is possible.
しかしながら、特許文献４に記載されたチップ型のＥＬ素子は、これが表面実装される回路基板に対して水平方向に光を放射する構成であるため、回路基板の法線方向に光を放射するには、別途の反射膜やレンズ部を形成しなければならず、構造が複雑であった。 However, since the chip-type EL element described in Patent Document 4 emits light in the horizontal direction with respect to the circuit board on which the surface is mounted, it emits light in the normal direction of the circuit board. In this case, a separate reflection film and lens portion must be formed, and the structure is complicated.
また、特許文献５、６に記載されたチップ型のＥＬ素子は、あくまでカラー表示の実現を目的とするものであり、ＥＬ素子と基板との電気的な接続構造や、発光層の保護構造については、何ら具体的に開示されておらず、また、ＥＬ素子の発光領域をいかにして広げるかについても、一切考慮・言及されていなかった。 The chip-type EL elements described in Patent Documents 5 and 6 are only for the purpose of realizing color display. Regarding the electrical connection structure between the EL element and the substrate and the protective structure of the light emitting layer. Is not disclosed at all, and no consideration is given to how to expand the light emitting region of the EL element.
また、特許文献７に記載されたチップ型電界発光素子は、第１の半製品（非透明電極、発光層、第１、第２の入力用端子電極、絶縁層、接続用導電部、導電性バインダ）と、第２の半製品（透明電極、絶縁体、高誘電率バインダ）と、を別工程で製造し、接続用導電部が導電性バインダを介して透明電極の片側端部に電気的に接続され、透明電極の残りの部分が高誘電率バインダを介して発光層の透明電極側対向面に接続されるように、第１の半製品と第２の半製品とを機械的に加圧接合する構成であるため、その製造工程で発光層に少なからぬ外力が加わる形となっており、発光層の保護に対する配慮が欠けていた。 In addition, the chip type electroluminescent element described in Patent Document 7 includes a first semi-finished product (non-transparent electrode, light emitting layer, first and second input terminal electrodes, insulating layer, conductive portion for connection, conductive property) Binder) and the second semi-finished product (transparent electrode, insulator, high dielectric constant binder) are manufactured in separate processes, and the conductive part for connection is electrically connected to one end of the transparent electrode via the conductive binder. The first semi-finished product and the second semi-finished product are mechanically added so that the remaining portion of the transparent electrode is connected to the transparent electrode side facing surface of the light emitting layer through a high dielectric constant binder. Since the structure is pressure-bonded, a considerable amount of external force is applied to the light emitting layer in the manufacturing process, and consideration for protection of the light emitting layer is lacking.
また、特許文献７に記載されたチップ型電界発光素子では、透明電極と発光層の間にバインダが介在する形となるため、ＥＬ素子の発光特性に悪影響を及ぼすおそれがあった。 Moreover, in the chip-type electroluminescent element described in Patent Document 7, since a binder is interposed between the transparent electrode and the light emitting layer, there is a possibility that the light emitting characteristics of the EL element may be adversely affected.
本発明は、上記の問題点に鑑み、簡易な構成で、有機層の保護性能に優れ、発光領域の広いＥＬ素子を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an EL element having a simple structure, excellent organic layer protection performance, and a wide light emitting region.
上記目的を達成するために、本発明に係るＥＬ素子は、第１、第２基板電極を有する絶縁基板と、前記絶縁基板上に搭載された有機ＥＬチップと、前記絶縁基板上で前記有機ＥＬチップを被覆する透光性の封止部材と、を有して成るＥＬ素子であって、前記有機ＥＬチップは、チップ基板と；前記チップ基板上に形成された第１電極層と；前記第１電極層の一部を露出する形で、前記第１電極層上に形成された有機層と；前記第１電極層と絶縁された形で、前記有機層を被覆する第２電極層と；前記第１電極層の一部と前記第２電極層の一部、若しくは、前記第１電極層の一部と前記第２電極層に導通する第３電極層の一部または全部を、各々第１、第２導電領域として露出する形で、前記チップ基板上を被覆するパシベーション層と；を有して成り、前記絶縁基板の第１、第２基板電極と、前記有機ＥＬチップの第１、第２導電領域との間を、各々導電部材で接続して成る構成（第１の構成）とされている。 In order to achieve the above object, an EL device according to the present invention includes an insulating substrate having first and second substrate electrodes, an organic EL chip mounted on the insulating substrate, and the organic EL on the insulating substrate. An organic EL chip comprising: a chip substrate; a first electrode layer formed on the chip substrate; and a first electrode layer formed on the chip substrate. An organic layer formed on the first electrode layer so as to expose a part of the one electrode layer; a second electrode layer covering the organic layer so as to be insulated from the first electrode layer; A part of the first electrode layer and a part of the second electrode layer, or a part or all of the third electrode layer electrically connected to the part of the first electrode layer and the second electrode layer, respectively. And a passivation layer covering the chip substrate in a form exposed as a second conductive region. The first and second substrate electrodes of the insulating substrate and the first and second conductive regions of the organic EL chip are each connected by a conductive member (first configuration). ing.
なお、上記第１の構成から成るＥＬ素子において、前記有機ＥＬチップは、前記第１電極層側から光を取り出すボトムエミッション型であり、導電ペーストまたはバンプを介して、前記絶縁基板上にフェイスダウン実装されている構成（第２の構成）にするとよい。 In the EL element having the first configuration, the organic EL chip is a bottom emission type in which light is extracted from the first electrode layer side, and is face-downed on the insulating substrate via a conductive paste or a bump. It is good to use the mounted configuration (second configuration).
また、上記第２の構成から成るＥＬ素子にて、前記第１電極層と前記第３電極層は、互いに絶縁された形で、前記チップ基板上に分割形成されており、前記第２電極層は、前記第３電極層の一部と導通する形で、前記有機層を被覆するように形成されている構成（第３の構成）にするとよい。 Further, in the EL element having the second configuration, the first electrode layer and the third electrode layer are separately formed on the chip substrate so as to be insulated from each other, and the second electrode layer Is preferably configured to cover the organic layer so as to be electrically connected to a part of the third electrode layer (third configuration).
また、上記第２または第３の構成から成るＥＬ素子において、前記有機ＥＬチップは、前記パシベーション層上に貼付されたガラス板を有して成る構成（第４の構成）にするとよい。 In the EL device having the second or third configuration, the organic EL chip may have a configuration (fourth configuration) including a glass plate attached on the passivation layer.
また、上記第２〜第４いずれかの構成から成るＥＬ素子にて、前記封止部材は、前記チップ基板を露出する形で前記有機ＥＬチップを被覆するものである構成（第５の構成）にするとよい。 Further, in the EL element having any one of the second to fourth configurations, the sealing member covers the organic EL chip so as to expose the chip substrate (fifth configuration). It is good to.
また、上記第２〜第５いずれかの構成から成るＥＬ素子において、前記有機ＥＬチップは、前記第１電極層と前記第２電極層とを絶縁するとともに、発光領域となる前記有機層の開口部を縁取る形で、前記第１電極層上に形成された絶縁層を有して成る構成（第６の構成）にするとよい。 In the EL element having any one of the second to fifth configurations, the organic EL chip insulates the first electrode layer from the second electrode layer and opens the organic layer serving as a light emitting region. It is preferable to have a configuration (sixth configuration) including an insulating layer formed on the first electrode layer so that the portion is bordered.
また、上記第２の構成から成るＥＬ素子において、前記第１電極層は、前記チップ基板の長手方向に沿って、その一端が前記チップ基板の一端まで引き出されており、前記有機層は、前記第１電極層の前記一端を露出し、その余の部分を被覆する形で、前記第１電極層上に形成されており、前記第２電極層は、前記チップ基板の長手方向に沿ってその一端が前記チップ基板の他端まで引き出されており、前記パシベーション層は、前記第１、第２電極層の前記一端を各々前記第１、第２導電領域として露出し、その余の部分を被覆する形で、前記チップ基板上に形成されている構成（第７の構成）にするとよい。 Further, in the EL element having the second configuration, the first electrode layer has one end drawn out to one end of the chip substrate along the longitudinal direction of the chip substrate, and the organic layer has the The first electrode layer is formed on the first electrode layer in such a manner that the one end is exposed and the remaining portion is covered, and the second electrode layer is formed along the longitudinal direction of the chip substrate. One end is drawn out to the other end of the chip substrate, and the passivation layer exposes the one end of the first and second electrode layers as the first and second conductive regions, respectively, and covers the remaining portion. In this manner, the structure (seventh structure) formed on the chip substrate may be used.
また、上記第２の構成から成るＥＬ素子にて、前記第１電極層は、前記チップ基板の長手方向に沿って、その一端が前記チップ基板の一端まで引き出されており、前記有機層及び前記第２電極層は、前記第１電極層の前記一端を露出する形で、前記第１電極層上に積層されており、前記パシベーション層は、前記第１電極層の前記一端を前記第１導電領域として露出し、その余の部分を被覆する形で、前記チップ基板上に形成されており、前記第３電極層は、前記パシベーション層を被覆するとともに、前記第２導電領域として、前記チップ基板の長手方向に沿って、その一端が前記チップ基板の他端まで引き出されており、かつ、前記パシベーション層に設けられたコンタクトホールを介して、前記第２電極層と導通されている構成（第８の構成）にするとよい。 Further, in the EL element having the second configuration, the first electrode layer has one end drawn out to one end of the chip substrate along the longitudinal direction of the chip substrate, and the organic layer and the The second electrode layer is laminated on the first electrode layer so as to expose the one end of the first electrode layer, and the passivation layer connects the one end of the first electrode layer to the first conductive layer. It is formed on the chip substrate so as to be exposed as a region and to cover the remaining portion, and the third electrode layer covers the passivation layer, and the chip substrate is used as the second conductive region. One end of the chip substrate is drawn out to the other end of the chip substrate, and is electrically connected to the second electrode layer through a contact hole provided in the passivation layer (first 8 It may be in the configuration).
また、上記第２の構成から成るＥＬ素子において、前記第１電極層は、前記チップ基板の長手方向に沿って、その一端が前記チップ基板の一端まで引き出されており、前記有機層及び前記第２電極層は、前記第１電極層の前記一端を露出する形で、前記第１電極層上に積層されており、前記パシベーション層は、前記第１電極層の前記一端と前記第２電極層の一部を各々前記第１、第２導電領域として露出し、その余の部分を被覆する形で、前記チップ基板上に形成されている構成（第９の構成）にするとよい。 Further, in the EL element having the second configuration, the first electrode layer has one end extending to one end of the chip substrate along the longitudinal direction of the chip substrate, and the organic layer and the first layer A two-electrode layer is laminated on the first electrode layer so as to expose the one end of the first electrode layer, and the passivation layer includes the one end of the first electrode layer and the second electrode layer. It is preferable to make a configuration (9th configuration) formed on the chip substrate such that a part of each is exposed as the first and second conductive regions and the remaining portions are covered.
また、上記第２の構成から成るＥＬ素子において、前記有機層及び前記第２電極層は、前記第１電極層の一部を露出する形で、前記第１電極層上に積層されており、前記パシベーション層は、前記第１電極層の前記一部と前記第２電極層の一部を各々前記第１、第２導電領域として露出し、その余の部分を被覆する形で、前記チップ基板上に形成されている構成（第１０の構成）にするとよい。 Further, in the EL device having the second configuration, the organic layer and the second electrode layer are laminated on the first electrode layer so as to expose a part of the first electrode layer, The chip substrate is formed by exposing the part of the first electrode layer and a part of the second electrode layer as the first and second conductive regions, respectively, and covering the remaining part of the passivation layer. The configuration formed above (tenth configuration) may be used.
また、上記第２〜第１０いずれかの構成から成るＥＬ素子において、前記絶縁基板と前記有機ＥＬチップの間には、隙間が設けられている構成（第１１の構成）にするとよい。 In the EL element having any one of the second to tenth configurations, a configuration is provided in which a gap is provided between the insulating substrate and the organic EL chip (an eleventh configuration).
また、上記第１の構成から成るＥＬ素子において、前記有機ＥＬチップは、前記第２電極層側から光を取り出すトップエミッション型であり、ボンディングワイヤを介して前記絶縁基板上にフェイスアップ実装されている構成（第１２の構成）にしてもよい。 In the EL element having the first configuration, the organic EL chip is a top emission type that extracts light from the second electrode layer side, and is mounted face-up on the insulating substrate via a bonding wire. (The twelfth configuration).
また、上記第１〜第１２いずれかの構成から成るＥＬ素子は、前記有機ＥＬチップから放出された光を所望方向に反射する反射部材を有して成る構成（第１３の構成）にしてもよい。 Further, the EL element having any one of the first to twelfth configurations may have a configuration (a thirteenth configuration) including a reflecting member that reflects light emitted from the organic EL chip in a desired direction. Good.
本発明によれば、簡易な構成で、有機層の保護性能に優れ、発光領域の広いＥＬ素子を提供することが可能となる。 According to the present invention, it is possible to provide an EL element having a simple structure, excellent organic layer protection performance, and a wide light emitting region.
まず、本発明に係るチップ型のＥＬ素子の第１実施形態について、図１を参照しながら詳細に説明する。 First, a first embodiment of a chip-type EL element according to the present invention will be described in detail with reference to FIG.
図１は、本発明に係るＥＬ素子の第１実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 FIG. 1 is a longitudinal sectional view (a) and a top view (b) showing a first embodiment of an EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
第１実施形態のＥＬ素子において、有機ＥＬチップＡは、チップ基板Ａ１と、第１電極層Ａ２と、絶縁層Ａ３と、有機層Ａ４と、第２電極層Ａ５と、パシベーション層Ａ６と、第３電極層Ａ７と、を有して成る。 In the EL element of the first embodiment, the organic EL chip A includes a chip substrate A1, a first electrode layer A2, an insulating layer A3, an organic layer A4, a second electrode layer A5, a passivation layer A6, A three-electrode layer A7.
チップ基板Ａ１は、透光性の絶縁基板であり、その素材としては、ガラスなどを用いることができる。 The chip substrate A1 is a translucent insulating substrate, and glass or the like can be used as its material.
第１電極層Ａ２は、有機ＥＬチップＡのアノード電極として、チップ基板Ａ１上にスパッタリング法などで形成された透明電極であり、その素材としては、酸化インジウムスズ（ＩＴＯ［Indium Tin Oxide］）や酸化インジウムなどを用いることができる。 The first electrode layer A2 is a transparent electrode formed by sputtering or the like on the chip substrate A1 as an anode electrode of the organic EL chip A. As a material thereof, indium tin oxide (ITO [Indium Tin Oxide]), Indium oxide or the like can be used.
絶縁層Ａ３は、第１電極層Ａ２と第２電極層Ａ５とを絶縁するとともに、発光領域となる有機層Ａ４の開口部（図１（ｂ）のハッチング部分）を縁取る形で、第１電極層Ａ２上にフォトレジスト法などで形成された無機絶縁層であり、第１電極層Ａ２と第３電極層Ａ７とを分離する役割も果たしている。このような絶縁層Ａ３を設けた構成であれば、輪郭のはっきりした発光領域を得ることが可能となる。 The insulating layer A3 insulates the first electrode layer A2 and the second electrode layer A5 and borders the opening of the organic layer A4 serving as a light emitting region (hatched portion in FIG. 1B). It is an inorganic insulating layer formed on the electrode layer A2 by a photoresist method or the like, and also plays a role of separating the first electrode layer A2 and the third electrode layer A7. With such a configuration provided with the insulating layer A3, it is possible to obtain a light-emitting region with a clear outline.
有機層Ａ４は、第１電極層Ａ２の一部（本図では左端側）を露出する形で、第１電極層Ａ２ないし絶縁層Ａ３上に真空蒸着法やフォトリソグラフィ法で形成されたものであり、本図では描写されていないが、第１電極層Ａ２側から順に、正孔輸送層、発光層、電子輸送層が積層構造で形成されている。また、必要に応じて、第１電極層Ａ２と正孔輸送層との間には、正孔注入層が形成され、第２電極層Ａ５と電子輸送層との間には、電子注入層が形成される。ただし、有機層Ａ４は、上記の３層構造ないし５層構造に限定されるものではなく、少なくとも発光層が形成されていればよく、また、各層をさらに複層構造とすることもできる。 The organic layer A4 is formed on the first electrode layer A2 or the insulating layer A3 by a vacuum deposition method or a photolithography method so as to expose a part of the first electrode layer A2 (the left end side in the figure). Although not depicted in this drawing, a hole transport layer, a light emitting layer, and an electron transport layer are formed in a laminated structure in order from the first electrode layer A2 side. Further, if necessary, a hole injection layer is formed between the first electrode layer A2 and the hole transport layer, and an electron injection layer is formed between the second electrode layer A5 and the electron transport layer. It is formed. However, the organic layer A4 is not limited to the three-layer structure to the five-layer structure described above, and it is sufficient that at least a light-emitting layer is formed, and each layer can further have a multilayer structure.
第２電極層Ａ５は、有機ＥＬチップＡのカソード電極として、チップ基板Ａ１上に真空蒸着法などで形成された金属電極であり、その素材としては、アルミニウムなどを用いることができる。なお、第２電極層Ａ５は、図１（ａ）、（ｂ）で示されるように、第１電極層Ａ２と絶縁される一方、第３電極層Ａ７の一部と導通する形で、有機層Ａ４を被覆するように形成されている。 The second electrode layer A5 is a metal electrode formed on the chip substrate A1 by a vacuum deposition method or the like as a cathode electrode of the organic EL chip A, and aluminum or the like can be used as the material thereof. As shown in FIGS. 1A and 1B, the second electrode layer A5 is insulated from the first electrode layer A2, while being electrically connected to a part of the third electrode layer A7. It is formed so as to cover the layer A4.
パシベーション層Ａ６は、第１電極層Ａ２の一部と第３電極層Ａ７の一部を各々第１、第２導電領域Ａ８ａ、Ａ８ｂとして露出する形で、チップ基板Ａ１上を被覆する無機絶縁層であり、その素材としては、紫外線硬化性樹脂（ＵＶ樹脂）や窒化シリコンなどを用いることができる。なお、上記の第１、第２導電領域Ａ８ａ、Ａ８ｂは、各々導電部材Ｃ１ａ、Ｃ１ｂを介して、絶縁基板（インターポーザ）Ｂ１に設けられた第１、第２基板電極Ｂ２ａ、Ｂ２ｂ（例えば、銅ニッケル合金に金メッキを施したもの）との接続を確立するための領域である。 The passivation layer A6 is an inorganic insulating layer that covers the chip substrate A1 so that a part of the first electrode layer A2 and a part of the third electrode layer A7 are exposed as the first and second conductive regions A8a and A8b, respectively. As the material, ultraviolet curable resin (UV resin), silicon nitride, or the like can be used. The first and second conductive regions A8a and A8b are respectively connected to the first and second substrate electrodes B2a and B2b (for example, copper) provided on the insulating substrate (interposer) B1 through the conductive members C1a and C1b. This is an area for establishing a connection with a nickel alloy plated with gold.
第３電極層Ａ７は、有機ＥＬチップＡのカソード電極（第２電極層Ａ５をチップ基板Ａ１の端部まで引き出すための仲介電極）として、第１電極層Ａ２と同時に、かつ、第１電極層Ａ２とは絶縁された形で、チップ基板Ａ１上に分割形成された透明電極である。言い換えれば、第１実施形態のＥＬ素子では、有機ＥＬチップＡのチップ基板Ａ１上に形成された透明電極層がアノード領域（第１電極層Ａ２）とカソード領域（第３電極層Ａ７）に分割されていると言える。このように、第１電極層Ａ２と第３電極層Ａ７とを同時に形成する構成であれば、工程数を不要に増大せずに済む。 The third electrode layer A7 serves as a cathode electrode of the organic EL chip A (a mediating electrode for pulling out the second electrode layer A5 to the end of the chip substrate A1) and simultaneously with the first electrode layer A2 and the first electrode layer A2 is a transparent electrode formed in an insulated form on the chip substrate A1. In other words, in the EL element of the first embodiment, the transparent electrode layer formed on the chip substrate A1 of the organic EL chip A is divided into the anode region (first electrode layer A2) and the cathode region (third electrode layer A7). It can be said that. Thus, if it is the structure which forms 1st electrode layer A2 and 3rd electrode layer A7 simultaneously, it does not need to increase the number of processes unnecessarily.
上記構成から成る有機ＥＬチップＡは、第１電極層Ａ２側から光を取り出すボトムエミッション型であり、絶縁基板Ｂ１上にフェイスダウン実装された後、透光性の封止部材Ｄ１（エポキシ樹脂など）によって、絶縁基板Ｂ１上で被覆されている。なお、有機ＥＬチップＡの第１、第２導電領域Ａ８ａ、Ａ８ｂと、絶縁基板Ｂ１の第１、第２基板電極Ｂ２ａ、Ｂ２ｂとの間は、導電ペースト（銀ペーストなど）やバンプ（金バンプ、スズ鉛バンプ、スズ銀バンプなど）などの導電部材Ｃ１ａ、Ｃ１ｂによって各々接続されている。 The organic EL chip A having the above configuration is a bottom emission type that extracts light from the first electrode layer A2 side, and is mounted face-down on the insulating substrate B1, and then a light-transmitting sealing member D1 (such as an epoxy resin). ) On the insulating substrate B1. Incidentally, between the first and second conductive regions A8a and A8b of the organic EL chip A and the first and second substrate electrodes B2a and B2b of the insulating substrate B1, a conductive paste (silver paste or the like) or a bump (gold bump) is provided. , Tin lead bumps, tin silver bumps, etc.) and the like.
このように、自発光手段として、有機ＥＬチップＡを用いたチップ型のＥＬ素子であれば、数［μＡ］〜数十［μＡ］の投入電流で発光がみられるため、チップ型のＬＥＤに比べて、低消費電力での発光が可能となる。 As described above, if the chip-type EL element using the organic EL chip A is used as the self-light-emitting means, light emission is observed with an input current of several [μA] to several tens [μA]. In comparison, light emission with low power consumption is possible.
また、本実施形態のＥＬ素子であれば、有機ＥＬチップＡと絶縁基板Ｂ１とをワイヤレスで接続することができるので、その製造工程を簡易化することが可能となる。 Moreover, if it is an EL element of this embodiment, since the organic EL chip A and the insulating substrate B1 can be connected by wireless, the manufacturing process can be simplified.
また、本実施形態のＥＬ素子であれば、有機層Ａ４が第２電極層Ａ５及びパシベーション層Ａ６によって完全に被覆されているので、有機層Ａ４の保護性能を高めることが可能となる。 In the EL device of this embodiment, since the organic layer A4 is completely covered with the second electrode layer A5 and the passivation layer A6, the protection performance of the organic layer A4 can be improved.
次に、本発明に係るチップ型のＥＬ素子の第２実施形態について、図２を参照しながら詳細に説明する。 Next, a second embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図２は、本発明に係るＥＬ素子の第２実施形態を示す縦断面図である。 FIG. 2 is a longitudinal sectional view showing a second embodiment of the EL element according to the present invention.
本図に示すように、第２実施形態のＥＬ素子は、有機ＥＬチップＡのパシベーション層Ａ６上にガラス板Ａ９を貼付した構成とされている。なお、ガラス板Ａ９の貼付方法については、例えば、パシベーション層Ａ６として紫外線硬化性樹脂（ＵＶ樹脂）を用い、ガラス板Ａ９を載せてから紫外線を照射して硬化させればよい。 As shown in the figure, the EL element of the second embodiment has a configuration in which a glass plate A9 is pasted on the passivation layer A6 of the organic EL chip A. As for the method of attaching the glass plate A9, for example, an ultraviolet curable resin (UV resin) may be used as the passivation layer A6, and the glass plate A9 may be placed and then cured by irradiation with ultraviolet rays.
このような構成とすることにより、絶縁基板Ｂ１へのフェイスダウン実装に際して、有機ＥＬチップＡを保護することが可能となるほか、絶縁基板Ｂ１側にパシベーション層Ａ６が直接暴露されなくなるので、素子の劣化防止を図ることが可能となる。 By adopting such a configuration, it becomes possible to protect the organic EL chip A during face-down mounting on the insulating substrate B1, and the passivation layer A6 is not directly exposed to the insulating substrate B1 side. It becomes possible to prevent deterioration.
次に、本発明に係るチップ型のＥＬ素子の第３実施形態について、図３を参照しながら詳細に説明する。 Next, a third embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図３は、本発明に係るＥＬ素子の第３実施形態を示す縦断面図である。 FIG. 3 is a longitudinal sectional view showing a third embodiment of the EL element according to the present invention.
本図に示すように、第３実施形態のＥＬ素子において、封止部材Ｄ１は、チップ基板Ａ１の発光面を露出する形で、有機ＥＬチップＡを被覆する構成とされている。このような構成とすることにより、封止部材Ｄ１による光の減衰を防止することができるので、より明るい発光を得ることが可能となる。 As shown in this figure, in the EL element of the third embodiment, the sealing member D1 is configured to cover the organic EL chip A so as to expose the light emitting surface of the chip substrate A1. With such a configuration, attenuation of light by the sealing member D1 can be prevented, so that brighter light emission can be obtained.
次に、本発明に係るチップ型のＥＬ素子の第４実施形態について、図４を参照しながら詳細に説明する。 Next, a fourth embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図４は、本発明に係るＥＬ素子の第４実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 FIG. 4 is a longitudinal sectional view (a) and a top view (b) showing a fourth embodiment of an EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
本図に示すように、第４実施形態のＥＬ素子は、有機ＥＬチップＡの透明電極層を分割することなく、チップ基板Ａ１の長手方向に沿って、チップ基板Ａ１の一端（本図では左端）から他端（本図では右端）に至る第１電極層Ａ２を形成する一方、第２電極層Ａ５をチップ基板Ａ１の他端（本図では右端）まで直接引き出しておき、第１電極層Ａ２の一部と第２電極層Ａ５の一部を各々第１、第２導電領域Ａ８ａ、Ａ８ｂとして露出する形で、チップ基板Ａ１上をパシベーション層Ａ６で被覆する構成とされている。 As shown in this figure, the EL element according to the fourth embodiment has one end of the chip substrate A1 along the longitudinal direction of the chip substrate A1 without dividing the transparent electrode layer of the organic EL chip A (the left end in the figure). ) To the other end (the right end in this figure), while the second electrode layer A5 is directly drawn out to the other end (the right end in this figure) of the chip substrate A1. A part of A2 and a part of second electrode layer A5 are exposed as first and second conductive regions A8a and A8b, respectively, and chip substrate A1 is covered with passivation layer A6.
このような構成とすることにより、先の第１〜第３実施形態に比べて、第３電極層Ａ７を設けずに済む分だけ、発光領域となる有機層Ａ４の開口部（図４（ｂ）のハッチング部分）を広げることができ、より明るい発光を得ることが可能となる。 By adopting such a configuration, compared with the first to third embodiments, the opening portion of the organic layer A4 serving as the light emitting region (FIG. 4B) is provided to the extent that the third electrode layer A7 is not provided. ) Can be widened, and brighter light emission can be obtained.
次に、本発明に係るチップ型のＥＬ素子の第５実施形態について、図５を参照しながら詳細に説明する。 Next, a fifth embodiment of a chip-type EL element according to the present invention will be described in detail with reference to FIG.
図５は、本発明に係るＥＬ素子の第５実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 FIG. 5 is a longitudinal sectional view (a) and a top view (b) showing a fifth embodiment of an EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
本図に示す通り、第５実施形態のＥＬ素子において、第１電極層Ａ２は、チップ基板Ａ１の長手方向に沿って、その一端がチップ基板Ａ１の一端（本図では左端）まで引き出されており、有機層Ａ４は、第１電極層Ａ２の前記一端を露出し、その余の部分を被覆する形で、第１電極層Ａ２上に形成されており、第２電極層Ａ５は、チップ基板Ａ１の長手方向に沿って、その一端がチップ基板Ａ１の他端（本図では右端）まで引き出されており、パシベーション層Ａ６は、第１、第２電極層Ａ２、Ａ５の前記一端をそれぞれ第１、第２導電領域Ａ８ａ、Ａ８ｂとして露出し、その余の部分を被覆する形で、チップ基板Ａ１上に形成されている構成とされている。 As shown in this figure, in the EL device of the fifth embodiment, the first electrode layer A2 is drawn out to one end of the chip substrate A1 (the left end in this figure) along the longitudinal direction of the chip substrate A1. The organic layer A4 is formed on the first electrode layer A2 in such a manner that the one end of the first electrode layer A2 is exposed and the remaining portion is covered, and the second electrode layer A5 is formed on the chip substrate. One end of the chip substrate A1 is extended to the other end (the right end in the figure) along the longitudinal direction of A1, and the passivation layer A6 has the first ends of the first and second electrode layers A2 and A5 respectively. 1. It is configured to be formed on the chip substrate A1 so as to be exposed as the second conductive regions A8a and A8b and to cover the remaining portions.
このような構成とすることにより、先の第１〜第４実施形態に比べて、絶縁層Ａ３を設けずに済む分だけ、発光領域となる有機層Ａ４の開口部（図５（ｂ）のハッチング部分）を広げることができ、より明るい発光を得ることが可能となる。 By adopting such a configuration, as compared with the first to fourth embodiments, the opening portion of the organic layer A4 serving as the light emitting region (the portion of FIG. The hatched portion can be widened, and brighter light emission can be obtained.
なお、第１電極層Ａ２の他端（導電領域Ａ８ａとは逆側の端部）をチップ基板Ａ１の他端（本図では右端）まで引き出すことも可能ではあるが、第１電極層Ａ２の他端を第２電極層Ａ５で被覆する構成であれば、第１電極層Ａ２の保護を厚くすることが可能となる。 Although the other end of the first electrode layer A2 (the end opposite to the conductive region A8a) can be pulled out to the other end of the chip substrate A1 (the right end in the figure), the first electrode layer A2 If the other end is covered with the second electrode layer A5, the protection of the first electrode layer A2 can be increased.
また、第５実施形態のＥＬ素子では、絶縁基板Ｂ１と有機ＥＬチップＡとの接続に際して、スペーサを咬ませた上で導電ペーストの塗布を行ったり、若しくは、バンプ接続を行うことにより、絶縁基板Ｂ１と有機ＥＬチップＡとの間には、所定の隙間が設けられている。このような構成とすることにより、絶縁基板Ｂ１側からの熱が有機ＥＬチップＡに伝わりにくくなるので、素子の劣化防止を図ることが可能となる。なお、上記の隙間を設ける構成については、先の第１〜第４実施形態にも当然適用することが可能である。 Further, in the EL element of the fifth embodiment, when the insulating substrate B1 and the organic EL chip A are connected, the conductive substrate is applied after the spacer is bitten, or the insulating substrate is applied by bump connection. A predetermined gap is provided between B1 and the organic EL chip A. By adopting such a configuration, it becomes difficult for heat from the insulating substrate B1 side to be transmitted to the organic EL chip A, so that it is possible to prevent deterioration of the element. In addition, about the structure which provides said clearance gap, it is naturally applicable also to previous 1st-4th embodiment.
次に、本発明に係るチップ型のＥＬ素子の第６実施形態について、図６を参照しながら詳細に説明する。 Next, a sixth embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図６は、本発明に係るＥＬ素子の第６実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 FIG. 6 is a longitudinal sectional view (a) and a top view (b) showing a sixth embodiment of an EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
本図に示すように、第６実施形態のＥＬ素子において、第１電極層Ａ２は、チップ基板Ａ１の長手方向に沿って、その一端がチップ基板Ａ１の一端（本図では左端）まで引き出されており、有機層Ａ４及び第２電極層Ａ５は、第１電極層Ａ２の前記一端を露出する形で、第１電極層Ａ２上に積層されており、パシベーション層Ａ６は、第１電極層Ａ２の前記一端を第１導電領域Ａ８ａとして露出し、その余の部分を被覆する形で、チップ基板Ａ１上に形成されており、第３電極層Ａ７は、パシベーション層Ａ６を被覆するとともに、第２導電領域Ａ８ｂとして、チップ基板Ａ１の長手方向に沿って、その一端がチップ基板Ａ１の他端（本図では右端）まで引き出されており、かつ、パシベーション層Ａ６に設けられたコンタクトホールＡ１０を介して、第２電極層Ａ５と導通されている構成とされている。なお、第３電極層Ａ７やコンタクトホールＡ１０の素材としては、アルミニウムなどを用いればよい。 As shown in this figure, in the EL device of the sixth embodiment, the first electrode layer A2 is drawn out to one end (the left end in this figure) of the chip substrate A1 along the longitudinal direction of the chip substrate A1. The organic layer A4 and the second electrode layer A5 are stacked on the first electrode layer A2 so as to expose the one end of the first electrode layer A2, and the passivation layer A6 is formed of the first electrode layer A2. Is formed on the chip substrate A1 in such a manner that the one end thereof is exposed as the first conductive region A8a and the other portion is covered, and the third electrode layer A7 covers the passivation layer A6 and the second electrode layer A6. As the conductive region A8b, one end of the chip substrate A1 is drawn out to the other end (right end in the figure) along the longitudinal direction of the chip substrate A1, and the contact hole A10 is provided in the passivation layer A6. Through it, there is a configuration that is conductive with the second electrode layer A5. Note that aluminum or the like may be used as a material of the third electrode layer A7 or the contact hole A10.
このような構成とすることにより、有機層Ａ４は、第２電極層Ａ５とパシベーション層Ａ６だけでなく、その外側に設けられた第３電極層Ａ７によっても被覆される形となるので、先の第５実施形態に比べて、有機層Ａ４の保護性能をより高めることが可能となる。 By adopting such a configuration, the organic layer A4 is covered with not only the second electrode layer A5 and the passivation layer A6 but also the third electrode layer A7 provided on the outer side thereof. Compared to the fifth embodiment, the protection performance of the organic layer A4 can be further improved.
次に、本発明に係るチップ型のＥＬ素子の第７実施形態について、図７を参照しながら詳細に説明する。 Next, a seventh embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図７は、本発明に係るＥＬ素子の第７実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 7A and 7B are a longitudinal sectional view (a) and a top view (b) showing a seventh embodiment of the EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
本図に示すように、第７実施形態のＥＬ素子において、第１電極層Ａ２は、チップ基板Ａ１の長手方向に沿って、その一端がチップ基板Ａ１の一端（本図では左端）まで引き出されており、有機層Ａ４及び第２電極層Ａ５は、第１電極層Ａ２の前記一端を露出する形で、第１電極層Ａ２上に積層されており、パシベーション層Ａ６は、第１電極層Ａ２の前記一端と第２電極層Ａ５の一部を各々第１、第２導電領域Ａ８ａ、Ａ８ｂとして露出し、その余の部分を被覆する形で、チップ基板Ａ１上に形成されている構成とされている。なお、図７の例では、第２導電領域Ａ８ｂが有機ＥＬチップＡの中央付近に配設されていることに伴い、絶縁基板Ｂ１の第２基板電極Ｂ２ｂについても、絶縁基板Ｂ１の中央付近まで延出されている。 As shown in this figure, in the EL device of the seventh embodiment, the first electrode layer A2 is drawn out to one end of the chip substrate A1 (the left end in this figure) along the longitudinal direction of the chip substrate A1. The organic layer A4 and the second electrode layer A5 are stacked on the first electrode layer A2 so as to expose the one end of the first electrode layer A2, and the passivation layer A6 is formed of the first electrode layer A2. The one end and a part of the second electrode layer A5 are exposed as first and second conductive regions A8a and A8b, respectively, and are formed on the chip substrate A1 so as to cover the remaining portions. ing. In the example of FIG. 7, since the second conductive region A8b is disposed near the center of the organic EL chip A, the second substrate electrode B2b of the insulating substrate B1 also reaches the vicinity of the center of the insulating substrate B1. It has been extended.
このように、パシベーション層Ａ６のパターニングによって、第２導電領域Ａ８ｂ（第２電極層Ａ５の露出領域）を形成し、導電ペーストやバンプなどの導電部材Ｃ１ｂを用いて、第２基板電極Ｂ２ｂと第２導電領域Ａ８ｂとの導通を確立する構成であれば、先の第１〜第６実施形態に比べて、チップ基板Ａ１の他端（本図では右端）側に導電領域を確保せずに済む分だけ、発光領域となる有機層Ａ４の開口部（図７（ｂ）のハッチング部分）を広げることができ、より明るい発光を得ることが可能となる。 In this way, the second conductive region A8b (exposed region of the second electrode layer A5) is formed by patterning the passivation layer A6, and the second substrate electrode B2b and the second conductive electrode C1b such as conductive paste or bump are used. If the configuration establishes conduction with the two conductive regions A8b, it is not necessary to secure a conductive region on the other end (right end in the figure) side of the chip substrate A1 as compared to the first to sixth embodiments. Accordingly, the opening of the organic layer A4 serving as the light emitting region (the hatched portion in FIG. 7B) can be widened, and brighter light emission can be obtained.
なお、導電部材Ｃ１ｂとして導電ペーストを用いる場合には、有機ＥＬチップＡと絶縁基板Ｂ１との接着に際して、導電部材Ｃ１ｂが広がり、パシベーション層Ａ６を被覆する形となるので、先の第６実施形態と同様、有機層Ａ４の保護性能をより高めることが可能となる。従って、導電部材Ｃ１ｂとして導電ペーストを用いる場合には、導電部材Ｃ１ｂによるパシベーション層Ａ６の被覆領域を広げるべく、第２導電領域Ａ８ｂを有機ＥＬチップＡの中央付近に配設することが望ましい。 When a conductive paste is used as the conductive member C1b, the conductive member C1b spreads and covers the passivation layer A6 when the organic EL chip A and the insulating substrate B1 are bonded. Similarly, the protection performance of the organic layer A4 can be further improved. Therefore, when a conductive paste is used as the conductive member C1b, it is desirable to dispose the second conductive region A8b in the vicinity of the center of the organic EL chip A in order to widen the region covered with the passivation layer A6 by the conductive member C1b.
次に、本発明に係るチップ型のＥＬ素子の第８実施形態について、図８を参照しながら詳細に説明する。 Next, an eighth embodiment of a chip-type EL element according to the present invention will be described in detail with reference to FIG.
図８は、本発明に係るＥＬ素子の第８実施形態を示す縦断面図（ａ）及び上面図（ｂ）である。なお、縦断面図（ａ）は、上面図（ｂ）中のＸ−Ｘ’断面である。 FIG. 8 is a longitudinal sectional view (a) and a top view (b) showing an eighth embodiment of an EL element according to the present invention. The longitudinal sectional view (a) is an X-X ′ section in the top view (b).
本図に示す通り、第８実施形態のＥＬ素子において、有機層Ａ４と第２電極層Ａ５は、第１電極層Ａ２の一部を露出する形で、第１電極層Ａ２上に積層されており、パシベーション層Ａ６は、第１電極層Ａ２の前記一部と第２電極層Ａ５の一部をそれぞれ第１、第２導電領域Ａ８ａ、Ａ８ｂとして露出し、その余の部分を被覆する形で、チップ基板Ａ１上に形成されている構成とされている。 As shown in the figure, in the EL device of the eighth embodiment, the organic layer A4 and the second electrode layer A5 are laminated on the first electrode layer A2 so as to expose a part of the first electrode layer A2. The passivation layer A6 exposes a part of the first electrode layer A2 and a part of the second electrode layer A5 as first and second conductive regions A8a and A8b, respectively, and covers the remaining portions. The structure is formed on the chip substrate A1.
このように、先述の第７実施形態と同様に、パシベーション層Ａ６のパターニングによって、第２導電領域Ａ８ｂ（第２電極層Ａ５の露出領域）を形成する一方、有機層Ａ４、第２電極層Ａ５、及び、パシベーション層Ａ６のパターニングによって、第１導電領域Ａ８ａ（第１電極層Ａ２の露出領域）を形成し、導電ペーストやバンプなどの導電部材Ｃ１ａ、Ｃ１ｂを用いて、第１、第２基板電極Ｂ２ａ、Ｂ２ｂと第１、第２導電領域Ａ８ａ、Ａ８ｂとの導通を確立する構成であれば、先の第７実施形態と同様に、チップ基板Ａ１の他端（本図では右端）側に導電領域を確保せずに済む上、チップ基板Ａ１の一端（本図では左端）側の導電領域についても、その確保領域を縮小することができるので、発光領域となる有機層Ａ４の開口部（図８（ｂ）のハッチング部分）を広げることができ、より明るい発光を得ることが可能となる。 As described above, the second conductive region A8b (exposed region of the second electrode layer A5) is formed by patterning the passivation layer A6, while the organic layer A4 and the second electrode layer A5 are formed as in the seventh embodiment. Then, the first conductive region A8a (exposed region of the first electrode layer A2) is formed by patterning the passivation layer A6, and the first and second substrates are formed using conductive members C1a and C1b such as conductive paste and bumps. As long as the connection between the electrodes B2a, B2b and the first and second conductive regions A8a, A8b is established, the other end (right end in the figure) side of the chip substrate A1 is formed as in the seventh embodiment. In addition to securing the conductive region, the secured region can also be reduced for the conductive region on one end (the left end in the figure) side of the chip substrate A1, so that the opening (in the organic layer A4 serving as the light emitting region ( Figure (B) hatched portion) can be extended to, it is possible to obtain a brighter light emission.
次に、本発明に係るチップ型のＥＬ素子の第９実施形態について、図９を参照しながら詳細に説明する。 Next, a ninth embodiment of the chip-type EL element according to the present invention will be described in detail with reference to FIG.
図９は、本発明に係るＥＬ素子の第９実施形態を示す縦断面図である。 FIG. 9 is a longitudinal sectional view showing a ninth embodiment of an EL element according to the present invention.
本図に示すように、第９実施形態のＥＬ素子において、有機ＥＬチップＡは、第２電極層Ａ５側から光を取り出すトップエミッション型であり、絶縁基板Ｂ１上にフェイスアップ実装された後、透光性の封止部材Ｄ１（エポキシ樹脂など）によって、絶縁基板Ｂ１上で被覆されている。なお、有機ＥＬチップＡの第１、第２導電領域Ａ８ａ、Ａ８ｂと、絶縁基板Ｂ１の第１、第２基板電極Ｂ２ａ、Ｂ２ｂとの間を各々接続する導電部材Ｃ１ａ、Ｃ１ｂとしては、ボンディングワイヤが用いられている。また、トップエミッション型を採用するに際して、チップ基板Ａ１としては、ガラス基板のほか、シリコン基板などを用いることも可能である。また、第２電極層Ａ５としては、真空蒸着法などでアルミニウム層を薄く形成し、その透光性を高める必要がある。 As shown in the figure, in the EL element of the ninth embodiment, the organic EL chip A is a top emission type that extracts light from the second electrode layer A5 side, and after being mounted face-up on the insulating substrate B1, The insulating substrate B1 is covered with a translucent sealing member D1 (epoxy resin or the like). The conductive members C1a and C1b that connect the first and second conductive regions A8a and A8b of the organic EL chip A and the first and second substrate electrodes B2a and B2b of the insulating substrate B1 are bonding wires. Is used. Further, when adopting the top emission type, as the chip substrate A1, in addition to a glass substrate, a silicon substrate or the like can be used. Further, as the second electrode layer A5, it is necessary to form a thin aluminum layer by a vacuum vapor deposition method or the like, and to increase its translucency.
このように、トップエミッション型の有機ＥＬチップＡを採用することにより、ボトムエミッション型の有機ＥＬチップＡを採用した第１〜第８実施形態に比べて、構造的に発光領域を広げやすくなる。 As described above, by adopting the top emission type organic EL chip A, it becomes structurally easy to expand the light emitting region as compared with the first to eighth embodiments employing the bottom emission type organic EL chip A.
また、第９実施形態のＥＬ素子は、有機ＥＬチップＡから放出された光を所望方向に反射する反射部材Ｅ１を有して成る構成とされている。このような構成とすることにより、有機ＥＬチップＡから放出された光を無駄なく有効利用することができるので、より明るい発光を得ることが可能となる。なお、上記の反射部材Ｅ１を設ける構成については、先の第１〜第８実施形態にも当然に適用することが可能である。 In addition, the EL element of the ninth embodiment is configured to include a reflection member E1 that reflects light emitted from the organic EL chip A in a desired direction. With such a configuration, the light emitted from the organic EL chip A can be effectively used without waste, so that brighter light emission can be obtained. In addition, about the structure which provides said reflection member E1, it is naturally applicable also to previous 1st-8th embodiment.
なお、上記では、第１〜第９実施形態を例に挙げて本発明の構成を説明したが、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。 In the above description, the configuration of the present invention has been described by taking the first to ninth embodiments as examples. However, the configuration of the present invention can be variously modified in addition to the above embodiments without departing from the spirit of the invention. It is possible to add.
本発明は、チップ型のＬＥＤの置換技術として利用することができ、特に、電池駆動の電子機器などに好適である。 The present invention can be used as a replacement technique for chip-type LEDs, and is particularly suitable for battery-driven electronic devices and the like.
Ａ 有機ＥＬチップ
Ａ１ チップ基板
Ａ２ 第１電極層
Ａ３ 絶縁層
Ａ４ 有機層
Ａ５ 第２電極層
Ａ６ パシベーション層
Ａ７ 第３電極層
Ａ８ａ 第１導電領域
Ａ８ｂ 第２導電領域
Ａ９ ガラス板
Ａ１０ コンタクトホール
Ｂ１ 絶縁基板（インターポーザ）
Ｂ２ａ 第１基板電極
Ｂ２ｂ 第２基板電極
Ｃ１ａ、Ｃ１ｂ 導電部材
Ｄ１ 封止部材
Ｅ１ 反射部材
A organic EL chip A1 chip substrate A2 first electrode layer A3 insulating layer A4 organic layer A5 second electrode layer A6 passivation layer A7 third electrode layer A8a first conductive region A8b second conductive region A9 glass plate A10 contact hole B1 insulating substrate (Interposer)
B2a First substrate electrode B2b Second substrate electrode C1a, C1b Conductive member D1 Sealing member E1 Reflective member
Claims (13)
前記有機ＥＬチップは、チップ基板と；前記チップ基板上に形成された第１電極層と；前記第１電極層の一部を露出する形で、前記第１電極層上に形成された有機層と；前記第１電極層と絶縁された形で、前記有機層を被覆する第２電極層と；前記第１電極層の一部と前記第２電極層の一部、若しくは、前記第１電極層の一部と前記第２電極層に導通する第３電極層の一部または全部を、各々第１、第２導電領域として露出する形で、前記チップ基板上を被覆するパシベーション層と；を有して成り、
前記絶縁基板の第１、第２基板電極と、前記有機ＥＬチップの第１、第２導電領域との間を、各々導電部材で接続して成ることを特徴とするＥＬ素子。 An insulating substrate having first and second substrate electrodes; an organic EL chip mounted on the insulating substrate; and a translucent sealing member that covers the organic EL chip on the insulating substrate. An EL element comprising:
The organic EL chip includes: a chip substrate; a first electrode layer formed on the chip substrate; and an organic layer formed on the first electrode layer so as to expose a part of the first electrode layer. A second electrode layer covering the organic layer in an insulated form from the first electrode layer; a part of the first electrode layer and a part of the second electrode layer, or the first electrode A passivation layer that covers the chip substrate in such a manner that a part of the layer and a part or all of the third electrode layer conducting to the second electrode layer are exposed as first and second conductive regions, respectively. Comprising
An EL element comprising: first and second substrate electrodes of the insulating substrate, and first and second conductive regions of the organic EL chip, each connected by a conductive member.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007137993A JP2008293787A (en) | 2007-05-24 | 2007-05-24 | El element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007137993A JP2008293787A (en) | 2007-05-24 | 2007-05-24 | El element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008293787A true JP2008293787A (en) | 2008-12-04 |
Family
ID=40168316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007137993A Pending JP2008293787A (en) | 2007-05-24 | 2007-05-24 | El element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008293787A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120054021A (en) * | 2009-07-28 | 2012-05-29 | 제너럴 일렉트릭 캄파니 | Encapsulated optoelectronic device and method for making the same |
| JP2014175296A (en) * | 2013-03-13 | 2014-09-22 | Kaneka Corp | Organic el device |
| JP2014175295A (en) * | 2013-03-13 | 2014-09-22 | Kaneka Corp | Organic el device |
-
2007
- 2007-05-24 JP JP2007137993A patent/JP2008293787A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120054021A (en) * | 2009-07-28 | 2012-05-29 | 제너럴 일렉트릭 캄파니 | Encapsulated optoelectronic device and method for making the same |
| JP2013500579A (en) * | 2009-07-28 | 2013-01-07 | ゼネラル・エレクトリック・カンパニイ | Encapsulated optoelectronic device and manufacturing method thereof |
| KR101727344B1 (en) * | 2009-07-28 | 2017-04-14 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | Encapsulated optoelectronic device and method for making the same |
| JP2014175296A (en) * | 2013-03-13 | 2014-09-22 | Kaneka Corp | Organic el device |
| JP2014175295A (en) * | 2013-03-13 | 2014-09-22 | Kaneka Corp | Organic el device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101084246B1 (en) | Organic light emitting diode lighting apparatus | |
| US9224720B2 (en) | Light-emitting device including light-emitting diode element that is mounted on outer portion of electrode | |
| WO2012050110A1 (en) | Led module | |
| JP2007300110A (en) | Light emitting device | |
| US20150144982A1 (en) | Led package and manufacturing process of same | |
| KR20140041922A (en) | Light emitting device | |
| JP2006278766A (en) | Mount structure and mount method of light-emitting element | |
| JP2011029022A (en) | Organic el device | |
| US10797210B2 (en) | Light emitting device having reduced thickness and increased light-reflectivity | |
| EP2634474A1 (en) | Light emitting module | |
| CN109842977B (en) | OLED lighting device | |
| TWI556484B (en) | Organic light emitting diode module | |
| JP2006237071A (en) | Light-emitting device and display apparatus employing the same | |
| JP2008293787A (en) | El element | |
| JP2008288487A (en) | Surface-mounted light emitting diode | |
| JP2005078906A (en) | Organic electroluminescence panel | |
| KR102583731B1 (en) | Narrow Bezel Electroluminance Lighting Device | |
| JP2011077164A (en) | Semiconductor light-emitting device | |
| JP6106475B2 (en) | Organic EL device | |
| KR20150143405A (en) | Electrical connection of an oled device | |
| JP2007287503A (en) | Organic el display | |
| KR20190012029A (en) | Display device using semiconductor light emitting device | |
| JPWO2013186978A1 (en) | Light emitting device | |
| JP6078295B2 (en) | Organic EL device | |
| KR101248607B1 (en) | Led array module having heat sink structure using heat well |