JP2008288463A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2008288463A
JP2008288463A JP2007133368A JP2007133368A JP2008288463A JP 2008288463 A JP2008288463 A JP 2008288463A JP 2007133368 A JP2007133368 A JP 2007133368A JP 2007133368 A JP2007133368 A JP 2007133368A JP 2008288463 A JP2008288463 A JP 2008288463A
Authority
JP
Japan
Prior art keywords
wiring
layer
less
wiring board
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007133368A
Other languages
English (en)
Inventor
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007133368A priority Critical patent/JP2008288463A/ja
Publication of JP2008288463A publication Critical patent/JP2008288463A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線巾25μm以下の細配線が、外的環境からのダメージを受け易い最外層に配置されている場合でも、その間隔を一定値以下に設定することによって、配線層とその下の絶縁樹脂層の密着を高め、高い信頼性を維持すること。
【解決手段】絶縁層が間に配置された3層以上の導体配線層と、最外層配置されたソルダーレジスト層とからなる多層配線基板において、導体配線層のうち最外層の配線は配線巾が25μm以下であり、配線の配線パターンの間隙が30μm以下であることを特徴とする多層配線基板。
【選択図】図1

Description

本発明は、多層配線基板に関する。特に、半導体集積回路(以下、チップと称する)を一つ、または複数搭載し、プリント配線基板に接続するために用いられる半導体パッケージ用多層配線基板のうち、配線層とその間に配置される絶縁層と最外層のソルダーレジスト層とを積層した状態で可撓性を有する多層配線基板に関するものである。
近年、電子機器はますます小型化、多機能化、高機能化が進んでいる。これらに搭載される電子部品も小型化、高性能化しており、これに伴ってこれらの電子部品を基板に接続、搭載するためのインターポーザについても、小型化と配線の高密度化が求められている。
インターポーザのサイズを小さくして、なおかつ配線の高密度化を実現するための方法として、インターポーザの配線層を複数にして垂直方向に積層し、配線層相互の接続をとるビルドアップ工法がある。ビルドアップ工法においては、各配線層間での短絡のないように、配線層間に絶縁層を設け、配線層間の接続は所定の位置に配置されたビアホールを介して行われるのが通常である。
このようなビルドアップ工法で作成されるインターポーザ用多層配線基板の一例としては、絶縁層の両面に金属導体層を積層した構造のコア材にレーザ加工、パンチング等によってビアホールを形成した後にフォトリソグラフィ法等によって配線パターンを形成し、さらに絶縁層の片面に金属導体層を積層したバッキング材を、配線パターンの上に積層し、ビアホール形成、配線パターン形成という工程をくりかえすことがあげられる。
ここで、絶縁樹脂層としては、BT(ビスマレイド・トリアジン)レジン系樹脂やガラスクロスにエポキシ樹脂を含浸されたもの、あるいはポリイミドフィルム及び液晶ポリマーフィルムなどが用いられている。
これらの絶縁樹脂層は、堅固な支持体であることが必要な場合には、それに十分な厚さと剛性をもった形態がとられ、小型化、軽量化、あるいは可撓性が必要とされる場合には、それらの性質を得るように薄く設定される。本発明はこのうちの後者に関するものである。
前述した多層配線基板には、以下に記述する課題がある。一般的に多層配線基板には、想定される様々な条件下での高い信頼性が要求される。たとえば、高温多湿下で性能を維持することも、その要求の中に入っている場合がある。高温多湿の条件は、とくに導体配線のうち最外に位置するものに対して、強い影響を与え、その配線とその下の絶縁体層の間の密着を弱めていく。そして高湿下での水分は多層配線基板の絶縁体層の中に浸透し、さらに多層配線基板を含む半導体装置に通電があった場合に、発生する熱によって蒸気化し、絶縁体層の膨脹の原因となる。導体配線層のうち最外のものは、絶縁体層とソルダーレジスト層とに挟まれているため、その近傍で膨脹が発生した場合に、絶縁体層との密着が弱くなっていると、ソルダーレジスト層側にとられて、その結果、絶縁体層から引き剥がされる場合がある。そのときに配線の破損が生じると、多層配線基板はその性能を損なうこととなる。
ここで、多層配線基板内に浸透した水分が、蒸気化した場合に、膨脹が発生し、配線が絶縁体層から引き剥がされる傾向に関しては、配線層が細いほど、また配線間の間隙が大きく、個々の配線が孤立している場合に多く発生してしまう。
特開2004−273744
本発明によれば、細い配線が、高温高湿の環境下において絶縁体層との密着が弱められ、膨脹現象が起こった際に、絶縁体層から引き剥がされて破損することを防止した、より高い信頼性をもった多層配線基板を提供することである。
本発明の請求項1に係る発明は、絶縁層が間に配置された3層以上の導体配線層と、最外層配置されたソルダーレジスト層と、を有する多層配線基板において、導体配線層のうち最外層の配線は配線巾が25μm以下であり、配線の配線パターンの間隙が30μm以下であることを特徴とする多層配線基板としたものである。
本発明の請求項2に係る発明は、配線の間に、ダミーパターンを挿入することによって、それぞれの配線パターンの間隙が30μm以下であることを特徴とする請求項1に記載の多層配線基板としたものである。
本発明の請求項3に係る発明は、複数の導体配線層と、複数の導体配線層の間に形成された複数の絶縁層と、複数の導体配線層のうち最上層の上に形成された第1のソルダーレジスト層と、複数の導体配線層のうち最下層の下に形成された第2のソルダーレジスト層と、を備えており、最上層は配線巾25μm以下の配線とこの配線間に挿入されたダミーパターンとから構成される配線パターンからなり、この配線パターンの間隙は30μm以下であることを特徴とする多層配線基板としたものである。
本発明の請求項4に係る発明は、請求項1乃至請求項3のいずれかに記載の多層配線基板を備えたことを特徴とする電子機器としたものである。
本発明の多層配線基板は、配線巾25μm以下の細配線が、外的環境からのダメージを受け易い最外層に配置されている場合でも、その間隔を一定値以下に設定することによって、配線層とその下の絶縁樹脂層の密着を高め、高い信頼性を維持することができる。
図1に示すように、本発明の実施の形態に係る多層配線基板100は、コア材11の第1の面及び第2の面にバッキング材12を形成している。第1の面のバッキング材12上に第1のソルダーレジスト層22を形成し、第2の面のバッキング材12上(図1中は下)に第2のソルダーレジスト層23を形成する。さらに、第1のソルダーレジスト層22上に銅、アルミニウムからなる金属のスティフナ27を備えている。
コア材11は両面銅箔付樹脂を用いている。絶縁層樹脂13については、多層配線基板100の支持体となるのに十分な剛性を有していなければならず、同時に多層配線基板100が可撓性を有するのに十分な可撓性、そのほかに絶縁性、寸法安定性なども有していなければならない。樹脂の種類については、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート及びポリイミドなどの高分子フィルム、あるいは、ガラスクロスに含浸させたエポキシ及びBT(ビスマレイド・トリアジン)樹脂などの中から、適宜選択されるがこれらに限定されるわけではない。また、絶縁性樹脂13に金属導体層14を積層する方法については、接着剤法、熱融着法、キャスト法及びスパッタリング法などの中から自由に選択してよいがこれらに限定されるわけではない。
コア材11には、金属導体層14及び金属導体層15の導通をとるべく、所定の位置にビアホール16が形成される。形成方法については、位置や大きさの正確性の面から、レーザ加工が好適に使用されるが本発明においては、とくにこの方法に限定されるものではない。孔形成後に内部に導電性物質を充填する方法についても、ダイレクトプレーティング法、めっき法及び導電性ペースト充填法などのなかから自由に選択してよいがこれらに限定されるわけではない。
さらに、コア材11の金属導体層14及び金属導体層15に回路パターンを形成して、導体配線層とするが、回路パターン形成の方法としても、リソグラフィ法とエッチングとの組み合わせなどの中から自由に選んでよいがこれらに限定されるわけではない。
回路パターンを形成した後には、回路パターンが形成されたコア材11の少なくとも一方の面上に、バッキング材12を積層する。バッキング材12は、絶縁樹脂層17の片面上に、金属導体層18が積層された構造をとっているが、絶縁樹脂層17の材質、金属導体層18の積層方法については、コア材11の場合と同様である。
バッキング材12は、その金属導体層18が外側になるような向きで、コア材11と積層される。コア材11とバッキング材12との間には、接着層19が配置される。接着層19の材質については、エポキシ系、ブタジエン系、ポリエチレン系及びポリプロピレン系あるいはそれらの混合系などから、自由に選択することができるがこれらに限定されるわけではない。積層方法については、ロールラミネータ法が好適に使用されるが、これに限定されるものではない。また積層する際の、温度、圧力等の条件についても、自由に選択することができる。
バッキング材12の積層が終了したのちには、コア材11の場合と同様に、ビアホール形成、回路パターンの形成という工程を繰り返し、なおも導体配線層が必要な場合には、さらにバッキング材の積層を行い、同様の工程を繰り返す。
この場合、バッキング材12を積層する面については、なるべくコア材11を中心として、対称性を保つようにするのが、多層配線基板100の反り防止という意味で望ましい。
ここで、導体配線層のうちの最外層(図1中では最上層)のものについて、配線パターンを形成する場合には、以下の点を守って形成するとよい。それは、配線巾25μm以下の配線が、他の配線パターンから孤立しないということである。孤立しないというのは、具体的には、隣接する配線または、その他の配線パターンからの距離が、30μm以下を保つという点である。
初期の配線パターンで間隔が30μm以上の場合に、それを30μm以下に是正する方法が2点ある。一つには本来の配線の間に、電気的に効果のない(電気的に他の配線等に接続されていない)ダミーパターンを配置し、配線間の間隔を30μm以下にする方法である。この場合に注意することは、配線間の距離がある程度広い場合でないと、この方法は適用できないという点である。導体層に配線を形成する場合、安定した形状を確実に形成できる配線巾には、材料、工法その他の点において下限があり、それよりも細くなると、断線等の危険があり、実用的でない。この最小限の配線巾を図2(b)においてLmin.とする。また、配線間の間隔についても、材料、工法その他によって、下限が決まる。Lmin.以下では、配線同士の短絡などの問題がある。この最小値を図2(b)においてSmin.と称する。ここで、初めの配線間の間隔をS0とすると、下記の数式1の場合においてのみ、配線間にダミーパターンを配置して、配線の間隔を小さくする方法が採用できる。
S0≧Lmin.+2Smin. (数式1)
初めの配線間の間隔S0が、上記の数式1に当てはまらない場合、電気的特性上の問題がなければ、図3(a)及び図3(b)に示すように、少なくとも片方の配線巾を大きくすることで、配線間の間隔を30μm以下に修正する方法をとる。
配線巾を大きくすることで、電気的特性上の問題が生じる場合には、図4(a)及び図4(b)に示すように、配線巾はそのままで、ある程度の範囲に位置している配線巾25μm以下の配線の間隔がすべて30μm以下になるように、配線を寄せ、余剰分の配線間隔が蓄積し、ダミーパターンを入れることができる配線巾以上になってから、ダミーパターンを配置するように、配線パターンの設計をする。ここで、配線20とは電気信号の伝達等に関与するパターンをいう。ダミーパターン31とは電気信号の伝達等に関与しないパターンをいう。配線パターンとは配線20及びダミーパターン31を含むパターンである。
必要な導体配線層の加工が終了したら、導体配線層の最上層には第1のソルダーレジスト層22及び導体配線層の最下層には第2のソルダーレジスト層23を配置する。ソルダーレジスト層22及び23の種類にはとくに制限はなく、エポキシ系、フェノール樹脂系、キシレン系、アクリル系及びポリイミド系などのなかから、用途に合わせて自由に選んでよいがこれらに限定されるわけではない。
第1のソルダーレジスト層22及び第2のソルダーレジスト層23の配置後には、電極端子部24及び25が設けられる部位の近傍においてのみソルダーレジスト層を取り除くが、この方法については、特に制限はない。フォトレジスト法などの中から、好適なものを用いてよい。
第1のソルダーレジスト層22及び第2のソルダーレジスト層23の積層、加工のあとに、電極端子部24及び25を設ける。電極端子部の種類については、とくに制限はない。半田及び導電性ペーストなどのなかから用途に合わせて自由に選択してよい。
その後で、多層配線基板100の補強のために、スティフナ27が貼付される。スティフナ27の貼付される面は第1のソルダーレジスト層22上、または第2のソルダーレジスト層23上(図1中は下)、または両方から選択してよい。スティフナ27の材質としては特に制限はなく、銅、アルミニウム及びそれらを含む合金などの中から自由に選択してよい。また、スティフナ27の形状についても、枠状であればとくに制限はなく、枠の巾、形状等自由に選んでよい。スティフナ27の貼付方法についても、接着フィルムを用いる方法が好適に用いられるが、とくにこれに限定されるわけではない。
上述した多層配線基板に各種電子部品を実装して電子機器を構成することが可能である。その電子機器としては、ノート型パソコン、携帯電話、PDA、デジタルカメラ及びゲーム機等が例示できる。
(実施例1)
以下、本発明を実施例により具体的に説明する。ラミネート法によって、厚さ25μmのポリイミドフィルムの両面に厚さ12μmの電解銅箔を積層した樹脂付銅箔付フィルム、DuPont製、商品名「マイクロラックスHP」を、巾105mm、長さ100mのテープ状とし、300mmφのリールに巻いてコア材11とした。以下、すべての工程について、この大きさのリールを用いたリール・トゥ・リール工法によって行った。
まず、上記コア材11の所定の位置に、レーザ加工機によって、50μmφの大きさで、上面の銅箔層、ポリイミド層を貫通し、下面の銅箔層を貫通しない孔を形成し、無電解めっき、電解めっきを施してビアホール16を形成し、両面の銅箔の導通をとった。
さらに、コア材11の両面にフォトレジストとして、東京応化工業製、商品名「PMER」をコーティングし、80℃の温度下で30分間乾燥させた。
次に、所定のパターンを有するフォトマスクを介して、露光、現像を行い、フォトレジストパターンを形成した。
さらに、50℃、40°Beの塩化第2鉄溶液で銅露出部を溶解除去して配線パターンを形成し、さらに3%wtの水酸化ナトリウム水溶液にてすべてのレジストを剥離除去した。
次に、配線パターンを有する導体配線層の上に、厚さ15μmのフィルム状接着剤を介して、厚さ13μmのポリイミドフィルムの片面に厚さ12μmの電解銅箔を積層してなる樹脂付銅箔フィルム、三井化学製、商品名「ネオフレックスNEX」をバッキング材としてラミネートした。
ラミネートにはリール・トゥ・リール方式のロールラミネータを用い、ロールの硬度は上下ともに70度、ロール温度は上下ともに180℃とした。ロール圧は線圧にて3kg/cmとした。ラミネートは、コア材11の両面について、順次行った。
続いて、片方のバッキング材12の金属導体層に、コア材11のときと同様の方法でビアホール16を形成して、コア材11の導体配線層との導通をとり、ついでコア材11の金属導体層に配線パターンを形成したのと同様の方法で、バッキング材12の金属導体層にも配線パターン及び半導体チップ、プリント配線板と接続するためのパッドパターンを形成した。
このときに、単に電気的特性のみを考慮した配線設計の段階においては、図5(a)に示すように、配線巾25μmの配線が80μmの間隔をおいて配置されている箇所があったが、ここに関しては、図5(b)に示すように、線幅40μmのダミー配線を両側の配線から20μmの間隔をおいて配置した。
そして、最外層にはスクリーン印刷法によって、約20μmの厚さにソルダーレジスト層を形成し、プリベークしたのちに、フォトエッチング法によって、両面のパッドパターンの所定の位置が露出するように、開口部を形成した。
そして、パンチング加工によって、テープ状の積層体から所定の大きさに切り分け、可撓性を有する多層配線基板を得た後に、その半導体チップと接続する面の上に、スティフナ27の貼付を行った。スティフナ27の材質は銅であり、その表面にニッケルメッキが施されている。スティフナ27は外周が多層配線基板と同じ寸法であり、巾5mm、厚さ700μmの枠状である。スティフナ27の貼付には、東レ製フィルム状接着剤、商品名「TSA−5110」(厚さ100μm)を用いた。以上のようにして、所望の多層配線基板100を得た。
(実施例2)
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、配線巾が25μmであり、間隔が40μmの箇所があったため、電気的特性に影響がないことを確認したうえで、配線巾を30μmに変更し、配線間隔を30μmに調整した点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
(実施例3)
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、図6(a)に示すように、配線巾が25μmであり、間隔が50μmの箇所があり、なおかつ配線巾を変更することが、電気的特性上許されなかったため、図6(b)に示すように、4本の配線について、その間隔を30μmに変更したうえで、その結果生じた巾90μmの間隔の中央に、巾30μmのダミーパターンを配置することによって、配線間隔を調整した点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
(比較例1)
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、配線巾が25μmであり、その間隔が40μmの箇所がある点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
[PCT試験による信頼性評価]
実施例1、2、3及び比較例1によって得られた多層配線基板について、その半導体チップ接続端子、プリント基板接続端子のすべてについて布線検査を行った。検査の方法としては容量法を用い、半導体チップ接続端子の測定を行う場合には、プリント基板接続端子搭載面を設置させ、半導体チップ接続端子ひとつひとつに測定プローブを接触させ、その端子の属する配線ネットの電気容量を測定した。プリント基板接続端子の測定を行う場合には、この逆を行った。
続いて、全サンプルに対し、JESD22−A113Dに規定の前処理を行った。具体的には、まず−40℃から60℃の温度サイクルに5サイクル通し、次に125℃のオーブンに24時間入れ、その後、30℃−60%RHの恒温恒湿槽にて192時間保存し、そこから取り出して直ちに、鉛フリー半田使用を想定したリフロープロファイルにて、3サイクルのリフロー過程にとおした。
次に全サンプルについて、PCT試験を行った。条件としては、121℃−100%RH−2atmで168時間の保存を行った。
その後、再び布線検査を行い、同一測定箇所について、20%以上の電気容量の変化があった場合、配線その他に劣化がある可能性が高いとみなし不良とした。
また、同じくPCT試験後のサンプルについては、光学顕微鏡による外観検査も行った。倍率は100倍から500倍で、ソルダーレジスト層の膨脹、破損の有無をチェックした。膨脹、破損の認められる箇所については、マクダーミット社製の薬液、商品名「Resist Stripper 9296」によって、ソルダーレジスト層を除去し、その下の導体配線層の状態の顕微鏡観察を行った。
表1から明らかなように、比較例1においては、配線の破損が原因と考えられる、規定以上の容量値の変化が起こっている。また、光学顕微鏡による観察において、ソルダーレジスト層の膨脹、破損も認められ、ソルダーレジスト層を除去して、導体配線層の観察を行うと、一部の配線について、その下の絶縁樹脂層から剥離した状態で断線していることが確認された。
一方、実施例1、2、及び3においては、配線巾25μm以下の細い配線について、その間隔を30μm以下になるように設計し、細い配線の孤立化を防ぎ、配線と絶縁樹脂層の密着を高めているため、規定以上の容量値の変化は認められず、高い信頼性を維持している。また光学顕微鏡による観察においてもソルダーレジスト層の膨脹、破損は認められなかった。
本発明の多層配線基板の一例を示す断面図である。 (a)は本発明における修正前の配線パターンの一例を示す図、(b)は(a)の配線パターンにダミーパターンを加える方法によって配線間隔の修正を施した例を示す図である。 (a)は本発明における修正前の配線パターンの一例を示す図、(b)は(a)の配線パターンにおいて、配線巾を増すことによって配線間隔の修正を施した例を示す図である。 (a)は本発明における修正前の配線パターンの一例を示す図、(b)は(a)の配線パターンにおいて、複数の配線間隔を小さく変更し、その結果生じた間隙にダミーパターンを配置することによって配線間隔の修正を施した例を示す図である。 (a)は実施例1による配線間隔の修正を行う前の対象部分を示す図、(b)は実施例1による配線間隔の修正を行った後の、対象部分を示す図である。 (a)実施例3による配線間隔の修正を行う前の対象部分を示す図、(b)は実施例3による配線間隔の修正を行った後の、対象部分を示す図である。
符号の説明
11 コア材
12 バッキング材
13 コア材の絶縁樹脂層
14 コア材の金属導体層(上側)
15 コア材の金属導体層(下側)
16 ビアホール
17 バッキング材の絶縁樹脂層
18 バッキング材の金属導体層
19 接着剤層
20 配線
21 配線破損部
22 ソルダーレジスト層(チップ側)
23 ソルダーレジスト層(プリント配線板側)
24 電極端子部(チップ側)
25 電極端子部(プリント配線板)
27 金属枠(スティフナ)
28 配線の方向を調節してある部分s
29 スティフナ内枠
30 配線
31 ダミーパターン
32 配線パターンの一部
100 多層配線基板
S0 修正前の配線間隔
Smin. 好な品質を得られる最小限の配線間隔
Lmin. 良好な品質を得られる最小限の配線巾
L1 配線間隔修正を施した後の配線巾
S1 修正を施した後の配線間隔
S2 修正前の配線パターンにおいて、線幅25μm以下の配線と隣接する線幅25μm以上の配線との間隔
S3 修正後の配線パターンにおいて、線幅25μm以下の配線と隣接するダミーパターンとの間隔
S4 修正後の配線パターンにおいて、線幅25μm以上の配線と隣接するダミーパターンとの間隔

Claims (4)

  1. 絶縁層が間に配置された3層以上の導体配線層と、最外層に配置されたソルダーレジスト層と、を有する多層配線基板において、
    前記導体配線層のうち最外層の配線は配線巾が25μm以下であり、
    前記配線の配線パターンの間隙が30μm以下であることを特徴とする多層配線基板。
  2. 前記配線の間に、ダミーパターンを挿入することによって、それぞれの配線パターンの間隙が30μm以下であることを特徴とする請求項1に記載の多層配線基板。
  3. 複数の導体配線層と、
    前記複数の導体配線層の間に形成された複数の絶縁層と、
    前記複数の導体配線層のうち最上層の上に形成された第1のソルダーレジスト層と、
    前記複数の導体配線層のうち最下層の下に形成された第2のソルダーレジスト層と、
    を備えており、
    前記最上層は配線巾25μm以下の配線とこの配線間に挿入されたダミーパターンとから構成される配線パターンからなり、この配線パターンの間隙は30μm以下であることを特徴とする多層配線基板。
  4. 前記請求項1乃至請求項3のいずれかに記載の多層配線基板を備えたことを特徴とする電子機器。
JP2007133368A 2007-05-18 2007-05-18 多層配線基板 Pending JP2008288463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007133368A JP2008288463A (ja) 2007-05-18 2007-05-18 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007133368A JP2008288463A (ja) 2007-05-18 2007-05-18 多層配線基板

Publications (1)

Publication Number Publication Date
JP2008288463A true JP2008288463A (ja) 2008-11-27

Family

ID=40147883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007133368A Pending JP2008288463A (ja) 2007-05-18 2007-05-18 多層配線基板

Country Status (1)

Country Link
JP (1) JP2008288463A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012169162A1 (ja) * 2011-06-06 2015-02-23 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
JP2020202218A (ja) * 2019-06-06 2020-12-17 凸版印刷株式会社 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093660A (ja) * 2003-09-17 2005-04-07 Sony Corp 実装基板の製造方法、実装基板および実装基板製造用マスター基板
JP2005223091A (ja) * 2004-02-04 2005-08-18 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
JP2005327972A (ja) * 2004-05-17 2005-11-24 Toppan Printing Co Ltd 薄膜多層配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093660A (ja) * 2003-09-17 2005-04-07 Sony Corp 実装基板の製造方法、実装基板および実装基板製造用マスター基板
JP2005223091A (ja) * 2004-02-04 2005-08-18 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
JP2005327972A (ja) * 2004-05-17 2005-11-24 Toppan Printing Co Ltd 薄膜多層配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012169162A1 (ja) * 2011-06-06 2015-02-23 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
JP2020202218A (ja) * 2019-06-06 2020-12-17 凸版印刷株式会社 配線基板及び配線基板の製造方法
JP7351107B2 (ja) 2019-06-06 2023-09-27 凸版印刷株式会社 配線基板及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
US20100142170A1 (en) Chip embedded printed circuit board and manufacturing method thereof
JP2014131037A (ja) 回路基板及びその製造方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20040124003A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US20080257742A1 (en) Method of manufacturing printed circuit board for semiconductor package
KR20120047826A (ko) 다층 배선기판
US8051559B2 (en) Method of manufacturing a multi-layer board
JP5865769B2 (ja) 多層配線基板の製造方法
US20080180928A1 (en) Printed circuit board and manufacturing method thereof
JP2008288463A (ja) 多層配線基板
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
JP2010016061A (ja) プリント配線板およびその製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
KR20110052326A (ko) 리지드-플렉시블 기판의 제조방법
JP5245243B2 (ja) 多層配線板
US20130153275A1 (en) Printed circuit board and method for manufacturing the same
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR20100081139A (ko) 리지드-플렉시블 기판의 제조방법
JP2007311585A (ja) 多層配線板
KR20120137300A (ko) 다층 배선기판의 제조방법과 다층 배선기판
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
JP2009088337A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100423

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807