JP2008288463A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2008288463A JP2008288463A JP2007133368A JP2007133368A JP2008288463A JP 2008288463 A JP2008288463 A JP 2008288463A JP 2007133368 A JP2007133368 A JP 2007133368A JP 2007133368 A JP2007133368 A JP 2007133368A JP 2008288463 A JP2008288463 A JP 2008288463A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- less
- wiring board
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】絶縁層が間に配置された3層以上の導体配線層と、最外層配置されたソルダーレジスト層とからなる多層配線基板において、導体配線層のうち最外層の配線は配線巾が25μm以下であり、配線の配線パターンの間隙が30μm以下であることを特徴とする多層配線基板。
【選択図】図1
Description
S0≧Lmin.+2Smin. (数式1)
以下、本発明を実施例により具体的に説明する。ラミネート法によって、厚さ25μmのポリイミドフィルムの両面に厚さ12μmの電解銅箔を積層した樹脂付銅箔付フィルム、DuPont製、商品名「マイクロラックスHP」を、巾105mm、長さ100mのテープ状とし、300mmφのリールに巻いてコア材11とした。以下、すべての工程について、この大きさのリールを用いたリール・トゥ・リール工法によって行った。
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、配線巾が25μmであり、間隔が40μmの箇所があったため、電気的特性に影響がないことを確認したうえで、配線巾を30μmに変更し、配線間隔を30μmに調整した点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、図6(a)に示すように、配線巾が25μmであり、間隔が50μmの箇所があり、なおかつ配線巾を変更することが、電気的特性上許されなかったため、図6(b)に示すように、4本の配線について、その間隔を30μmに変更したうえで、その結果生じた巾90μmの間隔の中央に、巾30μmのダミーパターンを配置することによって、配線間隔を調整した点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
金属導体層のうち、最外層に位置するものに形成される配線パターンの中に、配線巾が25μmであり、その間隔が40μmの箇所がある点を除いては、実施例1と全く同様の製造工程によって、多層配線基板100を得た。
実施例1、2、3及び比較例1によって得られた多層配線基板について、その半導体チップ接続端子、プリント基板接続端子のすべてについて布線検査を行った。検査の方法としては容量法を用い、半導体チップ接続端子の測定を行う場合には、プリント基板接続端子搭載面を設置させ、半導体チップ接続端子ひとつひとつに測定プローブを接触させ、その端子の属する配線ネットの電気容量を測定した。プリント基板接続端子の測定を行う場合には、この逆を行った。
12 バッキング材
13 コア材の絶縁樹脂層
14 コア材の金属導体層(上側)
15 コア材の金属導体層(下側)
16 ビアホール
17 バッキング材の絶縁樹脂層
18 バッキング材の金属導体層
19 接着剤層
20 配線
21 配線破損部
22 ソルダーレジスト層(チップ側)
23 ソルダーレジスト層(プリント配線板側)
24 電極端子部(チップ側)
25 電極端子部(プリント配線板)
27 金属枠(スティフナ)
28 配線の方向を調節してある部分s
29 スティフナ内枠
30 配線
31 ダミーパターン
32 配線パターンの一部
100 多層配線基板
S0 修正前の配線間隔
Smin. 好な品質を得られる最小限の配線間隔
Lmin. 良好な品質を得られる最小限の配線巾
L1 配線間隔修正を施した後の配線巾
S1 修正を施した後の配線間隔
S2 修正前の配線パターンにおいて、線幅25μm以下の配線と隣接する線幅25μm以上の配線との間隔
S3 修正後の配線パターンにおいて、線幅25μm以下の配線と隣接するダミーパターンとの間隔
S4 修正後の配線パターンにおいて、線幅25μm以上の配線と隣接するダミーパターンとの間隔
Claims (4)
- 絶縁層が間に配置された3層以上の導体配線層と、最外層に配置されたソルダーレジスト層と、を有する多層配線基板において、
前記導体配線層のうち最外層の配線は配線巾が25μm以下であり、
前記配線の配線パターンの間隙が30μm以下であることを特徴とする多層配線基板。 - 前記配線の間に、ダミーパターンを挿入することによって、それぞれの配線パターンの間隙が30μm以下であることを特徴とする請求項1に記載の多層配線基板。
- 複数の導体配線層と、
前記複数の導体配線層の間に形成された複数の絶縁層と、
前記複数の導体配線層のうち最上層の上に形成された第1のソルダーレジスト層と、
前記複数の導体配線層のうち最下層の下に形成された第2のソルダーレジスト層と、
を備えており、
前記最上層は配線巾25μm以下の配線とこの配線間に挿入されたダミーパターンとから構成される配線パターンからなり、この配線パターンの間隙は30μm以下であることを特徴とする多層配線基板。 - 前記請求項1乃至請求項3のいずれかに記載の多層配線基板を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133368A JP2008288463A (ja) | 2007-05-18 | 2007-05-18 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007133368A JP2008288463A (ja) | 2007-05-18 | 2007-05-18 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008288463A true JP2008288463A (ja) | 2008-11-27 |
Family
ID=40147883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007133368A Pending JP2008288463A (ja) | 2007-05-18 | 2007-05-18 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008288463A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012169162A1 (ja) * | 2011-06-06 | 2015-02-23 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
JP2020202218A (ja) * | 2019-06-06 | 2020-12-17 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093660A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 |
JP2005223091A (ja) * | 2004-02-04 | 2005-08-18 | Sanyo Electric Co Ltd | エッチング方法およびそれを用いた回路装置の製造方法 |
JP2005327972A (ja) * | 2004-05-17 | 2005-11-24 | Toppan Printing Co Ltd | 薄膜多層配線板 |
-
2007
- 2007-05-18 JP JP2007133368A patent/JP2008288463A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093660A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 実装基板の製造方法、実装基板および実装基板製造用マスター基板 |
JP2005223091A (ja) * | 2004-02-04 | 2005-08-18 | Sanyo Electric Co Ltd | エッチング方法およびそれを用いた回路装置の製造方法 |
JP2005327972A (ja) * | 2004-05-17 | 2005-11-24 | Toppan Printing Co Ltd | 薄膜多層配線板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012169162A1 (ja) * | 2011-06-06 | 2015-02-23 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
JP2020202218A (ja) * | 2019-06-06 | 2020-12-17 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
JP7351107B2 (ja) | 2019-06-06 | 2023-09-27 | 凸版印刷株式会社 | 配線基板及び配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100126765A1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
US20100142170A1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
JP2014131037A (ja) | 回路基板及びその製造方法 | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
US20040124003A1 (en) | Double-sided printed circuit board without via holes and method of fabricating the same | |
US20080257742A1 (en) | Method of manufacturing printed circuit board for semiconductor package | |
KR20120047826A (ko) | 다층 배선기판 | |
US8051559B2 (en) | Method of manufacturing a multi-layer board | |
JP5865769B2 (ja) | 多層配線基板の製造方法 | |
US20080180928A1 (en) | Printed circuit board and manufacturing method thereof | |
JP2008288463A (ja) | 多層配線基板 | |
KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
US9867288B2 (en) | Semiconductor memory card, printed circuit board for memory card and method of fabricating the same | |
JP2010016061A (ja) | プリント配線板およびその製造方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR100725481B1 (ko) | 전자 소자 내장형 인쇄회로기판 및 그 제조 방법 | |
KR20110052326A (ko) | 리지드-플렉시블 기판의 제조방법 | |
JP5245243B2 (ja) | 多層配線板 | |
US20130153275A1 (en) | Printed circuit board and method for manufacturing the same | |
KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20100081139A (ko) | 리지드-플렉시블 기판의 제조방법 | |
JP2007311585A (ja) | 多層配線板 | |
KR20120137300A (ko) | 다층 배선기판의 제조방법과 다층 배선기판 | |
US20130146337A1 (en) | Multi-layered printed circuit board and manufacturing method thereof | |
JP2009088337A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100423 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |