JP2008282415A - メモリ管理システムとその管理方法 - Google Patents
メモリ管理システムとその管理方法 Download PDFInfo
- Publication number
- JP2008282415A JP2008282415A JP2008169945A JP2008169945A JP2008282415A JP 2008282415 A JP2008282415 A JP 2008282415A JP 2008169945 A JP2008169945 A JP 2008169945A JP 2008169945 A JP2008169945 A JP 2008169945A JP 2008282415 A JP2008282415 A JP 2008282415A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- access area
- switch
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】装置を提供する。
【解決手段】本発明は、ノーマルアクセス領域とスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、ノーマルアクセス領域又はサブデータ領域を読み取り、書き込みして用いられるメモリ管理装置を含むメモリ管理システムを開示する。
【選択図】図1A
【解決手段】本発明は、ノーマルアクセス領域とスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、ノーマルアクセス領域又はサブデータ領域を読み取り、書き込みして用いられるメモリ管理装置を含むメモリ管理システムを開示する。
【選択図】図1A
Description
本発明は、メモリアクセス技術に関し、特に、メモリ管理システムとその管理方法に関する。
一般に、アドレスバスのアドレス線数によって、マイクロプロセッサシステムがアドレス指定することができる範囲は限定される。目下のデジタルシステムでは、処理装置のアドレス指定範囲は2のアドレス線数乗である。例えば、16本のアドレス線がアドレス指定することができる範囲は2の16乗であり、即ち、65536個のアドレスである。しかし、大部分の8ビットマイクロプロセッサシステムでは、構成とコストについて配慮するとなるべくアドレス線数を減少することから、その応用はマイクロプロセッサシステムのアドレス指定能力によって限定されることがよくある。よって、マイクロプロセッサシステムにより多い記憶装置を加えることができず、更にマイクロプロセッサシステムの機能が限定されることになる。
マイクロプロセッサシステムでは、記憶装置は極めて重要な主要資源であり、その容量の大きさがマイクロプロセッサのアドレス指定範囲及び全体のシステムのコストによって限定される。従って、各種の要因を適宜熟慮した後、どうやって最大量のメモリ資源をシステムの使用に提供するかが、極めて重要な課題である。
本発明の目的は、メモリ管理システムと方法を提供することであって、実体アドレス線のピン数の減少、メモリ拡張、及び生産コストの低減などの効果を有する。
。
。
前述した目的のうちの一つを達成するために、本発明の一実施例によるメモリ管理システムは、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、少なくとも一つの要求信号に基づいてノーマルアクセス領域又はサブデータ領域を読み取り、書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、要求信号がサブデータ領域を読み取り/書き込みする時、メモリ管理装置はサブデータ領域におけるデータをスイッチアクセス領域に移動するか、或いは書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みする。
本発明の別の実施例によるメモリ管理システムは、少なくとも一つの要求信号に基づいて制御信号を発生するメモリスイッチ制御器と、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有し、制御信号に基づいて、どうやってアクセス領域をスイッチするか、又はどうやってノーマルアクセス領域若しくはスイッチアクセス領域を読み取り/書き込みするかを決める主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、制御信号に基づいて、サブデータ領域におけるデータをスイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込むダイレクトメモリアクセス制御器とを含む。
本発明の別の実施例によるメモリ管理システムは、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域と、ノーマルアクセス領域又はサブデータ領域を読み取り/書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、メモリ管理装置はサブデータ領域を読み取り/書き込みする場合、メモリ管理装置はサブデータ領域におけるデータをスイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みする。
本発明の更に別の実施例によるメモリ管理方法は、ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供し、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供し、少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号Rqを受信するステップとを含み、要求信号に基づいてノーマルアクセス領域又はサブデータ領域への読み取り/書き込みを決め、要求信号が提供するアドレスがノーマルアクセス領域のアドレス指定範囲にある場合、ノーマルアクセス領域に対応するアドレスにおけるデータを読み取るか、又は書き込みたいデータをノーマルアクセス領域に書き込み、要求信号が提供するアドレスがサブデータ領域のアドレス指定範囲にある場合は、サブデータ領域に対応するアドレスにおけるデータをスイッチアクセス領域に移動し、スイッチアクセス領域で該データを読み取るか、又は書き込みたいデータをスイッチアクセス領域のマッピングによりサブデータ領域に書き込む。
本発明の実施例に係わるメモリ管理システムとメモリ管理方法では、主記憶装置においてノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を画定し、スイッチアクセス領域のマッチングにより、二次記憶装置のサブデータ領域を読込み/書込みする。この方法で、有限なメモリのアドレス指定範囲である状態でも、ユーザー又はデザイナーがアドレス指定の数とメモリ空間を無限に拡張することができる。従って、アドレス指定に必要なピンの数を減少し、メモリ空間のフレキシブルな拡張及びシステムのコストを減少することを達成することができる。
次に、添付した図面を参照しながら、本発明の好適な実施形態を詳細に説明する。
本発明に言及した方向の用語、例えば、上、下、前、後、左、右などは、添付した図面の方向を参考するためのみである。よって、以下に使用された方向の用語は、説明のために用いられ、本発明を制限するためのものでない。
図1Aは、本発明の一実施例に係わるメモリ管理システムを示す模式図である。該メモリ管理システム100はプロセッサ101と、主記憶装置102と、二次記憶装置103と、メモリ管理装置104を含む。プロセッサ101は、中央処理装置(CPU)、マイクロプロセッサユニット(MPU)、マイクロプロセッサコントロールユニット(MCU)、又は他の既存の又は将来発展する各種のプロセッサであってよい。プロセッサ101は、メモリにおけるデータにアクセスするために、要求信号Rqを発する。
主記憶装置102は静的ランダムアクセス記憶装置(SRAM)、又は既存の又は将来発展する各種の記憶装置であってよい。主記憶装置102はノーマルアクセス領域と少なくとも一のスイッチアクセス領域を有する。図1Bのように、一実施例では、主記憶装置102におけるメモリ空間はノーマルアクセス領域Nabとスイッチアクセス領域Sabを有する。具体的に言うと、本実施例では、主記憶装置102は一つのスイッチアクセス領域Sabのみを有するが、他の実施例では、主記憶装置102は複数個のスイッチアクセス領域Sabを有することができる。
二次記憶装置103は、フラッシュメモリとハードディスクと光ディスクのうち一つ又はそれらの組み合わせ、或いは既存の又は将来発展する各種の保存装置であってよい。二次記憶装置103は、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する。図1Bのように、一実施例では、二次記憶装置103はN(Nは正整数で、無限大より小さい)個のサブデータ領域Sub1〜SubNを有する。サブデータ領域Sub1〜SubNはスイッチアクセス領域Sabに対応する。即ち、スイッチアクセス領域Sabにはサブデータ領域Sub1〜SubNのアドレスが保存されている。システムが、データを置換する時、それらのアドレスを使用してデータのマッピングを行って、サブデータ領域Sub1〜SubNのうちのいずれかにおけるデータをスイッチアクセス領域に移動する。当然、これらのアドレスをスイッチアクセス領域Sabのマッピングにより、データをサブデータ領域Sub1〜SubNのうちのいずれかに書き込みすることもできる。また、サブデータ領域Sub1〜SubNの容量の大きさはスイッチアクセス領域Sabの大小に相当し、かつサブデータ領域Sub1〜SubNにはプロセッサ101に必要なプログラム・コードを保存することができる。
メモリ管理装置104は、少なくとも一つの要求信号Rqに基づいて主記憶装置102のノーマルアクセス領域Nab又はスイッチアクセス領域Sabに対応するサブデータ領域Sub1〜SubNのうちのいずれかを読み取り(書き込み)するか、或いはデータを書き込みする。この内、要求信号Rqがサブデータ領域Sub1〜SubNのうちのいずれかを読み取り(書き込み)することを要求する時、メモリ管理装置104は、要求信号Rqが提供したアドレスに基づいて、指定されたサブデータ領域Sub1〜SubNのうちの一つのデータをスイッチアクセス領域Sabに移動するか、或いは要求信号Rqが提供したデータ及びアドレスに基づいて、プロセッサ101が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、そのアドレスが指定したサブデータ領域Sub1〜SubNのうちの一つに書き込みする。注目すべきは、要求信号Rqが読み取りを要求したデータが、スイッチアクセス領域Sabに既に保存されている場合は、メモリ管理装置104はそのデータに直接アクセスすることである。尚、メモリ管理装置104が読み取ったデータが、何処に伝送されるかは、要求信号Rqの指示によって決められる。本実施例では、要求信号Rqはデータをプロセッサ101に伝送することを要求するが、他の実施例では、要求信号Rqはデータをシステムの内部又は外部(図示せず)の他の装置に伝送することを要求することができる。
図1Aのように、一実施例では、メモリ管理装置104はメモリスイッチ制御器104aとダイレクトメモリアクセス制御器(DMA)104bを含む。メモリスイッチ制御器104aは要求信号Rqに基づいて制御信号Cを発生する。ダイレクトメモリアクセス制御器104bは制御信号Cに基づいてどうやってサブデータ領域Sub1〜SubNにアクセスするかを決めることによって、サブデータ領域Sub1〜SubNにおけるデータをスイッチアクセス領域Sabに移動するか、或いはプロセッサ101が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、サブデータ領域Sub1〜SubNに書き込みする。
以下で、図1Aと図1Bを参照することにより、本発明の一実施例に係わるメモリ管理システムに関する操作方法を詳しく説明する。
まず、プロセッサ101は、データ(プログラム・コード)Dにアクセスする必要がある時、要求信号Rqをメモリスイッチ制御器104aに伝送する。この時、メモリスイッチ制御器104aは、要求信号Rqが提供するアドレス情報に基づいて制御信号Cを発生する。その後、主記憶装置102とダイレクトメモリアクセス制御器104bは制御信号Cを受信する。
次に、要求信号Rqが提供するアドレスが主記憶装置102のアドレス指定範囲のノーマルアクセス領域Nabにある場合は、ダイレクトメモリアクセス制御器104bは作動しない。主記憶装置102は制御信号Cに基づいてそのアドレスに対応するプログラム・コードDをメモリスイッチ制御器104aでプロセッサ101に伝送する。
また、要求信号Rqが提供するアドレスが主記憶装置102のアドレス指定範囲の外部のサブデータ領域Sub1〜SubNにある場合は、メモリスイッチ制御器104aは、主記憶装置102におけるスイッチアクセス領域Sabに既にそのアドレスに対応するプログラム・コードDが保存されているか否かを判断する。保存されている場合は、スイッチアクセス領域Sabに保存されているプログラム・コードDをメモリスイッチ制御器104aでプロセッサ101に伝送する。保存されていない場合は、メモリスイッチ制御器104aは制御信号Cを利用してダイレクトメモリアクセス制御器104bを駆動する。その後、ダイレクトメモリアクセス制御器104bは、そのアドレスに対応するサブデータ領域Sub1〜SubNに保存されているプログラム・コードDをスイッチアクセス領域Sabに保存する。その後、メモリスイッチ制御器104aは、スイッチアクセス領域Sabに保存されているプログラム・コードDをプロセッサ101に伝送する。前述した方法によって、本発明の一実施例に係わるメモリ管理システム100は、本来有限なメモリのアドレス指定範囲のほか、メモリのアドレス指定範囲を別途に増加することから、メモリのアドレス指定に必要な実体のアドレスピンの数を増加しなくても良い。
注意すべきは、以上は本発明の一実施例に係わるメモリ管理システムがデータを読み取る時の操作方法のみを開示したが、この発明の属する技術の分野における通常の知識を有する者であれば、本発明の一実施例に係わるメモリ管理システムがデータを書き込む時の操作方法を以上の説明から知ることができる。従って、データの書き込みの操作方法についてはここでは述べない。又、本発明の一実施例に係わるメモリ管理装置104及びそのメモリスイッチ制御器104aとダイレクトメモリアクセス制御器104bは、ソフトウェアとファームウェアとハードウェアのうちの一つ又はその組み合わせによって実行される。
図2のように、別の実施例では、本発明のメモリ管理システム100’がバスBusと複数個のダイレクトメモリアクセス制御器104b、104b’…と、複数個の二次記憶装置103、103’によってデータのコミュニケーションと読み取り/書き込み操作を実行することができる。これによって、メモリの拡張を達成することができる。
図3A、3Bは本発明の一実施例に係わるメモリ管理方法を示す。メモリ管理方法は、以下のステップを含む。
ステップS302:開始。
ステップS304:ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供する。
ステップS306:スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供する。
ステップS308:少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号Rqを受信する。
ステップS310:要求信号Rqが提供するアドレスがノーマルアクセス領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS312にいくが、ない場合はステップS314にいく。
ステップS312:ノーマルアクセス領域に対応するアドレスにおけるデータを読み取る、又は書き込みたいデータをノーマルアクセス領域に書き込む。
ステップS314:要求信号Rqが提供するアドレスがサブデータ領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS316にいくが、ない場合はステップS322にいく。
ステップS316:上記アドレスに対応するデータがスイッチアクセス領域に保存されているか否かを判断し、保存されている場合はステップS318にいくが、保存されていない場合はステップS320にいく。
ステップS318:スイッチアクセス領域におけるデータを読み取る。
ステップS320:サブデータ領域に対応するアドレスにおけるデータをスイッチアクセス領域に移動し、スイッチアクセス領域でデータを読み取る、又は書き込みたいデータをスイッチアクセス領域のマッピングによりサブデータ領域に書き込む。
ステップS322:終了。
本発明の一実施例に係わるメモリ管理システムとメモリ管理方法は、主記憶装置でノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を画定してスイッチアクセス領域のマッピングによって、二次記憶装置のサブデータ領域を読み取り/書込みする。これによって、本発明の一実施例に係わるメモリ管理システムとメモリ管理方法では、有限なメモリのアドレス指定範囲である状態でも、ユーザー又はデザイナーがアドレス指定の数と記憶空間を無限に拡張することができる。即ち、主記憶空間を増加する必要がなく、主記憶装置における本来の空間をスイッチ領域として使用することにより、二次記憶装置とデータ交換をする。従って、アドレス指定に必要なピンの数を減少すること、メモリ空間の拡張及びシステムのコストを減少することを達成することができる。
図1Aは、本発明の一実施例に係わるメモリ管理システムを示す模式図である。該メモリ管理システム100はプロセッサ101と、主記憶装置102と、二次記憶装置103と、メモリ管理装置104を含む。プロセッサ101は、中央処理装置(CPU)、マイクロプロセッサユニット(MPU)、マイクロプロセッサコントロールユニット(MCU)、又は他の既存の又は将来発展する各種のプロセッサであってよい。プロセッサ101は、メモリにおけるデータにアクセスするために、要求信号Rqを発する。
主記憶装置102は静的ランダムアクセス記憶装置(SRAM)、又は既存の又は将来発展する各種の記憶装置であってよい。主記憶装置102はノーマルアクセス領域と少なくとも一のスイッチアクセス領域を有する。図1Bのように、一実施例では、主記憶装置102におけるメモリ空間はノーマルアクセス領域Nabとスイッチアクセス領域Sabを有する。具体的に言うと、本実施例では、主記憶装置102は一つのスイッチアクセス領域Sabのみを有するが、他の実施例では、主記憶装置102は複数個のスイッチアクセス領域Sabを有することができる。
二次記憶装置103は、フラッシュメモリとハードディスクと光ディスクのうち一つ又はそれらの組み合わせ、或いは既存の又は将来発展する各種の保存装置であってよい。二次記憶装置103は、スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する。図1Bのように、一実施例では、二次記憶装置103はN(Nは正整数で、無限大より小さい)個のサブデータ領域Sub1〜SubNを有する。サブデータ領域Sub1〜SubNはスイッチアクセス領域Sabに対応する。即ち、スイッチアクセス領域Sabにはサブデータ領域Sub1〜SubNのアドレスが保存されている。システムが、データを置換する時、それらのアドレスを使用してデータのマッピングを行って、サブデータ領域Sub1〜SubNのうちのいずれかにおけるデータをスイッチアクセス領域に移動する。当然、これらのアドレスをスイッチアクセス領域Sabのマッピングにより、データをサブデータ領域Sub1〜SubNのうちのいずれかに書き込みすることもできる。また、サブデータ領域Sub1〜SubNの容量の大きさはスイッチアクセス領域Sabの大小に相当し、かつサブデータ領域Sub1〜SubNにはプロセッサ101に必要なプログラム・コードを保存することができる。
メモリ管理装置104は、少なくとも一つの要求信号Rqに基づいて主記憶装置102のノーマルアクセス領域Nab又はスイッチアクセス領域Sabに対応するサブデータ領域Sub1〜SubNのうちのいずれかを読み取り(書き込み)するか、或いはデータを書き込みする。この内、要求信号Rqがサブデータ領域Sub1〜SubNのうちのいずれかを読み取り(書き込み)することを要求する時、メモリ管理装置104は、要求信号Rqが提供したアドレスに基づいて、指定されたサブデータ領域Sub1〜SubNのうちの一つのデータをスイッチアクセス領域Sabに移動するか、或いは要求信号Rqが提供したデータ及びアドレスに基づいて、プロセッサ101が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、そのアドレスが指定したサブデータ領域Sub1〜SubNのうちの一つに書き込みする。注目すべきは、要求信号Rqが読み取りを要求したデータが、スイッチアクセス領域Sabに既に保存されている場合は、メモリ管理装置104はそのデータに直接アクセスすることである。尚、メモリ管理装置104が読み取ったデータが、何処に伝送されるかは、要求信号Rqの指示によって決められる。本実施例では、要求信号Rqはデータをプロセッサ101に伝送することを要求するが、他の実施例では、要求信号Rqはデータをシステムの内部又は外部(図示せず)の他の装置に伝送することを要求することができる。
図1Aのように、一実施例では、メモリ管理装置104はメモリスイッチ制御器104aとダイレクトメモリアクセス制御器(DMA)104bを含む。メモリスイッチ制御器104aは要求信号Rqに基づいて制御信号Cを発生する。ダイレクトメモリアクセス制御器104bは制御信号Cに基づいてどうやってサブデータ領域Sub1〜SubNにアクセスするかを決めることによって、サブデータ領域Sub1〜SubNにおけるデータをスイッチアクセス領域Sabに移動するか、或いはプロセッサ101が書き込みたいデータを、スイッチアクセス領域Sabのマッピングで、サブデータ領域Sub1〜SubNに書き込みする。
以下で、図1Aと図1Bを参照することにより、本発明の一実施例に係わるメモリ管理システムに関する操作方法を詳しく説明する。
まず、プロセッサ101は、データ(プログラム・コード)Dにアクセスする必要がある時、要求信号Rqをメモリスイッチ制御器104aに伝送する。この時、メモリスイッチ制御器104aは、要求信号Rqが提供するアドレス情報に基づいて制御信号Cを発生する。その後、主記憶装置102とダイレクトメモリアクセス制御器104bは制御信号Cを受信する。
次に、要求信号Rqが提供するアドレスが主記憶装置102のアドレス指定範囲のノーマルアクセス領域Nabにある場合は、ダイレクトメモリアクセス制御器104bは作動しない。主記憶装置102は制御信号Cに基づいてそのアドレスに対応するプログラム・コードDをメモリスイッチ制御器104aでプロセッサ101に伝送する。
また、要求信号Rqが提供するアドレスが主記憶装置102のアドレス指定範囲の外部のサブデータ領域Sub1〜SubNにある場合は、メモリスイッチ制御器104aは、主記憶装置102におけるスイッチアクセス領域Sabに既にそのアドレスに対応するプログラム・コードDが保存されているか否かを判断する。保存されている場合は、スイッチアクセス領域Sabに保存されているプログラム・コードDをメモリスイッチ制御器104aでプロセッサ101に伝送する。保存されていない場合は、メモリスイッチ制御器104aは制御信号Cを利用してダイレクトメモリアクセス制御器104bを駆動する。その後、ダイレクトメモリアクセス制御器104bは、そのアドレスに対応するサブデータ領域Sub1〜SubNに保存されているプログラム・コードDをスイッチアクセス領域Sabに保存する。その後、メモリスイッチ制御器104aは、スイッチアクセス領域Sabに保存されているプログラム・コードDをプロセッサ101に伝送する。前述した方法によって、本発明の一実施例に係わるメモリ管理システム100は、本来有限なメモリのアドレス指定範囲のほか、メモリのアドレス指定範囲を別途に増加することから、メモリのアドレス指定に必要な実体のアドレスピンの数を増加しなくても良い。
注意すべきは、以上は本発明の一実施例に係わるメモリ管理システムがデータを読み取る時の操作方法のみを開示したが、この発明の属する技術の分野における通常の知識を有する者であれば、本発明の一実施例に係わるメモリ管理システムがデータを書き込む時の操作方法を以上の説明から知ることができる。従って、データの書き込みの操作方法についてはここでは述べない。又、本発明の一実施例に係わるメモリ管理装置104及びそのメモリスイッチ制御器104aとダイレクトメモリアクセス制御器104bは、ソフトウェアとファームウェアとハードウェアのうちの一つ又はその組み合わせによって実行される。
図2のように、別の実施例では、本発明のメモリ管理システム100’がバスBusと複数個のダイレクトメモリアクセス制御器104b、104b’…と、複数個の二次記憶装置103、103’によってデータのコミュニケーションと読み取り/書き込み操作を実行することができる。これによって、メモリの拡張を達成することができる。
図3A、3Bは本発明の一実施例に係わるメモリ管理方法を示す。メモリ管理方法は、以下のステップを含む。
ステップS302:開始。
ステップS304:ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供する。
ステップS306:スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供する。
ステップS308:少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号Rqを受信する。
ステップS310:要求信号Rqが提供するアドレスがノーマルアクセス領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS312にいくが、ない場合はステップS314にいく。
ステップS312:ノーマルアクセス領域に対応するアドレスにおけるデータを読み取る、又は書き込みたいデータをノーマルアクセス領域に書き込む。
ステップS314:要求信号Rqが提供するアドレスがサブデータ領域のアドレス指定範囲にあるか否かを判断し、ある場合はステップS316にいくが、ない場合はステップS322にいく。
ステップS316:上記アドレスに対応するデータがスイッチアクセス領域に保存されているか否かを判断し、保存されている場合はステップS318にいくが、保存されていない場合はステップS320にいく。
ステップS318:スイッチアクセス領域におけるデータを読み取る。
ステップS320:サブデータ領域に対応するアドレスにおけるデータをスイッチアクセス領域に移動し、スイッチアクセス領域でデータを読み取る、又は書き込みたいデータをスイッチアクセス領域のマッピングによりサブデータ領域に書き込む。
ステップS322:終了。
本発明の一実施例に係わるメモリ管理システムとメモリ管理方法は、主記憶装置でノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を画定してスイッチアクセス領域のマッピングによって、二次記憶装置のサブデータ領域を読み取り/書込みする。これによって、本発明の一実施例に係わるメモリ管理システムとメモリ管理方法では、有限なメモリのアドレス指定範囲である状態でも、ユーザー又はデザイナーがアドレス指定の数と記憶空間を無限に拡張することができる。即ち、主記憶空間を増加する必要がなく、主記憶装置における本来の空間をスイッチ領域として使用することにより、二次記憶装置とデータ交換をする。従って、アドレス指定に必要なピンの数を減少すること、メモリ空間の拡張及びシステムのコストを減少することを達成することができる。
本発明が前述した好適な実施例に基づいて以上のように開示されたが、前述した好適な実施例は、本発明を限定するためのものでなく、当業者は、本発明の精神と範囲を離脱しない限り、本発明に対して些細な変更と潤色を行うことができるので、本発明の保護範囲は、添付した特許請求の範囲に定まったものを基準とする。また、本発明の何れの実施例又は特許請求の範囲は、本発明に開示された全ての目的又は利点又は特徴を達成する必要がない。また、要約の部分と発明の名称は、特許文献の検索を助けるためのみのものであり、本発明の権利範囲を限定するものでない。
100 メモリ管理システム
101 プロセッサ
102 主記憶装置
103 二次記憶装置
104 メモリ管理装置
104a メモリスイッチ制御器
104b ダイレクトメモリアクセス制御器
101 プロセッサ
102 主記憶装置
103 二次記憶装置
104 メモリ管理装置
104a メモリスイッチ制御器
104b ダイレクトメモリアクセス制御器
Claims (8)
- ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、及び
少なくとも一つの要求信号に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みして用いられるメモリ管理装置とを含むメモリ管理システムであって、
前記要求信号が前記サブデータ領域を読み取り/書き込みする時、前記メモリ管理装置は前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、或いは書き込みたいデータを前記スイッチアクセス領域のマッピングで前記サブデータ領域に書き込みするメモリ管理システム。 - 少なくとも一つのアドレス情報と前記書き込みたいデータのうちの一つ又は両者を含み、前記要求信号を発するプロセッサと、を更に含み
前記メモリ管理装置は、前記アドレス情報に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読取/書込みすることを決めることを特徴とする請求項1に記載のメモリ管理システム。 - 少なくとも一つの要求信号に基づいて制御信号を発生するメモリスイッチ制御器と、
ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有し、前記制御信号に基づいて、どうやって前記アクセス領域をスイッチするか、又はどうやってノーマルアクセス領域若しくは前記スイッチアクセス領域を読み取り/書込みするかを決める主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を有する少なくとも一つの二次記憶装置と、及び
前記制御信号に基づいて、前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、又は書き込みたいデータをスイッチアクセス領域のマッピングでサブデータ領域に書き込みするダイレクトメモリアクセス制御器と、を含むメモリ管理システム。 - 前記メモリ管理システムは、少なくとも一つのアドレス情報と少なくとも一つの前記書き込みたいデータを含む要求信号を発するプロセッサを更に含むことを特徴とする請求項3に記載のメモリ管理システム。
- 前記要求信号の前記アドレスが前記ノーマルアクセス領域にある場合は、前記メモリスイッチ制御器は前記アドレスに基づいて前記ノーマルアクセス領域をアクセスするか、又は前記要求信号が前記ノーマルアクセス領域におけるデータをアクセスすることを指定する場合は、前記メモリスイッチ制御器が前記ノーマルアクセス領域におけるデータにアクセスする請求項4に記載のメモリ管理システム。
- 前記要求信号の前記アドレスが前記サブデータ領域にある場合は、前記メモリスイッチ制御器が前記ダイレクトメモリアクセス制御器を通して前記サブデータ領域に保存している前記アドレスに対応するデータを前記スイッチアクセス領域へ移動させ、且つ前記スイッチアクセス領域に保存している前記データを出力するか、又は前記メモリスイッチ制御器が前記ダイレクトメモリアクセス制御器を通して、前記書込みたいデータを前記スイッチアクセス領域に保存してから、前記スイッチアクセス領域が保存する前記データを前記サブデータ領域へ書き込むことを特徴とする請求項4に記載のメモリ管理システム。
- ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を有する主記憶装置と、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域と、
前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みして用いられるメモリ管理装置と、を含むメモリ管理システムであって、
前記メモリ管理装置は前記サブデータ領域を読み取り/書き込みする場合、前記メモリ管理装置は前記サブデータ領域におけるデータを前記スイッチアクセス領域に移動するか、又は書き込みたいデータを前記スイッチアクセス領域のマッピングでサブデータ領域に書き込みをするメモリ管理システム。 - ノーマルアクセス領域と少なくとも一つのスイッチアクセス領域を提供し、
前記スイッチアクセス領域に対応する少なくとも一つのサブデータ領域を提供し、
少なくとも一つのアドレスと少なくとも一つの書き込みたいデータのうちの一つ又は両者を含む要求信号を受信し、及び
前記要求信号に基づいて前記ノーマルアクセス領域又は前記サブデータ領域を読み取り/書き込みするかを決め、前記要求信号が提供する前記アドレスが前記ノーマルアクセス領域のアドレス指定範囲にある場合、前記ノーマルアクセス領域の前記アドレスに対応するデータを読み取るか、又は書き込みたいデータを前記ノーマルアクセス領域に書き込み、前記要求信号が提供するアドレスが前記サブデータ領域のアドレス指定範囲にある場合、前記サブデータ領域の前記アドレスに対応するデータを前記スイッチアクセス領域に移動し、前記スイッチアクセス領域でデータを読み取るか、又は前記書き込みたいデータを前記スイッチアクセス領域のマッピングにより前記サブデータ領域に書き込むことを含むメモリ管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169945A JP2008282415A (ja) | 2008-06-30 | 2008-06-30 | メモリ管理システムとその管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169945A JP2008282415A (ja) | 2008-06-30 | 2008-06-30 | メモリ管理システムとその管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008282415A true JP2008282415A (ja) | 2008-11-20 |
Family
ID=40143121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008169945A Pending JP2008282415A (ja) | 2008-06-30 | 2008-06-30 | メモリ管理システムとその管理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008282415A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56118165A (en) * | 1980-02-22 | 1981-09-17 | Ricoh Co Ltd | Processor of video information |
JPH01246649A (ja) * | 1988-03-29 | 1989-10-02 | Toshiba Corp | メモリシステム |
JPH03113548A (ja) * | 1989-09-27 | 1991-05-14 | Yokogawa Electric Corp | 拡張メモリ制御装置 |
JPH05108477A (ja) * | 1991-10-14 | 1993-04-30 | Fujitsu Ltd | メモリアクセス方式 |
JPH07334420A (ja) * | 1994-06-07 | 1995-12-22 | Shinko Seisakusho Co Ltd | 拡張メモリ制御回路 |
-
2008
- 2008-06-30 JP JP2008169945A patent/JP2008282415A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56118165A (en) * | 1980-02-22 | 1981-09-17 | Ricoh Co Ltd | Processor of video information |
JPH01246649A (ja) * | 1988-03-29 | 1989-10-02 | Toshiba Corp | メモリシステム |
JPH03113548A (ja) * | 1989-09-27 | 1991-05-14 | Yokogawa Electric Corp | 拡張メモリ制御装置 |
JPH05108477A (ja) * | 1991-10-14 | 1993-04-30 | Fujitsu Ltd | メモリアクセス方式 |
JPH07334420A (ja) * | 1994-06-07 | 1995-12-22 | Shinko Seisakusho Co Ltd | 拡張メモリ制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5043302B2 (ja) | 不揮発性メモリを制御するためのコントローラ | |
JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
KR20100126069A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
JP2015056171A (ja) | メモリシステムおよび情報処理装置 | |
TW201714090A (zh) | 記憶體裝置、記憶體定址方法與包括有形儲存媒體的物品 | |
KR102532581B1 (ko) | 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법 | |
JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
JP2008041098A (ja) | メモリーカード及び該データ格納方法 | |
US20160371098A1 (en) | Communication of device presence between boot routine and operating system | |
US20170255565A1 (en) | Method and apparatus for providing a contiguously addressable memory region by remapping an address space | |
CN105094691A (zh) | 一种数据操作的方法、设备和*** | |
US8402199B2 (en) | Memory management system and method thereof | |
CN112199040A (zh) | 存储访问方法及智能处理装置 | |
JP2007164303A (ja) | 情報処理装置、コントローラおよびファイル読み出し方法 | |
US9904622B2 (en) | Control method for non-volatile memory and associated computer system | |
CN110795373B (zh) | 一种i2c总线到并行总线的转换方法、终端及存储介质 | |
CN101290602B (zh) | 存储器管理***与方法 | |
JP2008282415A (ja) | メモリ管理システムとその管理方法 | |
JP6318073B2 (ja) | 電子機器 | |
US20170090947A1 (en) | Electronic apparatus and booting method thereof | |
TWI408553B (zh) | 記憶體管理系統與方法 | |
CN111045962B (zh) | 一种sd卡数据保密方法、***、设备及计算机介质 | |
EP1804166A2 (en) | Memory device and information processing apparatus | |
EP2163990A1 (en) | Memory management system and method thereof | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |