JP2008277720A - 半導体チップパッケージ基板とそのソルダーパッド - Google Patents
半導体チップパッケージ基板とそのソルダーパッド Download PDFInfo
- Publication number
- JP2008277720A JP2008277720A JP2007170255A JP2007170255A JP2008277720A JP 2008277720 A JP2008277720 A JP 2008277720A JP 2007170255 A JP2007170255 A JP 2007170255A JP 2007170255 A JP2007170255 A JP 2007170255A JP 2008277720 A JP2008277720 A JP 2008277720A
- Authority
- JP
- Japan
- Prior art keywords
- solder pad
- solder
- conductive structure
- pad
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】半導体チップパッケージ基板とそのソルダーパッド構造を提供する。
【解決手段】半導体チップパッケージ基板は、コア層30と、コア層表面上に設置される導電構造32、及び、導電構造上を被覆し、少なくとも一つのパターン化開口36を有する絶縁層34と、からなる。パターン化開口は中央部361と中央部周縁から外に延伸する複数の翼部362を有し、導電構造の露出領域を定義してソルダーパッド38とする。ソルダーパッドの中央領域と複数の翼面領域を有する設計により、ソルダーパッドとソルダーボールの粘着効果を増加させる。
【選択図】図3a
【解決手段】半導体チップパッケージ基板は、コア層30と、コア層表面上に設置される導電構造32、及び、導電構造上を被覆し、少なくとも一つのパターン化開口36を有する絶縁層34と、からなる。パターン化開口は中央部361と中央部周縁から外に延伸する複数の翼部362を有し、導電構造の露出領域を定義してソルダーパッド38とする。ソルダーパッドの中央領域と複数の翼面領域を有する設計により、ソルダーパッドとソルダーボールの粘着効果を増加させる。
【選択図】図3a
Description
本発明は、ボールグリッドアレイ(Ball Grid Array,BGA)基板に関し、特に、ソルダーマスクデファインド(Solder Mask Defined,SMD)ソルダーパッドを有するパッケージ構造に関するものである。
BGA半導体パッケージ構造中、通常、基板をチップキャリアとし、基板の一側にチップを設置し、チップと基板上の導電構造の電気的接続を容易にし、且つ、基板のもう一側は導電構造と電気的に接続する複数のソルダーボールを設置し、ソルダーボールによりプリント回路板を溶接し、チップは導電構造とソルダーボールによりプリント回路板と電気的接続の関係を形成する。
図1aを参照すると、基板10は主に、コア層12、及び、ソルダーマスク14を有し、コア層12上に導電構造(図示しない)、導電構造と電気的に接続するソルダーパッド16を形成し、ソルダーパッドによりソルダーボールを接合し、ソルダーパッドはSMDソルダーパッドと非ソルダーマスクデファインド(None Solder Mask Defined,NSMD)ソルダーパッドに分けられ、図1aで示されるソルダーパッドはSMDソルダーパッド16で、ソルダーパッド16の尺寸はソルダーマスク14上の開口20より大きく、開口20によりソルダーパッド16の露出領域を定義する。図1bで示されるように、SMDソルダーパッド16を有するパッケージ体2がプリント回路板3に電気的に接続される時、ソルダーボール18によりプリント回路板3上にソルダーパッド16が搭載され、ソルダーボール18とソルダーパッド16の接触面積は小さいので、パッケージ体のボードレベルの温度サイクル試験(Board Level Temperature Cycling Test,Board TCT)結果が悪く、ソルダーボール18とソルダーパッド16の接合面間に亀裂が生じるか、或いは、幾何学的寸法の応力集中領域が不連続になる。
NSMDソルダーパッド16の周辺は、図2aで示されるように、ソルダーマスク14により被覆されず、即ち、ソルダーパッド16の表面、及び、ソルダーパッド16の周辺部分のコア層12は開口20により露出して、ソルダーボール18を接合する。BGAパッケージ素子がNSMDソルダーパッド16を採用する時、ソルダーボール18とソルダーパッド16間は好ましいTCT結果を有するが、図2bで示されるように、パッケージ体が外在応力を受ける時、NSMDソルダーパッド16はソルダーマスクに被覆されないので、コア層12と分離しやすく、同様に、信号線が亀裂を生じる。
特許文献1と特許文献2で、NSMDソルダーパッドの構造設計が開示されて、ソルダーパッドとコア層の分離現象を改善しており、特許文献1で、ソルダーパッドは、中央パッドと、少なくとも二つの放射線状のスポークを有し、ソルダーマスクは導電構造上に形成され、円形開口がマスクに形成されて、中央パッドとスポークの内端が露出して、スポークの外端はマスクにより被覆される。NSMDソルダーパッド構造に基づくと、ソルダーボールは、露出した中央パッドとコアの一部に同時に実装され、接触面積を増加させる以外に、コア層と分離しにくくする。特許文献2は上述の概念を利用し、ソルダーパッド上に複数の中空部分を開設し、ソルダーパッド外端がマスクに被覆される。更に、ソルダーパッド内端と中空部分により露出するコア層の一部上に同時にソルダーボールが実装され、ソルダーボールの接触面積を増加する。
しかし、上述の特許文献1と特許文献2はNSMDソルダーパッドに対し改良を加えたもので、ソルダーパッドの形状は、先に複雑で困難なエッチング工程により製造する。
米国特許第6201305号
台湾特許第I234838号
上述の問題を解決するため、本発明は半導体チップパッケージ基板とそのソルダーパッド構造を提供し、パターン化ソルダーパッドの設計により、ソルダーパッドとソルダーボールの接触面積を増加して粘着効果を改善することを目的とする。
本発明は、半導体チップパッケージ基板とそのソルダーパッド構造を提供し、ソルダーマスクのパターン化開口の設計によりパターン化ソルダーパッドを定義し、ソルダーパッドとソルダーボールの粘着状況とパッケージ品質を効果的に改善することを目的とする。
本発明は、半導体チップパッケージ基板とそのソルダーパッド構造を提供し、ソルダーパッドとソルダーボールの粘着効果を強化して、パッケージ素子に好ましいTCTテスト結果を具備させることを目的とする。
本発明は、半導体チップパッケージ基板とそのソルダーパッド構造を提供し、ソルダーマスクのパターン化開口設計により、パターン化ソルダーパッドを定義し、ソルダーマスクのパターン化開口は別の製造工程が不要で、一般のリソグラフィにより完成し、製作が簡単な特徴を具備させることを目的とする。
上述の目的を達成するため、本発明の実施例は半導体チップパッケージ基板を提供し、コア層と、コア層表面上に設置される導電構造、及び、導電構造上を被覆し、少なくとも一つのパターン化開口を有し、導電構造の露出領域を定義してソルダーパッドとし、パターン化開口は中央部と中央部周縁から外に延伸する複数の翼部を有する絶縁層と、からなる。
本発明のもう一つの実施例は、中央領域と、中央領域周縁から外に延伸する複数の翼面領域と、からなるソルダーマスクデファインドソルダーパッド構造を提供する。
本発明により、ソルダーパッドとソルダーボールの接触面積を増加して、ソルダーパッドとソルダーボールの粘着効果を増加し、好ましいパッケージ品質を有する。同時に、ソルダーパッドの翼面領域の設計により、好ましいTCTテスト結果を有する。また、ソルダーパッドの形状はソルダーマスクの開口により定義され、製造工程上、ソルダーマスクに対し一般のリソグラフィ技術を実行するだけで形成でき、製作が簡単で、本発明は同時に、製作が簡単で、効果的にソルダーパッドとソルダーボールの粘着効果を改善する長所を有する。
図3aと図3bは本発明の実施例によるパッケージ基板構造の上視図とAAにより断面図である。図のように、このパッケージ基板は、コア層30と、コア層30表面上に設置され、ソルダーパッドとなる端部を形成する導電構造32と、ソルダーマスク34等で、コア層30表面上に形成されて導電構造32を被覆する絶縁層と、からなる。ソルダーマスク34上に少なくとも一つのパターン化開口36を形成し、開口36の位置と端部の位置は対応し、開口36は中央部361と中央部361周縁から外に延伸する複数の翼部362を有して、中央部361と翼部362により端部の露出領域を定義し、この露出する端部はソルダーパッド38となり、ソルダーボール(図示しない)と接合する。
上述の説明を継続すると、中央部361は円形孔で、翼部362は円弧形である。翼部362の数量は二個、或いは、それ以上で、且つ、対称な分布関係で中央部361と連接し、この中央部361と翼部362を有する開口36は一般のパッケージ基板ソルダーマスクの製作方式を使用し、リソグラフィ、露光、現像により形成される。また、コア層30の材質は主にエポキシ樹脂、ポリイミド、ビスマレイミドトリアジン樹脂、FR4樹脂、或いは、FR5樹脂である。導電構造32は、銅薄膜をコア層30表面に圧合し、且つ、エッチングとパターン化工程により形成されるパターン化金属層である。
本発明の実施形態中、ソルダーマスクの開口が円形中央部、及び、周縁が翼部の設計で、ソルダーマスクの開口が定義するソルダーパッド38は図4で示されるように、円形の中央領域381、及び、中央領域381周縁に連接される複数の円弧形を呈する翼面領域382を有する。翼面領域382を有するソルダーパッド38の設計はソルダーパッド38とソルダーボールの接触面積を増加して、ソルダーパッド38とソルダーボールの粘着効果を増加し、好ましいパッケージ品質を有する。更に、ソルダーパッド38の翼面領域382の設計により、好ましいTCTテスト結果を有する。
また、本発明の実施形態中、ソルダーパッドの形状はソルダーマスクの開口により定義され、製造工程上、ソルダーマスクに対し一般のリソグラフィ技術を実行するだけで形成でき、製作が簡単である。本発明は同時に、製作が簡単で、効果的にソルダーパッドとソルダーボールの粘着効果を改善する長所を有する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
2 パッケージ体
3 プリント回路板
10 基板
12 コア層
14 ソルダーマスク
16 ソルダーパッド
18 ソルダーボール
20 開口
30 コア層
32 導電構造
34 ソルダーマスク
36 開口
361 中央部
362 翼部
38 ソルダーパッド
381 中央領域
382 翼面領域
3 プリント回路板
10 基板
12 コア層
14 ソルダーマスク
16 ソルダーパッド
18 ソルダーボール
20 開口
30 コア層
32 導電構造
34 ソルダーマスク
36 開口
361 中央部
362 翼部
38 ソルダーパッド
381 中央領域
382 翼面領域
Claims (10)
- 半導体チップのパッケージ構造であって、
コア層と、
前記コア層表面上に設置される導電構造、及び、
前記導電構造上を被覆し、少なくとも一つのパターン化開口を有し、前記導電構造の露出領域を定義してパターン化ソルダーパッドとし、前記パターン化開口は中央部と前記中央部周縁から外に延伸する複数の翼部を有する絶縁層と、からなることを特徴とする構造。 - 前記導電構造はパターン化金属層であることを特徴とする請求項1に記載の構造。
- 前記絶縁層はソルダーマスクであることを特徴とする請求項1に記載の構造。
- 前記複数の翼部は前記中央部周縁に対称に分布することを特徴とする請求項1に記載の構造。
- 前記中央部は円形であることを特徴とする請求項1に記載の構造。
- 前記翼部は円弧形であることを特徴とする請求項1に記載の構造。
- ソルダーマスクデファインドソルダーパッドであって、
中央領域と、
前記中央領域周縁から外に延伸する複数の翼面領域と、
からなることを特徴とするソルダーパッド。 - 前記複数の翼部は前記中央部周縁に対称に分布することを特徴とする請求項7に記載のソルダーパッド。
- 前記中央部は円形であることを特徴とする請求項7に記載のソルダーパッド。
- 前記翼部は円弧形であることを特徴とする請求項7に記載のソルダーパッド。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096115961A TW200845332A (en) | 2007-05-04 | 2007-05-04 | Package substrate and its solder pad |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008277720A true JP2008277720A (ja) | 2008-11-13 |
Family
ID=39938986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007170255A Pending JP2008277720A (ja) | 2007-05-04 | 2007-06-28 | 半導体チップパッケージ基板とそのソルダーパッド |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080272489A1 (ja) |
JP (1) | JP2008277720A (ja) |
TW (1) | TW200845332A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013517086A (ja) * | 2010-01-19 | 2013-05-16 | カプロン サイエンティフィック リミテッド | バイオフィルム耐性材料 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4962217B2 (ja) * | 2007-08-28 | 2012-06-27 | 富士通株式会社 | プリント配線基板及び電子装置製造方法 |
TWI365517B (en) * | 2008-05-23 | 2012-06-01 | Unimicron Technology Corp | Circuit structure and manufactring method thereof |
JP2019040924A (ja) * | 2017-08-22 | 2019-03-14 | 新光電気工業株式会社 | 配線基板及びその製造方法と電子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120225A (ja) * | 1992-09-30 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールの製造方法 |
JPH08236583A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フレキシブルフィルム及び半導体装置 |
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
JP2005051240A (ja) * | 2003-07-29 | 2005-02-24 | Samsung Electronics Co Ltd | 改善された半田ボールランドの構造を有する半導体パッケージ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6201305B1 (en) * | 2000-06-09 | 2001-03-13 | Amkor Technology, Inc. | Making solder ball mounting pads on substrates |
-
2007
- 2007-05-04 TW TW096115961A patent/TW200845332A/zh unknown
- 2007-06-28 JP JP2007170255A patent/JP2008277720A/ja active Pending
- 2007-06-29 US US11/824,448 patent/US20080272489A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06120225A (ja) * | 1992-09-30 | 1994-04-28 | Nippon Telegr & Teleph Corp <Ntt> | 光モジュールの製造方法 |
JPH08236583A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | フレキシブルフィルム及び半導体装置 |
JP2001230339A (ja) * | 2000-02-18 | 2001-08-24 | Nec Corp | 半導体装置 |
JP2005051240A (ja) * | 2003-07-29 | 2005-02-24 | Samsung Electronics Co Ltd | 改善された半田ボールランドの構造を有する半導体パッケージ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013517086A (ja) * | 2010-01-19 | 2013-05-16 | カプロン サイエンティフィック リミテッド | バイオフィルム耐性材料 |
Also Published As
Publication number | Publication date |
---|---|
TW200845332A (en) | 2008-11-16 |
US20080272489A1 (en) | 2008-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450336B (zh) | 形成於半導體晶片上的銅柱-錫凸塊及其製造方法 | |
US6201305B1 (en) | Making solder ball mounting pads on substrates | |
TWI521618B (zh) | 配線基板及其製造方法 | |
US9111818B2 (en) | Packaging substrate | |
TWI419242B (zh) | 具有加強物的凸塊結構及其製造方法 | |
TWI591762B (zh) | 封裝裝置及其製作方法 | |
JP2008091628A5 (ja) | ||
JP2010129899A5 (ja) | ||
TWI397358B (zh) | 打線基板及其製作方法 | |
JP2008277720A (ja) | 半導体チップパッケージ基板とそのソルダーパッド | |
JPH10340972A (ja) | Bgaパッケージ基板 | |
JP2011028829A5 (ja) | ||
TWI517318B (zh) | 具金屬柱組之基板及具金屬柱組之封裝結構 | |
US20050017375A1 (en) | Ball grid array package substrate and method for manufacturing the same | |
JP2019125709A (ja) | 配線基板及びその製造方法と電子部品装置 | |
TWI455216B (zh) | 四邊扁平無接腳封裝方法及其製成之結構 | |
JP2007294558A (ja) | 半導体装置およびその製造方法 | |
TWM462949U (zh) | 封裝基板 | |
TW201507564A (zh) | 電路板及其製作方法 | |
TWI507108B (zh) | 柔性電路板及其製作方法 | |
JP2009049134A5 (ja) | ||
TWI577248B (zh) | 線路載板及其製作方法 | |
CN101312173A (zh) | 半导体晶片封装基板及其焊垫结构 | |
TWI608775B (zh) | 焊墊及焊墊製作方法 | |
US7521811B2 (en) | Substrate for packaging semiconductor chip and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |