JP2008277590A - Semiconductor base material, semiconductor element, and manufacturing method of the same - Google Patents
Semiconductor base material, semiconductor element, and manufacturing method of the same Download PDFInfo
- Publication number
- JP2008277590A JP2008277590A JP2007120348A JP2007120348A JP2008277590A JP 2008277590 A JP2008277590 A JP 2008277590A JP 2007120348 A JP2007120348 A JP 2007120348A JP 2007120348 A JP2007120348 A JP 2007120348A JP 2008277590 A JP2008277590 A JP 2008277590A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- nitride semiconductor
- semiconductor
- layer
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は半導体基材及び半導体素子並びにその製造方法に関し、より詳しくは、基板と窒化物半導体層との格子不整合や熱膨張係数の差異に起因するクラックの発生が無い半導体基材及び半導体素子並びにその製造方法に関する。 The present invention relates to a semiconductor substrate, a semiconductor element, and a manufacturing method thereof, and more particularly, a semiconductor substrate and a semiconductor element that are free from cracks due to lattice mismatch and thermal expansion coefficient difference between a substrate and a nitride semiconductor layer. And a method for manufacturing the same.
窒化物半導体素子は、一般的には、サファイア基板上にＭＯＣＶＤ法を用いて窒化物半導体層を成長させることにより製作されている。
しかしながら、サファイア基板は高価であり、しかも硬度が高いためにへき開が困難であるという問題がある。
A nitride semiconductor device is generally manufactured by growing a nitride semiconductor layer on a sapphire substrate using MOCVD.
However, the sapphire substrate is expensive and has a problem that it is difficult to cleave because of its high hardness.
かかる問題点に鑑みて、サファイア基板に比べて安価であってへき開が容易なシリコンを基板として使用した窒化物半導体素子が提案されている（例えば、下記特許文献２参照）。
しかしながら、シリコンを基板として使用した場合、基板と窒化物半導体層との間に、格子不整合があるために、転位が発生するという問題があった。また、基板と窒化物半導体層とは熱膨張係数も異なるため、窒化物半導体層の成長工程における高温から室温へと温度が低下したときに、窒化物半導体層が基板よりも大きく収縮し、クラックが生じ易いという問題もあった。
In view of such a problem, a nitride semiconductor device using silicon as a substrate which is cheaper and easier to cleave than a sapphire substrate has been proposed (for example, see
However, when silicon is used as a substrate, there is a problem in that dislocation occurs due to lattice mismatch between the substrate and the nitride semiconductor layer. Also, since the substrate and the nitride semiconductor layer have different thermal expansion coefficients, the nitride semiconductor layer shrinks more than the substrate when the temperature drops from high temperature to room temperature in the nitride semiconductor layer growth process, and cracks occur. There was also a problem that it was easy to occur.
下記特許文献３には、このようなシリコン基板と窒化物半導体層との界面におけるクラックの発生を防止するための技術が提案されている。
特許文献３の開示技術は、シリコン基板上に格子状に溝を形成し、該溝によって区画された各領域に窒化物半導体層を成長させた後、溝を境界として基板を分割することにより窒化物半導体素子を得るものである。
In the disclosed technique of
しかしながら、この開示技術では、シリコン基板と窒化物半導体層との界面に設けられるバッファ層がＡｌＩｎＮやＧａＡｓからなるため、クラックの発生を防止することが困難であった。
また、バッファ層がシリコン基板上の全面を被覆するように形成されていることから、シリコン基板との界面において発生した転位が表面に向けて進展し易く、バッファ層において転位密度を充分に減少させることができなかった。
However, in this disclosed technique, since the buffer layer provided at the interface between the silicon substrate and the nitride semiconductor layer is made of AlInN or GaAs, it is difficult to prevent the occurrence of cracks.
In addition, since the buffer layer is formed so as to cover the entire surface of the silicon substrate, dislocations generated at the interface with the silicon substrate easily propagate toward the surface, and the dislocation density is sufficiently reduced in the buffer layer. I couldn't.
本発明は上記したような従来技術の課題を解決すべくなされたものであって、シリコン基板と窒化物半導体層との界面において発生するクラックが無い半導体基材とこの基材から得られる半導体素子並びにこれらの製造方法を提供するものである。 The present invention has been made to solve the above-described problems of the prior art, and has a semiconductor substrate free from cracks generated at the interface between the silicon substrate and the nitride semiconductor layer, and a semiconductor element obtained from the substrate. Moreover, these manufacturing methods are provided.
請求項１に係る発明は、シリコン基板と、該シリコン基板上に形成された窒化物半導体層からなり、前記シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画されており、前記窒化物半導体層が、該複数の領域の夫々に独立して形成されており、前記シリコン基板と前記窒化物半導体層との間にＢＮ系バッファ層が介在してなることを特徴とする半導体基材に関する。
The invention according to
請求項２に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１記載の半導体基材に関する。
The invention according to
請求項３に係る発明は、前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項１又は２記載の半導体基材に関する。 A third aspect of the present invention relates to the semiconductor substrate according to the first or second aspect, wherein the BN buffer layer is formed at intervals in each region on the silicon substrate.
請求項４に係る発明は、シリコン基板上に窒化物半導体層が形成されてなる半導体基材を分割して得られる半導体素子であって、前記シリコン基板は平面視格子状に形成された溝を介して複数の領域に区画され、前記窒化物半導体層は該複数の領域の夫々に独立して形成され、前記シリコン基板と前記窒化物半導体層との間にはＢＮ系バッファ層が介在されており、前記溝を境界として分割することにより得られることを特徴とする半導体素子に関する。
The invention according to
請求項５に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項４記載の半導体素子に関する。
The invention according to
請求項６に係る発明は、前記ＢＮ系バッファ層が、前記シリコン基板上の各領域において間隔をあけて形成されてなることを特徴とする請求項４又は５記載の半導体素子に関する。 A sixth aspect of the present invention relates to the semiconductor device according to the fourth or fifth aspect, wherein the BN buffer layer is formed at intervals in each region on the silicon substrate.
請求項７に係る発明は、シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程とを備えていることを特徴とする半導体基材の製造方法に関する。 According to a seventh aspect of the present invention, there is provided a step of forming a lattice-like groove on a silicon substrate and partitioning the silicon substrate into a plurality of regions according to the size of a desired semiconductor element by the groove; Manufacturing of a semiconductor substrate comprising: forming an independent BN-based buffer layer on each of a plurality of regions; and forming a nitride semiconductor layer on each of the BN-based buffer layers. Regarding the method.
請求項８に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項７記載の半導体基材の製造方法に関する。
The invention according to claim 8 relates to the method of manufacturing a semiconductor substrate according to
請求項９に係る発明は、前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項７又は８記載の半導体基材の製造方法に関する。
The invention according to claim 9 relates to the method of manufacturing a semiconductor substrate according to
請求項１０に係る発明は、シリコン基板上に平面視格子状の溝を形成し、該溝によりシリコン基板を所望の半導体素子のサイズに応じた複数の領域に区画する工程と、前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、前記窒化物半導体層が形成されたシリコン基板を、前記溝を境界として分割する工程とを備えていることを特徴とする半導体素子の製造方法に関する。 According to a tenth aspect of the present invention, there is provided a step of forming a lattice-like groove on a silicon substrate and partitioning the silicon substrate into a plurality of regions according to the size of a desired semiconductor element by the groove; A step of forming independent BN-based buffer layers on a plurality of regions, a step of forming nitride semiconductor layers on the BN-based buffer layers, and a silicon substrate on which the nitride semiconductor layers are formed, And a step of dividing the groove using the groove as a boundary.
請求項１１に係る発明は、前記ＢＮ系バッファ層が、ＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることを特徴とする請求項１０記載の半導体素子の製造方法に関する。
The invention according to claim 11 relates to the method of manufacturing a semiconductor device according to
請求項１２に係る発明は、前記ＢＮ系バッファ層を、前記シリコン基板上の各領域において間隔をあけて形成することを特徴とする請求項１０又は１１記載の半導体素子の製造方法に関する。 A twelfth aspect of the present invention relates to a method of manufacturing a semiconductor device according to the tenth or eleventh aspect, wherein the BN buffer layer is formed at intervals in each region on the silicon substrate.
請求項１，４，７，１０に係る発明によれば、シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画され、窒化物半導体層が該複数の領域の夫々に独立して形成されることにより、窒化物半導体層が成長する面積が狭くなってシリコン基板と窒化物半導体層との界面においてクラックが発生しにくく、しかも基板全体に作用する応力が低減する。
また、シリコン基板と窒化物半導体層との間にＢＮ系バッファ層が介在することにより、クラックをより一層減少させることができる。
According to the inventions according to
In addition, since the BN buffer layer is interposed between the silicon substrate and the nitride semiconductor layer, cracks can be further reduced.
請求項２，５，８，１１に係る発明によれば、ＢＮ系バッファ層がＡｌＩｎＧａＮ混晶にＢ（ボロン）を含有させたものであることから、窒化物半導体層として好適なＡｌＩｎＧａＮ混晶を使用した半導体素子の作製において、クラックの発生をより確実に防止することができる。
According to the inventions according to
請求項３，６，９，１２に係る発明によれば、ＢＮ系バッファ層がシリコン基板上に間隔をあけて形成されることから、基板上において成長する窒化物半導体層の転位が表面に進展することが防がれ、転位密度を大幅に減少させることが可能となる。 According to the third, sixth, ninth and twelfth inventions, since the BN-based buffer layer is formed on the silicon substrate at an interval, dislocations of the nitride semiconductor layer grown on the substrate propagate to the surface. Thus, the dislocation density can be greatly reduced.
以下、本発明に係る半導体基材及び半導体素子並びにその製造方法の好適な実施形態について、図面を参照しながら説明する。
図１は、本発明に係る半導体基材の実施形態を示す概略断面図である。
本発明に係る半導体基材（１）は、シリコン基板（２）と、該シリコン基板（２）上に形成された窒化物半導体層（３）とを備えている。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a semiconductor substrate, a semiconductor element, and a manufacturing method thereof according to the invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing an embodiment of a semiconductor substrate according to the present invention.
A semiconductor substrate (1) according to the present invention includes a silicon substrate (2) and a nitride semiconductor layer (3) formed on the silicon substrate (2).
シリコン基板（２）の厚さは例えば１００〜１０００μｍとされており、その上面には溝（４）が形成されている。
溝（４）は平面視格子状に形成されており、シリコン基板（２）はこの溝（４）により平面視において複数の矩形領域に区画されている。
The thickness of the silicon substrate (2) is, for example, 100 to 1000 μm, and a groove (4) is formed on the upper surface thereof.
The grooves (4) are formed in a lattice shape in plan view, and the silicon substrate (2) is partitioned into a plurality of rectangular regions by the grooves (4) in plan view.
各領域は、所望の半導体素子のサイズに応じた大きさに形成されている。具体的には、例えば１００μｍ〜５ｍｍ□の範囲に形成することができ、好適には３００μｍ□に形成される。
このように、各領域が所望の半導体素子のサイズに応じた大きさに形成されていることにより、区画された各領域の夫々が独立して半導体素子を構成することが可能となる。
溝（４）の幅は例えば５〜２００μｍとされ、深さは例えば０．５〜２０μｍとされる。
Each region is formed in a size corresponding to the size of a desired semiconductor element. Specifically, for example, it can be formed in a range of 100 μm to 5 mm □, and preferably 300 μm □.
As described above, since each region is formed in a size corresponding to the size of a desired semiconductor element, each partitioned region can independently constitute a semiconductor element.
The width of the groove (4) is, for example, 5 to 200 μm, and the depth is, for example, 0.5 to 20 μm.
窒化物半導体層（３）はＡｌＩｎＧａＮ混晶から形成されており、シリコン基板（１）上において、溝（２）により区画された複数の領域の夫々に独立して形成されている。 The nitride semiconductor layer (3) is formed of an AlInGaN mixed crystal, and is formed independently on each of a plurality of regions partitioned by the grooves (2) on the silicon substrate (1).
シリコン基板（２）と窒化物半導体層（３）との間にはＢＮ系バッファ層（５）が介在している。
ＢＮ系バッファ層（５）は、具体的にはＡｌＩｎＧａＮ混晶に微量のＢ（ボロン）を含有させた層である。具体的には、ボロンの含有量は１００ｐｐｍ〜１％の範囲とすることが好ましい。ボロンの含有量が多すぎたり少なすぎたりすると、転位抑制効果が小さくなるため、好ましくないからである。
A BN buffer layer (5) is interposed between the silicon substrate (2) and the nitride semiconductor layer (3).
Specifically, the BN buffer layer (5) is a layer in which a trace amount of B (boron) is contained in an AlInGaN mixed crystal. Specifically, the boron content is preferably in the range of 100 ppm to 1%. This is because if the boron content is too much or too little, the effect of suppressing dislocation is reduced, which is not preferable.
シリコン基板（２）と窒化物半導体層（３）との間にＢＮ系バッファ層（５）を介在させることにより、窒化物半導体層に作用する応力を吸収させることができるため、クラックの発生をより確実に減らすことが可能となる。 By interposing a BN buffer layer (5) between the silicon substrate (2) and the nitride semiconductor layer (3), stress acting on the nitride semiconductor layer can be absorbed, so that cracks are generated. It becomes possible to reduce more reliably.
ＢＮ系バッファ層（５）は、シリコン基板（２）上の溝（４）により区画された各領域において間隔をあけて形成されている。
具体的には、ＢＮ系バッファ層（５）をストライプ状に形成したり、ドット状に形成したりすることができる。
このように、ＢＮ系バッファ層（５）がシリコン基板（２）上の全面を被覆せずに間隔をあけて形成されることにより、後述する如く、シリコン基板（２）上において成長する窒化物半導体層（３）の転位が表面に進展することが防がれ、転位密度を大幅に減少させることが可能となる。
具体的には、シリコン基板（２）との界面における転位密度１０８〜１０10個／ｃｍ３を１０６〜１０７個／ｃｍ３にまで減少させることができる。
The BN buffer layer (5) is formed with an interval in each region partitioned by the groove (4) on the silicon substrate (2).
Specifically, the BN buffer layer (5) can be formed in a stripe shape or a dot shape.
Thus, the nitride grown on the silicon substrate (2) is formed by forming the BN-based buffer layer (5) at an interval without covering the entire surface of the silicon substrate (2), as will be described later. The dislocation of the semiconductor layer (3) is prevented from progressing to the surface, and the dislocation density can be greatly reduced.
Specifically, the dislocation density of 10 8 to 10 10 pieces / cm 3 at the interface with the silicon substrate (2) can be reduced to 10 6 to 10 7 pieces / cm 3 .
図２は、本発明に係る半導体素子の主要部を示す概略断面図である。
本発明に係る半導体素子（６）は、上述した半導体基材（１）の溝（４）を介して区画された複数の領域のうちの１つから構成される。
つまり、本発明に係る半導体素子（６）は、図１に示す半導体基材（１）を溝（４）を境界として分割することにより得ることができる。
FIG. 2 is a schematic cross-sectional view showing the main part of the semiconductor element according to the present invention.
The semiconductor element (6) according to the present invention is composed of one of a plurality of regions partitioned through the groove (4) of the semiconductor substrate (1) described above.
That is, the semiconductor element (6) according to the present invention can be obtained by dividing the semiconductor substrate (1) shown in FIG. 1 with the groove (4) as a boundary.
本発明に係る半導体素子（６）は、シリコン基板（２）上に、ＢＮ系バッファ層（５）を介して窒化物半導体層（３）が形成されている。
図示例において、窒化物半導体層（３）は、下から順にｎ型クラッド層（３１）、発光層（３２）、ｐ型クラッド層（３３）が積層されることにより構成されている。但し、本発明に係る半導体素子（６）における窒化物半導体層（３）の構造は図示例のものに限定されず、公知の他の構造を適宜選択して採用することが可能である。
In the semiconductor element (6) according to the present invention, a nitride semiconductor layer (3) is formed on a silicon substrate (2) via a BN-based buffer layer (5).
In the illustrated example, the nitride semiconductor layer (3) is configured by laminating an n-type cladding layer (31), a light emitting layer (32), and a p-type cladding layer (33) in order from the bottom. However, the structure of the nitride semiconductor layer (3) in the semiconductor element (6) according to the present invention is not limited to the illustrated example, and other known structures can be appropriately selected and employed.
図３は、本発明に係る半導体基材及び半導体素子の製造方法を工程順に示す概略断面図である。
先ず、洗浄したシリコン基板（２）（図３（ａ）参照）の上面に、既存のフォトリソグラフィー及びエッチング方法を用いて溝（４）を平面視格子状に形成する（図３（ｂ）参照）。
このとき、溝（４）により区画される各領域の大きさは所望の半導体素子の大きさに設定され、例えば３００μｍ□とされる。
FIG. 3 is a schematic cross-sectional view showing a semiconductor substrate and a method for manufacturing a semiconductor element according to the present invention in the order of steps.
First, grooves (4) are formed in a lattice shape in plan view on the upper surface of the cleaned silicon substrate (2) (see FIG. 3A) using an existing photolithography and etching method (see FIG. 3B). ).
At this time, the size of each region partitioned by the groove (4) is set to a desired size of the semiconductor element, for example, 300 μm □.
次いで、溝（４）が形成されたシリコン基板（２）をＭＯＣＶＤ装置の反応室内に設置し、反応室内を１〜１０００Ｔｏｒｒ程度の反応室圧力とした後、基板（２）を５００〜１４００℃程度に加熱する。 Next, the silicon substrate (2) in which the grooves (4) are formed is placed in the reaction chamber of the MOCVD apparatus, the reaction chamber is set to a reaction chamber pressure of about 1 to 1000 Torr, and then the substrate (2) is about 500 to 1400 ° C. Heat to.
次いで、キャリアガスであるＨ２と、Ｇａの原料ガスとして有機金属ガスである（ＣＨ３）３Ｇａと、Ａｌの原料ガスとして有機金属ガスである（ＣＨ３）３Ａｌと、Ｉｎの原料ガスとして有機金属ガスである（ＣＨ３）３Ｉｎと、Ｂの原料ガスとして有機金属ガスである（ＣＨ３）３Ｂ、（Ｃ２Ｈ５）３Ｂ、又はＢ２Ｈ６と、Ｎの原料ガスとしてＮＨ３とを所望の比率となるように夫々の流量で反応室内に導入することにより、シリコン基板（２）の上記各領域上に、ＡｌＩｎＧａＮ混晶に微量のＢが含有されたＢＮ系バッファ層（５）を島状成長させる。１つの島のサイズは、１０ｎｍ程度から、連続膜にならない程度とする（図３（ｃ）参照）。 Next, H 2 which is a carrier gas, (CH 3 ) 3 Ga which is an organometallic gas as a Ga source gas, (CH 3 ) 3 Al which is an organometallic gas as an Al source gas, and an In source gas (CH 3 ) 3 In, which is an organometallic gas, and (CH 3 ) 3 B, (C 2 H 5 ) 3 B, or B 2 H 6 , which are organometallic gases, as a raw material gas for B, and N raw material By introducing NH 3 as a gas into the reaction chamber at a desired flow rate so as to have a desired ratio, a BN system in which a small amount of B is contained in an AlInGaN mixed crystal on each region of the silicon substrate (2). The buffer layer (5) is grown in an island shape. The size of one island is set to about 10 nm so as not to be a continuous film (see FIG. 3C).
その後、キャリアガスであるＨ２と、Ｇａの原料ガスとして有機金属ガスである（ＣＨ３）３Ｇａと、Ａｌの原料ガスとして有機金属ガスである（ＣＨ３）３Ａｌと、Ｉｎの原料ガスとして有機金属ガスである（ＣＨ３）３Ｉｎと、Ｎの原料ガスとしてＮＨ３とを所望の比率となるように夫々の流量で反応室内に導入することにより、シリコン基板（２）の上記各領域上にＢＮ系バッファ層（５）を介して選択的にＡｌＩｎＧａＮ混晶からなる窒化物半導体層（３）を成長させる（図３（ｄ）参照）。 Thereafter, H 2 which is a carrier gas, (CH 3 ) 3 Ga which is an organometallic gas as a Ga source gas, (CH 3 ) 3 Al which is an organometallic gas as an Al source gas, and an In source gas (CH 3 ) 3 In, which is an organic metal gas, and NH 3 as a source gas of N, are introduced into the reaction chamber at respective flow rates so as to have a desired ratio. A nitride semiconductor layer (3) made of an AlInGaN mixed crystal is selectively grown on the region via a BN-based buffer layer (5) (see FIG. 3D).
本発明においては、この窒化物半導体層（３）を形成する工程において、溝（４）に窒化物半導体層（３）が成長しないようにするための工夫（反応防止膜等）を施す必要が無く、単に溝（４）を形成するだけで基板上に区画された領域に選択的に窒化物半導体層（３）を成長させることが可能である。 In the present invention, in the step of forming the nitride semiconductor layer (3), it is necessary to devise (such as a reaction preventing film) for preventing the nitride semiconductor layer (3) from growing in the groove (4). In addition, the nitride semiconductor layer (3) can be selectively grown in a region partitioned on the substrate simply by forming the groove (4).
また、上述したように、間隔をあけて形成したＢＮ系バッファ層（５）上に窒化物半導体層（３）を成長させることにより、シリコン基板（２）との界面において発生した窒化物半導体層（３）の転位が表面に向けて進展することが防がれ、転位密度を減少させることが可能となる。 Further, as described above, a nitride semiconductor layer (3) is grown on the BN-based buffer layer (5) formed at an interval, thereby generating a nitride semiconductor layer generated at the interface with the silicon substrate (2). The dislocation (3) is prevented from progressing toward the surface, and the dislocation density can be reduced.
図４はこの作用を説明するための図である。
窒化物半導体層（３）はＢＮ系バッファ層（５）上には成長しにくいため、窒化物半導体層（３）は、先ずＢＮ系バッファ層（５）の直上において薄く、隣り合うＢＮ系バッファ層（５）の間において厚くなるように山形に成長していく（図４（ａ）参照）。
このとき、転位（Ｔ）はＢＮ系バッファ層（５）の表面に向けて延びるため、図示のように、基板に対して垂直方向から略水平方向へと向きが変化して延びることとなる。
そのため、更に窒化物半導体層（３）を成長させると、略水平方向に延びた転位（Ｔ）同士が繋がり、その結果、転位（Ｔ）が窒化物半導体層（３）の表面に進展することが防がれる。
FIG. 4 is a diagram for explaining this action.
Since the nitride semiconductor layer (3) is difficult to grow on the BN buffer layer (5), the nitride semiconductor layer (3) is first thin immediately above the BN buffer layer (5) and adjacent to the BN buffer layer (5). It grows in a mountain shape so as to be thicker between the layers (5) (see FIG. 4A).
At this time, since the dislocation (T) extends toward the surface of the BN buffer layer (5), the orientation changes from the vertical direction to the substantially horizontal direction with respect to the substrate as shown in the drawing.
Therefore, when the nitride semiconductor layer (3) is further grown, dislocations (T) extending in a substantially horizontal direction are connected to each other, and as a result, the dislocation (T) propagates to the surface of the nitride semiconductor layer (3). Is prevented.
ここで、図４（ｂ）に示すようにＢＮ系バッファ層（５）の上に窒化物半導体層（３）を成長させた後、更にその上にＢＮ系バッファ層（５）及び窒化物半導体層（３）を同様の方法を用いて形成することもできる（図４（ｃ）参照）。
つまり、本発明においては、シリコン基板（２）上の任意の箇所において、上述したＢＮ系バッファ層（５）及び窒化物半導体層（３）からなる層を複数層積み重ねて形成することができる。この場合、図４（ｃ）に示す如く、ＢＮ系バッファ層（５）の水平位置が上下に隣り合う層において重ならないようにすると、垂直方向への転位の進展を効果的に抑えることができるため好ましい。
Here, as shown in FIG. 4B, after the nitride semiconductor layer (3) is grown on the BN-based buffer layer (5), the BN-based buffer layer (5) and the nitride semiconductor are further formed thereon. The layer (3) can also be formed using a similar method (see FIG. 4C).
In other words, in the present invention, a plurality of layers composed of the BN-based buffer layer (5) and the nitride semiconductor layer (3) described above can be stacked at any location on the silicon substrate (2). In this case, as shown in FIG. 4C, if the horizontal position of the BN-based buffer layer (5) is not overlapped in the upper and lower adjacent layers, the progress of dislocation in the vertical direction can be effectively suppressed. Therefore, it is preferable.
図３（ｄ）の状態から続いて、窒化物半導体層（３）の上面とシリコン基板（２）の下面に夫々電極（７）を形成した後、ダイシング装置を用いて溝（４）を境界として分割することにより、半導体素子（６）が得られる（図５参照）。
尚、必要に応じて、電極とこれに接する部分との界面に、接触抵抗を低減するためのコンタクト層を設けてもよい。
Subsequently to the state of FIG. 3D, electrodes (7) are respectively formed on the upper surface of the nitride semiconductor layer (3) and the lower surface of the silicon substrate (2), and then the groove (4) is bounded by using a dicing apparatus. As a result, a semiconductor element (6) is obtained (see FIG. 5).
In addition, you may provide the contact layer for reducing contact resistance in the interface of an electrode and the part which contact | connects this as needed.
また、本発明に係る製造方法において、窒化物半導体層（３）の形成に際しては、生産性において優れているＭＯＣＶＤ法を用いることが最も好ましいが、ＭＯＶＰＥ法（有機金属気相エピタキシャル法）、ＭＢＥ（分子線エピタキシャル法）、ＨＶＰＥ法（ハイドライド気相エピタキシャル法）等の他の公知の方法を用いてもよい。 In the production method according to the present invention, it is most preferable to use the MOCVD method which is excellent in productivity when forming the nitride semiconductor layer (3), but the MOVPE method (metal organic vapor phase epitaxy), MBE Other known methods such as (molecular beam epitaxial method) and HVPE method (hydride vapor phase epitaxial method) may be used.
本発明は、例えば発光ダイオード（ＬＥＤ）や半導体レーザ（ＬＤ）等の半導体発光素子に対して利用可能である。 The present invention can be used for semiconductor light emitting devices such as a light emitting diode (LED) and a semiconductor laser (LD).
１ 半導体基材
２ シリコン基板
３ 窒化物半導体層
４ 溝
５ ＢＮ系バッファ層
６ 半導体素子
７ 電極
Ｔ 転位
DESCRIPTION OF
Claims (12)
前記シリコン基板が、平面視格子状に形成された溝を介して所望の窒化物半導体素子のサイズに応じた複数の領域に区画されており、
前記窒化物半導体層が、該複数の領域の夫々に独立して形成されており、
前記シリコン基板と前記窒化物半導体層との間にＢＮ系バッファ層が介在してなることを特徴とする半導体基材。 A silicon substrate and a nitride semiconductor layer formed on the silicon substrate;
The silicon substrate is partitioned into a plurality of regions according to the size of a desired nitride semiconductor element through grooves formed in a lattice shape in plan view,
The nitride semiconductor layer is independently formed in each of the plurality of regions;
A semiconductor substrate comprising a BN buffer layer interposed between the silicon substrate and the nitride semiconductor layer.
前記シリコン基板は平面視格子状に形成された溝を介して複数の領域に区画され、前記窒化物半導体層は該複数の領域の夫々に独立して形成され、前記シリコン基板と前記窒化物半導体層との間にはＢＮ系バッファ層が介在されており、
前記溝を境界として分割することにより得られることを特徴とする半導体素子。 A semiconductor element obtained by dividing a semiconductor substrate in which a nitride semiconductor layer is formed on a silicon substrate,
The silicon substrate is partitioned into a plurality of regions through grooves formed in a lattice shape in plan view, and the nitride semiconductor layer is formed independently in each of the plurality of regions, and the silicon substrate and the nitride semiconductor A BN buffer layer is interposed between the layers,
A semiconductor element obtained by dividing the groove as a boundary.
前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、
前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、
を備えていることを特徴とする半導体基材の製造方法。 Forming a lattice-like groove on the silicon substrate in a plan view, and partitioning the silicon substrate into a plurality of regions according to the size of a desired semiconductor element by the groove;
Forming independent BN buffer layers on the plurality of partitioned regions,
Forming a nitride semiconductor layer on each of the BN-based buffer layers;
The manufacturing method of the semiconductor base material characterized by the above-mentioned.
前記区画された複数の領域上に夫々独立したＢＮ系バッファ層を形成する工程と、
前記ＢＮ系バッファ層の上に夫々窒化物半導体層を形成する工程と、
前記窒化物半導体層が形成されたシリコン基板を、前記溝を境界として分割する工程とを備えていることを特徴とする半導体素子の製造方法。 Forming a lattice-like groove on the silicon substrate in a plan view, and partitioning the silicon substrate into a plurality of regions according to the size of a desired semiconductor element by the groove;
Forming independent BN buffer layers on the plurality of partitioned regions,
Forming a nitride semiconductor layer on each of the BN-based buffer layers;
And a step of dividing the silicon substrate on which the nitride semiconductor layer is formed with the groove as a boundary.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007120348A JP2008277590A (en) | 2007-04-27 | 2007-04-27 | Semiconductor base material, semiconductor element, and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007120348A JP2008277590A (en) | 2007-04-27 | 2007-04-27 | Semiconductor base material, semiconductor element, and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008277590A true JP2008277590A (en) | 2008-11-13 |
Family
ID=40055186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007120348A Pending JP2008277590A (en) | 2007-04-27 | 2007-04-27 | Semiconductor base material, semiconductor element, and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008277590A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592839B2 (en) | 2010-05-06 | 2013-11-26 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
| US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
| CN105247658A (en) * | 2013-05-31 | 2016-01-13 | 三垦电气株式会社 | Semiconductor substrate, semiconductor device, and semiconductor device manufacturing method |
| CN111987197A (en) * | 2020-09-29 | 2020-11-24 | 中国科学院长春光学精密机械与物理研究所 | AlGaN-based deep ultraviolet light emitting diode, AlGaN epitaxial wafer and preparation method thereof |
-
2007
- 2007-04-27 JP JP2007120348A patent/JP2008277590A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592839B2 (en) | 2010-05-06 | 2013-11-26 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
| US8871544B2 (en) | 2010-05-06 | 2014-10-28 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
| CN105247658A (en) * | 2013-05-31 | 2016-01-13 | 三垦电气株式会社 | Semiconductor substrate, semiconductor device, and semiconductor device manufacturing method |
| KR20160015230A (en) | 2013-05-31 | 2016-02-12 | 산켄덴키 가부시키가이샤 | Semiconductor substrate, semiconductor device, and semiconductor device manufacturing method |
| US9520286B2 (en) | 2013-05-31 | 2016-12-13 | Shanken Electric Co., Ltd. | Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device |
| CN105247658B (en) * | 2013-05-31 | 2018-02-13 | 三垦电气株式会社 | The manufacture method of semiconductor substrate, semiconductor device and semiconductor device |
| US9196731B2 (en) | 2013-09-03 | 2015-11-24 | Renesas Electronics Corporation | Semiconductor device |
| CN111987197A (en) * | 2020-09-29 | 2020-11-24 | 中国科学院长春光学精密机械与物理研究所 | AlGaN-based deep ultraviolet light emitting diode, AlGaN epitaxial wafer and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880456B2 (en) | Nitrogen compound semiconductor device and manufacturing method thereof | |
| JP5371430B2 (en) | Semiconductor substrate, method for manufacturing a self-supporting semiconductor substrate by hydride vapor phase epitaxy, and mask layer used therefor | |
| KR100680870B1 (en) | Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate | |
| TWI469187B (en) | Iii-v compound semiconductor epitaxy using lateral overgrowth | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JP4928874B2 (en) | Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device | |
| US20120187444A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
| JP2011084469A (en) | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP3620269B2 (en) | GaN-based semiconductor device manufacturing method | |
| TWI440073B (en) | Method for fabricating circuit structure | |
| JP3589200B2 (en) | Nitride semiconductor substrate, method of manufacturing the same, and nitride semiconductor device using the nitride semiconductor substrate | |
| KR101020473B1 (en) | Light Emitting Device and Method For Fabricating The Same | |
| JPH11135832A (en) | Gallium nitride group compound semiconductor and manufacture therefor | |
| JP2007335484A (en) | Nitride semiconductor wafer | |
| JP5065625B2 (en) | Manufacturing method of GaN single crystal substrate | |
| JP2007317752A (en) | Template substrate | |
| JP2008277590A (en) | Semiconductor base material, semiconductor element, and manufacturing method of the same | |
| JP2007314360A (en) | Template substrate | |
| KR100586940B1 (en) | Method of producing a gallium nitride based singlecrystal substrate | |
| JP4482490B2 (en) | Group III nitride semiconductor substrate and group III nitride semiconductor substrate manufacturing method | |
| KR20140073646A (en) | Gallium nitride substrate and a fabricating method thereof to reduce stress | |
| KR101157426B1 (en) | Base substrate for gallium nitride, fabrication method of base substrate, and fabrication method of gallium nitride | |
| JP2009084136A (en) | Method for manufacturing semiconductor device | |
| JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof | |
| JP2009054864A (en) | Nitride gallium-based semiconductor surface light emitting element and method of fabricating same |