JP3620269B2 - GaN-based semiconductor device manufacturing method - Google Patents
GaN-based semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP3620269B2 JP3620269B2 JP6436098A JP6436098A JP3620269B2 JP 3620269 B2 JP3620269 B2 JP 3620269B2 JP 6436098 A JP6436098 A JP 6436098A JP 6436098 A JP6436098 A JP 6436098A JP 3620269 B2 JP3620269 B2 JP 3620269B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- layer
- based semiconductor
- semiconductor layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明はＧａＮ系半導体素子の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ系の半導体は例えば青色発光素子として利用できることが知られている。かかるＧａＮ系半導体素子では、基板材料として例えばサファイアが用いられ、ＡｌＮ製のバッファ層を介してＧａＮ系半導体層が順次積層されて発光素子構造が形成される。
【０００３】
昨今、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）により基板上へ下地層を形成する技術が提案されている。即ち、バッファ層を介して第１のＧａＮ層を基板上に成長させ、その上にＳｉＯ２のマスクパターンを形成する。その後、更に第１のＧａＮ層及びマスクパターンの上に第２のＧａＮ層を成長させる。
これにより、第２のＧａＮ層の格子欠陥を抑制することができる。これは、ＳｉＯ２からなるマスクパターンの上にはＧａＮが成長しないので、マスクパターンで被覆されていない第１のＧａＮ層の表面から成長した第２のＧａＮ層は当該マスクパターンの上において横方向へ成長し、その結果第２のＧａＮ層では垂直方向の貫通転位が抑制されるためと考えられる。
また、基板とＧａＮ層との間に介在されるパターン層が基板−ＧａＮ層の積層体の背骨となるので、両者の熱膨張率の差による変形が抑制される。よって、ＧａＮ層を相当厚く形成してもこれにクラックが入り難くなる。
以上、Ｊａｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ． ３６（１９９７） ｐｐ． Ｌ８９９−Ｌ９０２ 及び Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７１（１８）， ３ Ｎｏｖ． １９９７を参照されたい。なお、これらのＥＬＯ法におて、キャリアガスには水素ガスが用いられていた。
【０００４】
また、ＧａＮ系半導体層を、ＥＬＯ法でなく、単にエピタキシャル成長させるときのキャリアガスとして、窒素ガスを用いることが知られている。詳細は特公平３−３１６７８号公報を参照を参照されたい。
【０００５】
【発明が解決しようとする課題】
本発明者らの検討によれば、上記従来のＥＬＯ法によれば、通常の工業的手法において、パターン層の上にＧａＮ系半導体をほぼ２０μｍ以上成長させなければ、パターン層の上で材料を十分に横方向成長させて、その表面が平坦な第２のＧａＮ系半導体層を得ることが困難であった。
換言すれば、ＥＬＯ法においてパターン層の上に形成されるＧａＮ系半導体の横方向の成長速度が遅かった。これは、キャリアガスとしての水素がＧａＮ系半導体をエッチングしているためと考えられる。
【０００６】
【課題を解決するための手段】
本発明者らは上記課題に取り組み鋭意検討を重ねた結果、窒素ガスをキャリアガスとして用いることに想到し、本発明を完成させた。
即ち、本発明は窒素ガスをキャリアガスとするＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）により下地層を形成する、ことを特徴とするＧａＮ系半導体素子の製造方法である。
そして、前記ＥＬＯによる下地層の形成は、
第１のＧａＮ系半導体層を形成するステップ、
該第１の層の上にパターン層を形成するステップ、
前記窒素ガスをキャリアガスとして前記第１の層と前記パターン層の上に第２のＧａＮ系半導体層を形成するステップ、
を含んでなる、ことを特徴とする。
【０００７】
このようにして下地層を形成すると、配向性を持たない平坦な膜が得られやすい。その理由はＨ２キャリアガスによるエッチングによって結晶が配向しやすくなるためと考えられる。
本発明者らの検討によれば、同一の成長条件下において、従来のように水素ガスをキャリアガスとして使用した場合に比べて、窒素ガスをキャリアガスに採用すると、その表面が平坦となるのに必要な第２のＧａＮ系半導体層の厚みが１／４になった。
【０００８】
上記において、下地層とはＧａＮ系半導体素子において素子の機能を発揮する半導体層の下に位置する層である。発光素子や受光素子の場合にはクラッド層もこの下地層に含まれる。
基板の材料は特に限定されない。サファイア、ＳｉＣ等の周知のものが利用できる。また、基板と当該下地層との間にバッファ層を設けることも勿論可能である。
【０００９】
第１のＧａＮ系半導体層の形成の方法は任意である。ＭＯＶＰＥやＨＶＰＥ等の汎用的な成長方法を採用できる。このときのキャリアガスは特に限定されない。勿論、第２のＧａＮ系半導体層の成長と同様にキャリアガスとして窒素ガスを用いることができる。
この第１のＧａＮ系半導体層の膜厚は０．３〜５μｍとすることが好ましい。
【００１０】
なお、この明細書において、ＧａＮ系半導体とはＩＩＩ族窒化物半導体であって、一般的にはＡｌＸＧａＹＩｎ１ーＸーＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。また、任意のドーパントを含むものであっても良い。
【００１１】
パターン層の材質は第２のＧａＮ系半導体層がその上で横方向に成長（ラテラル成長）するものであれば特に限定されない。これにより、垂直方向の貫通転位が抑制されるからである。従って、パターン層はその上でのＧａＮ系半導体材料の縦方向の成長を阻害するものである。実施例ではパターン層をＳｉＯ２で形成した。ＳｉＯ２の上にはＧａＮが成長しないことが知られている。なお、ＡｌＧａＮはＳｉＯ２の上に成長する。つまり、パターン層の形成材料は第２のＧａＮ系半導体層の材料に応じて適宜選択される。
したがって、その形成方法も適宜選択される。例えば、プラズマＣＶＤ、熱ＣＶＤ、光ＣＶＤ等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタ、蒸着等の（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）等の方法で膜を形成した後、フォトリソ技術により所望の形状に形成する。
【００１２】
パターン層のパターン形状及び膜厚は、第２のＧａＮ系半導体層の上面が平坦となるものであれば、特に限定されない。
パターン形状として、ストライプ状、格子状、島状等の任意の形状が利用できる。
【００１３】
第２のＧａＮ系半導体層の成長方法も任意であり、ＭＯＶＰＥ法やＨＶＰＥ法を利用できるが、そのときのキャリアガスとして窒素ガスを用いる。
キャリアガスはその主体が窒素ガスであればよく、これに他のガスを混合することができる。
窒素ガスの流量は、他の材料ガスの流量、層の成長速度、層の組成及びその他の成長条件に応じて適宜選択される。
【００１４】
既述のように、本発明者らの検討によれば、キャリアガスとして窒素ガスを選択することにより、水素ガスを使用していた従来に比べて、第２のＧａＮ系半導体層の横方向成長速度がほぼ４倍になる。従って、第２のＧａＮ系半導体層を薄く形成できる。
【００１５】
この第２のＧａＮ系半導体層を複数の層から形成することもできる。その場合、最初に窒素ガスをキャリアガスとして使用して平坦な第１層を形成する。そしてその後、第１層の上に異なる成長条件で第２層を形成する。このとき、キャリアガスとして必ずしも窒素ガスを使用する必要はない。
【００１６】
【実施例】
次のこの発明の実施例について説明する。
この実施例は発光ダイオード１であり、その構成を図１に示す。
各半導体層のスペックは次の通りである。
パターン層５は紙面垂直方向へ連続する複数のストライプ形状である。各ストライプ自体の幅は約２〜２０μｍ、ストライプ間の幅は約２〜１０μｍである。
【００１８】
ｎクラッド層６は発光層７側の低電子濃度ｎ層と基板２側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
素子構造は超格子構造のものに限定されず、シングルへテロ型、ダブルへテロ型及びホモ接合型のものなどを用いることができる。
発光層７とｐクラッド層８との間にマグネシウム等のアクセプタをドープしたバンドギャップの広いＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）層を介在させることができる。これは発光層７中に注入された電子がｐクラッド層８に拡散するのを防止するためである。
ｐクラッド層８を発光層７側の低ホール濃度ｐ層と電極９側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
【００１９】
透光性電極９は金を含む薄膜であり、ｐクラッド層８の上面の実質的な全面を覆って積層される。ボンディング用のパッド電極１０も金を含む材料で構成されており、蒸着により透光性電極９の上に形成される。
ｎ電極１１はエッチングにより露出したｎクラッド層６に蒸着されている。
【００２０】
次に、実施例の発光ダイオード１の製造方法について説明する。
尚、各ＧａＮ系半導体層は周知の有機金属化合物気相成長（この明細書で「ＭＯＶＰＥ」と省略している。）法により形成される。この成長法においては、アンモニアガスとＩＩＩ族元素のアルキル化合物ガス、例えばトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）やトリメチルインジウム（ＴＭＩ）とを適当な温度に加熱された基板上に供給して熱分解反応させ、もって所望の結晶を基板の上に成長させる。
【００２１】
（サファイア基板２）
有機洗浄及び熱処理により洗浄したａ面を主面とする単結晶サファイア基板２を図示しないＭＯＶＰＥ装置の反応装置のサセプタ（図示せず）に装着する。次に、下記条件でサファイア基板を気相エッチングする。
（バッファ層３）
引き続き、基板２の上に下記の条件でＡｌＮ製のバッファ層を形成する。
（第１のＧａＮ層４）
次に、バッファ層３の上に下記の条件で第１のＧａＮ層４を形成する。
（パターン層５）
パターン層５は、図２（ａ）に示すように熱ＣＶＤ法により第１のＧａＮ層４上にＳｉＯ２の膜を一律に形成した後、図２（ｂ）に示すように、フォトリソグラフを用いてストライプ形状にエッチングする。
【００２５】
（ｎクラッド層６（第２のＧａＮ層））
その後、図２（ｃ）に示すように第２のＧａＮ層６をエピタキシャル成長させる。ＧａＮは２酸化シリコンの上に成長しないので、このＧａＮ層６はパターン層５で被覆されていない第１のＧａＮ層４の表面から選択的に成長する。そして、パターン層５を超えたところで横方向に成長し、図２（ｄ）に示すように、最終的にはその上面は平坦になり、ｎクラッド層６となる。
以上は、一般的なＥＬＯ法であり、このときの成長条件は次の通りである。
このようにして形成されたｎクラッド層６のＥＰＤ（Ｅｔｃｈ Ｐｉｔ Ｄｅｎｓｉｔｙ）は１０６／ｃｍ２となり、パターン層がない場合に比べて２桁のオーダでその格子欠陥が減少する。
【００２７】
引き続き発光層７を下記の条件で形成する。
（ｐクラッド層８）
引き続き、ｐクラッド層８を下記の条件で形成する。
このようにして形成された半導体ウエハを周知の方法でエッチングして、図１に示した半導体層構成とする。そして、ｎ電極１１をｎクラッド層６の上へ蒸着により形成し、続いて透明電極９をｐクラッド層８の上に蒸着し、更にｐ電極１０を蒸着する。
【００３１】
このようにして形成された半導体ウエハをダイシング、スクライブ、へき開等により素子毎に切り分けて、所望の発光ダイオード１とする。
【００３２】
なお、本発明が適用される素子は上記の発光ダイオードに限定されるものではなく、受光ダイオード、レーザダイオード等の光素子の他、ＦＥＴ構造の電子デバイスにも適用できる。
また、これらの素子の中間体としての積層体にも本発明は適用されるものである。
【００３３】
この発明は上記発明の実施の形態及び実施例の記載に何ら限定されるものではなく、特許請求の範囲を逸脱しない範囲で当業者が想到し得る種々の変形態様を包含する。
【００３４】
（１０） 第１のＧａＮ系半導体層を形成するステップ、
該第１の層の上に、後述する第２のＧａＮ系半導体層がその上に縦方向に成長することを阻害する材料製の、パターン層を形成するステップ、
前記窒素ガスをキャリアガスとして前記第１の層と前記パターン層の上に第２のＧａＮ系半導体層を形成するステップ、
を含んでなる、ＧａＮ系半導体素子の製造方法。
【００３５】
（１１） 第１のＧａＮ系半導体層を形成するステップ、
該第１の層の上に、後述する第２のＧａＮ系半導体層がその上に縦方向に成長することを阻害する材料製の、パターン層を形成するステップ、
前記窒素ガスをキャリアガスとして前記第１の層と前記パターン層の上に第２のＧａＮ系半導体層を形成するステップ、
を含んでなる、積層体の製造方法。
【００３６】
（１２） 基板若しくは基板上のバッファ層の上に第１のＧａＮ系半導体層を形成するステップ、
該第１の層の上に、後述する第２のＧａＮ系半導体層がその上に縦方向に成長することを阻害する材料製の、パターン層を形成するステップ、
前記窒素ガスをキャリアガスとして前記第１の層と前記パターン層の上に第２のＧａＮ系半導体層を形成するステップ、
を含んでなる、ＧａＮ系半導体素子の下地層の製造方法。
【図面の簡単な説明】
【図１】図１はこの発明の実施例の発光ダイオードを示す図である。
【図２】図２は同じく下地層の形成方法を示す図である。
【符号の説明】
１ 発光ダイオード
２ 基板
３ バッファ層
４ 第１のＧａＮ層
５ パターン層
６ 第２のＧａＮ層（ｎクラッド層）
７ 発光層
８ ｐクラッド層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a GaN-based semiconductor element.
[0002]
[Prior art]
It is known that a GaN-based semiconductor can be used as, for example, a blue light emitting element. In such a GaN-based semiconductor element, for example, sapphire is used as a substrate material, and a GaN-based semiconductor layer is sequentially laminated via an AlN buffer layer to form a light-emitting element structure.
[0003]
Recently, a technique for forming a base layer on a substrate by ELO (Epitaxial Lateral Overgrowth) has been proposed. That is, the first GaN layer is grown on the substrate via the buffer layer, and a SiO 2 mask pattern is formed thereon. Thereafter, a second GaN layer is further grown on the first GaN layer and the mask pattern.
Thereby, lattice defects in the second GaN layer can be suppressed. This is because, since GaN does not grow on the mask pattern made of SiO 2 , the second GaN layer grown from the surface of the first GaN layer not covered with the mask pattern is laterally aligned on the mask pattern. As a result, it is considered that the threading dislocation in the vertical direction is suppressed in the second GaN layer.
In addition, since the pattern layer interposed between the substrate and the GaN layer serves as the backbone of the laminate of the substrate and the GaN layer, deformation due to the difference in thermal expansion coefficient between them is suppressed. Therefore, even if the GaN layer is formed to be considerably thick, cracks are hardly formed therein.
Thus, Jan. J. et al. Appl. Phys. Vol. 36 (1997) p. L899-L902 and Appl. Phys. Lett. 71 (18), 3 Nov. See 1997. In these ELO methods, hydrogen gas was used as the carrier gas.
[0004]
Further, it is known that nitrogen gas is used as a carrier gas when the GaN-based semiconductor layer is not epitaxially grown but simply epitaxially grown. For details, see Japanese Patent Publication No. 3-31678.
[0005]
[Problems to be solved by the invention]
According to the study by the present inventors, according to the above-mentioned conventional ELO method, if a GaN-based semiconductor is not grown on the pattern layer by about 20 μm or more in a normal industrial method, a material is formed on the pattern layer. It was difficult to obtain a second GaN-based semiconductor layer having a sufficiently flat lateral growth and a flat surface.
In other words, the lateral growth rate of the GaN-based semiconductor formed on the pattern layer in the ELO method was slow. This is probably because hydrogen as a carrier gas is etching the GaN-based semiconductor.
[0006]
[Means for Solving the Problems]
The inventors of the present invention have worked on the above-mentioned problems and have made extensive studies. As a result, the inventors have conceived of using nitrogen gas as a carrier gas, and have completed the present invention.
That is, the present invention is a method for manufacturing a GaN-based semiconductor device, wherein the base layer is formed by ELO (Epitaxial Lateral Overgrowth) using nitrogen gas as a carrier gas.
And the formation of the underlayer by the ELO is as follows:
Forming a first GaN-based semiconductor layer;
Forming a patterned layer on the first layer;
Forming a second GaN-based semiconductor layer on the first layer and the pattern layer using the nitrogen gas as a carrier gas;
It is characterized by comprising.
[0007]
When the base layer is formed in this manner, a flat film having no orientation is easily obtained. The reason is considered to be that crystals are easily oriented by etching with H2 carrier gas.
According to the study by the present inventors, the surface becomes flat when nitrogen gas is used as the carrier gas under the same growth conditions as compared with the conventional case where hydrogen gas is used as the carrier gas. The thickness of the second GaN-based semiconductor layer necessary for the above becomes 1/4.
[0008]
In the above, the underlayer is a layer located under the semiconductor layer that exhibits the function of the element in the GaN-based semiconductor element. In the case of a light emitting element or a light receiving element, a cladding layer is also included in this underlayer.
The material of the substrate is not particularly limited. Known materials such as sapphire and SiC can be used. It is of course possible to provide a buffer layer between the substrate and the underlying layer.
[0009]
The method for forming the first GaN-based semiconductor layer is arbitrary. A general growth method such as MOVPE or HVPE can be adopted. The carrier gas at this time is not particularly limited. Of course, a nitrogen gas can be used as a carrier gas as in the growth of the second GaN-based semiconductor layer.
The film thickness of the first GaN-based semiconductor layer is preferably 0.3 to 5 μm.
[0010]
In this specification, the GaN-based semiconductor is a group III nitride semiconductor, and is generally Al X Ga Y In 1-XY N (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y ≦ 1) Moreover, arbitrary dopants may be included.
[0011]
The material of the pattern layer is not particularly limited as long as the second GaN-based semiconductor layer grows laterally (lateral growth) thereon. This is because the vertical threading dislocation is suppressed. Accordingly, the pattern layer inhibits the vertical growth of the GaN-based semiconductor material thereon. Thereby forming a patterned layer of SiO 2 in the embodiment. It is known that GaN does not grow on SiO 2 . AlGaN grows on SiO 2 . That is, the pattern layer forming material is appropriately selected according to the material of the second GaN-based semiconductor layer.
Therefore, the formation method is also appropriately selected. For example, after a film is formed by a method such as CVD (Chemical Vapor Deposition) such as plasma CVD, thermal CVD, or photo-CVD, sputtering, or vapor deposition (Physical Vapor Deposition), the film is formed into a desired shape by photolithography.
[0012]
The pattern shape and film thickness of the pattern layer are not particularly limited as long as the upper surface of the second GaN-based semiconductor layer is flat.
As the pattern shape, any shape such as a stripe shape, a lattice shape, or an island shape can be used.
[0013]
The growth method of the second GaN-based semiconductor layer is also arbitrary, and the MOVPE method or the HVPE method can be used, but nitrogen gas is used as a carrier gas at that time.
The carrier gas may be mainly nitrogen gas, and other gases can be mixed therewith.
The flow rate of nitrogen gas is appropriately selected according to the flow rate of other material gases, the growth rate of the layer, the composition of the layer, and other growth conditions.
[0014]
As described above, according to the study by the present inventors, by selecting nitrogen gas as the carrier gas, the lateral growth of the second GaN-based semiconductor layer compared to the conventional case where hydrogen gas is used. Speed is almost quadrupled. Accordingly, the second GaN-based semiconductor layer can be formed thin.
[0015]
The second GaN-based semiconductor layer can be formed from a plurality of layers. In that case, first, a flat first layer is formed using nitrogen gas as a carrier gas. Thereafter, a second layer is formed on the first layer under different growth conditions. At this time, it is not always necessary to use nitrogen gas as the carrier gas.
[0016]
【Example】
The following examples of the present invention will be described.
This embodiment is a light-emitting
The specifications of each semiconductor layer are as follows.
The pattern layer 5 has a plurality of stripe shapes continuous in the direction perpendicular to the paper surface. The width of each stripe itself is about 2 to 20 μm, and the width between stripes is about 2 to 10 μm.
[0018]
The n-clad layer 6 can have a two-layer structure including a low electron concentration n layer on the light emitting layer 7 side and a high electron concentration n + layer on the
The element structure is not limited to a superlattice structure, and a single hetero type, a double hetero type, a homojunction type, or the like can be used.
Wide band gap Al X Ga Y In 1-XY N (0 ≦ X ≦ 1, 0 ≦ Y ≦ 1, 0 ≦ X + Y) doped with an acceptor such as magnesium between the light emitting layer 7 and the p-
The p-clad
[0019]
The translucent electrode 9 is a thin film containing gold and is laminated so as to cover substantially the entire upper surface of the p-clad
The n-electrode 11 is deposited on the n-clad layer 6 exposed by etching.
[0020]
Next, the manufacturing method of the
Each GaN-based semiconductor layer is formed by a well-known organometallic compound vapor phase growth (abbreviated as “MOVPE” in this specification) method. In this growth method, ammonia gas and a group III element alkyl compound gas such as trimethylgallium (TMG), trimethylaluminum (TMA) or trimethylindium (TMI) are supplied onto a substrate heated to an appropriate temperature. A desired crystal is grown on the substrate by a thermal decomposition reaction.
[0021]
(Sapphire substrate 2)
The single
(Buffer layer 3)
Subsequently, an AlN buffer layer is formed on the
(First GaN layer 4)
Next, the
(Pattern layer 5)
The pattern layer 5 is formed by uniformly forming a SiO 2 film on the
[0025]
(N-cladding layer 6 (second GaN layer))
Thereafter, as shown in FIG. 2C, the second GaN layer 6 is epitaxially grown. Since GaN does not grow on silicon dioxide, the GaN layer 6 is selectively grown from the surface of the
The above is a general ELO method, and the growth conditions at this time are as follows.
The n-cladding layer 6 thus formed has an EPD (Etch Pit Density) of 10 6 / cm 2 , and the number of lattice defects is reduced by two orders of magnitude compared to the case where there is no pattern layer.
[0027]
Subsequently, the light emitting layer 7 is formed under the following conditions.
(P-clad layer 8)
Subsequently, the p-clad
The semiconductor wafer thus formed is etched by a known method to obtain the semiconductor layer structure shown in FIG. Then, the n-electrode 11 is formed on the n-cladding layer 6 by vapor deposition, then the transparent electrode 9 is vapor-deposited on the p-
[0031]
The semiconductor wafer thus formed is cut into each element by dicing, scribing, cleavage, or the like to obtain a desired
[0032]
The element to which the present invention is applied is not limited to the light emitting diode described above, but can be applied to an electronic device having an FET structure in addition to an optical element such as a light receiving diode or a laser diode.
The present invention is also applicable to a laminate as an intermediate of these elements.
[0033]
The present invention is not limited to the description of the embodiments and examples of the invention described above, and includes various modifications that can be conceived by those skilled in the art without departing from the scope of the claims.
[0034]
(10) forming a first GaN-based semiconductor layer;
On the first layer, a step of forming a pattern layer made of a material that inhibits a second GaN-based semiconductor layer to be described later from growing in the vertical direction;
Forming a second GaN-based semiconductor layer on the first layer and the pattern layer using the nitrogen gas as a carrier gas;
A method for producing a GaN-based semiconductor device, comprising:
[0035]
(11) forming a first GaN-based semiconductor layer;
On the first layer, a step of forming a pattern layer made of a material that inhibits a second GaN-based semiconductor layer to be described later from growing in the vertical direction;
Forming a second GaN-based semiconductor layer on the first layer and the pattern layer using the nitrogen gas as a carrier gas;
A process for producing a laminate comprising:
[0036]
(12) forming a first GaN-based semiconductor layer on the substrate or the buffer layer on the substrate;
On the first layer, a step of forming a pattern layer made of a material that inhibits a second GaN-based semiconductor layer to be described later from growing in the vertical direction;
Forming a second GaN-based semiconductor layer on the first layer and the pattern layer using the nitrogen gas as a carrier gas;
A method for manufacturing an underlayer of a GaN-based semiconductor device, comprising:
[Brief description of the drawings]
FIG. 1 is a diagram showing a light emitting diode according to an embodiment of the present invention.
FIG. 2 is a view similarly showing a method for forming an underlayer.
[Explanation of symbols]
DESCRIPTION OF
7 Light emitting layer 8 p-clad layer
Claims (7)
該第１のＧａＮ系半導体層の上に幅２−２０μ m、間隔２−１０μ mのパターン層を形成するステップ、
窒素ガスをキャリアガスとして前記第１のＧａＮ系半導体層と前記パターン層の上に第２のＧａＮ系半導体層をＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）により形成するステップ、
を含んでなる、ＧａＮ系半導体素子の製造方法。Forming a first GaN-based semiconductor layer;
Width on the first GaN-based semiconductor layer 2-20μ m, forming a patterned layer of spacing 2-10μ m,
Forming a second GaN-based semiconductor layer on the first GaN-based semiconductor layer and the pattern layer by nitrogen gas as a carrier gas by ELO (Epitaxial Lateral Overgrowth) ;
A method for producing a GaN-based semiconductor device, comprising:
該第１のＧａＮ系半導体層の上に幅２−２０μ m、間隔２−１０μ mのパターン層を形成するステップ、
窒素ガスをキャリアガスとして前記第１のＧａＮ系半導体層と前記パターン層の上に第２のＧａＮ系半導体層をＥＬＯにより形成するステップ、
を含んでなる、積層体の製造方法。Forming a first GaN-based semiconductor layer;
Width on the first GaN-based semiconductor layer 2-20μ m, forming a patterned layer of spacing 2-10μ m,
Forming a second GaN-based semiconductor layer by ELO on the first GaN-based semiconductor layer and the pattern layer using nitrogen gas as a carrier gas;
A process for producing a laminate comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6436098A JP3620269B2 (en) | 1998-02-27 | 1998-02-27 | GaN-based semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6436098A JP3620269B2 (en) | 1998-02-27 | 1998-02-27 | GaN-based semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251632A JPH11251632A (en) | 1999-09-17 |
| JP3620269B2 true JP3620269B2 (en) | 2005-02-16 |
Family
ID=13256027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6436098A Expired - Fee Related JP3620269B2 (en) | 1998-02-27 | 1998-02-27 | GaN-based semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3620269B2 (en) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3650531B2 (en) * | 1998-08-24 | 2005-05-18 | 三菱電線工業株式会社 | GaN-based crystal substrate and method for producing the same |
| JP3587081B2 (en) | 1999-05-10 | 2004-11-10 | 豊田合成株式会社 | Method of manufacturing group III nitride semiconductor and group III nitride semiconductor light emitting device |
| JP3555500B2 (en) | 1999-05-21 | 2004-08-18 | 豊田合成株式会社 | Group III nitride semiconductor and method of manufacturing the same |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| AU7844100A (en) * | 1999-10-01 | 2001-05-10 | Cornell Research Foundation Inc. | Single step process for epitaxial lateral overgrowth of nitride based materials |
| WO2001027980A1 (en) * | 1999-10-14 | 2001-04-19 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers |
| JP2001177145A (en) * | 1999-12-21 | 2001-06-29 | Toshiba Electronic Engineering Corp | Semiconductor light emitting device and method of manufacturing the same |
| JP4432180B2 (en) | 1999-12-24 | 2010-03-17 | 豊田合成株式会社 | Group III nitride compound semiconductor manufacturing method, group III nitride compound semiconductor device, and group III nitride compound semiconductor |
| JP2001185493A (en) | 1999-12-24 | 2001-07-06 | Toyoda Gosei Co Ltd | Method of manufacturing group iii nitride-based compound semiconductor, and group iii nitride based compound semiconductor device |
| JP2001267242A (en) | 2000-03-14 | 2001-09-28 | Toyoda Gosei Co Ltd | Group iii nitride-based compound semiconductor and method of manufacturing the same |
| AU2001241108A1 (en) | 2000-03-14 | 2001-09-24 | Toyoda Gosei Co. Ltd. | Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element |
| TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2001313259A (en) | 2000-04-28 | 2001-11-09 | Toyoda Gosei Co Ltd | Method for producing iii nitride based compound semiconductor substrate and semiconductor element |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| EP1367150B1 (en) | 2001-02-14 | 2009-08-19 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2002280314A (en) | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Manufacturing method of iii nitride compound semiconductor group, and the iii nitride compound semiconductor element based thereon |
| KR100425343B1 (en) * | 2001-04-17 | 2004-03-30 | 삼성전기주식회사 | Method for manufacturing semiconductor substrate |
| KR100425680B1 (en) * | 2001-07-12 | 2004-04-03 | 엘지전자 주식회사 | Method for forming thin film of nitride semiconductor |
| KR100437775B1 (en) * | 2001-10-11 | 2004-06-30 | 엘지전자 주식회사 | Fabrication Method for Nitride Semiconductor Substrate |
| JP3690326B2 (en) | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Method for producing group III nitride compound semiconductor |
| KR100454907B1 (en) * | 2002-02-09 | 2004-11-06 | 주식회사 엘지이아이 | Nitride Semiconductor substrate and method for manufacturing the same |
| EP1814166A1 (en) | 2002-05-15 | 2007-08-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor light emitting element and production method therefor |
| US7514707B2 (en) * | 2004-11-16 | 2009-04-07 | Showa Denko K.K. | Group III nitride semiconductor light-emitting device |
| KR100838755B1 (en) | 2006-11-08 | 2008-06-17 | 삼성전기주식회사 | Method for forming GaN type semiconductor Light Emitting device |
| JP5276852B2 (en) * | 2008-02-08 | 2013-08-28 | 昭和電工株式会社 | Method for manufacturing group III nitride semiconductor epitaxial substrate |
| KR101180176B1 (en) * | 2010-10-26 | 2012-09-05 | 주식회사 엘지실트론 | Compound semiconductor devices and methods of fabricating the same |
| JP2014154591A (en) * | 2013-02-05 | 2014-08-25 | Asahi Kasei Corp | METHOD OF MANUFACTURING GaN THIN FILM AND GaN THIN FILM |
-
1998
- 1998-02-27 JP JP6436098A patent/JP3620269B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11251632A (en) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3620269B2 (en) | GaN-based semiconductor device manufacturing method | |
| JP3036495B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
| US7176497B2 (en) | Group III nitride compound semiconductor | |
| JP5276852B2 (en) | Method for manufacturing group III nitride semiconductor epitaxial substrate | |
| JP3139445B2 (en) | GaN-based semiconductor growth method and GaN-based semiconductor film | |
| JP4055304B2 (en) | Method for producing gallium nitride compound semiconductor | |
| JPH11135832A (en) | Gallium nitride group compound semiconductor and manufacture therefor | |
| JP2011084469A (en) | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP2000323417A (en) | Manufacture for iii group nitride semiconductor and light emitting element thereof | |
| JP3196833B2 (en) | Method of growing III-V compound semiconductor and method of manufacturing semiconductor light emitting device using this method | |
| JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
| US7619261B2 (en) | Method for manufacturing gallium nitride compound semiconductor | |
| JPH11145057A (en) | Manufacture of gallium nitride compound semiconductor substrate | |
| JP5065625B2 (en) | Manufacturing method of GaN single crystal substrate | |
| JP4214859B2 (en) | Method for manufacturing gallium nitride (GaN) substrate | |
| JP3841537B2 (en) | Gallium nitride compound semiconductor and manufacturing method thereof | |
| JP4055303B2 (en) | Gallium nitride compound semiconductor and semiconductor device | |
| US20050132950A1 (en) | Method of growing aluminum-containing nitride semiconductor single crystal | |
| JP2001345281A (en) | Method of manufacturing nitride-based iii group compound semiconductor and nitride-based iii group compound semiconductor element | |
| JP4140595B2 (en) | Gallium nitride compound semiconductor | |
| JP2003101157A (en) | Semiconductor device and manufacturing method therefor | |
| JP4172444B2 (en) | Method for producing gallium nitride compound semiconductor | |
| JP4055763B2 (en) | Gallium nitride compound semiconductor and semiconductor substrate | |
| JP2005057064A (en) | Group iii nitride semiconductor layer and growth method thereof | |
| JP2001135580A (en) | Method for growing gallium nitride based compound semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |