JP2008275969A - 電気光学装置、電気光学装置の駆動回路及び電気機器 - Google Patents

Abstract

【課題】比較的簡易な回路構成でデータ線の電圧振幅を抑えることができる電気光学装置、電気光学装置の駆動回路及び電気機器を提供する。
【解決手段】各行の容量線１３２にＴＦＴ１５２、１５４、１５６、１５８を設ける。ｉ行目のＴＦＴ１５６のソース電極は第１給電線１６５に接続され、そのゲート電極はｉ行目の走査線１１２に接続され、ＴＦＴ１５８のソース電極は第２給電線１６７に接続され、そのゲート電極はＴＦＴ１５２、１５４の共通ドレイン電極に接続され、ＴＦＴ１５６、１５８のドレイン電極同士はｉ行目の容量線１３２に接続される。ＴＦＴ１５２のゲート電極及びソース電極はオン電圧給電線１６１に接続され、ＴＦＴ１５４のソース電極はオフ電圧給電線１６３に接続され、そのゲート電極はｉ行目の走査線１１２に接続される。
【選択図】図１

Description

本発明は、例えば、液晶などの電気光学物質を用いた電気光学装置、電気光学装置の駆動回路及びこの電気光学装置を有する電気機器に関し、特にデータ線の電圧振幅を抑える技術に関する。

従来の表示装置の駆動方法としては、画素スイッチング素子のオフ期間であって、当該画素スイッチング素子の次のオン期間までの間に、画素電極に接続された第１の配線に１垂直走査期間毎に電圧が逆向きに変化する変調信号を与えることにより、前記画素電極の電位を変化させ、当該電位の変化と画像信号電圧とを相互に重畳及び、又は相殺させて、表示材料に電圧を印加するというものが知られている（例えば、特許文献１参照）。これにより、データ線の電圧振幅を減少させて駆動回路の消費電力を減少させることができる。
特許第２５６８６５９号明細書

しかしながら、上記特許文献１に記載の従来装置にあっては、容量線を個別に駆動する回路の具体的な構成が開示されていない。例えば、この回路が、外部で生成した信号で制御する構成である場合には、実装密度の制約により高精細化できないと共に、引き出し線が増えるために表示領域の外側の所謂額縁が広くなってしまい、コストが嵩む。
これを回避するために、ゲート線上で蓄積容量を形成し、ゲート電圧を３値以上で変化させる構成が開示されているが、この場合、各ゲート線に対して少なくとも３値切り替えのスイッチ回路が必要となるため、ゲート電圧波形を生成する回路が複雑化する。

そこで、本発明は、比較的簡易な回路構成でデータ線の電圧振幅を抑えることができる電気光学装置、電気光学装置の駆動回路及び電気機器を提供することを課題としている。

上記課題を解決するために、第１の発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
を備える電気光学装置の駆動回路において、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第１給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第２給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。

これにより、簡易な構成でデータ線の電圧振幅を抑えて消費電力を低減することができ
ると共に、表示品質を向上させることができる。
また、第２の発明は、第１の発明において、前記容量線駆動回路は、
前記容量線の各々に対応して、第１乃至第４トランジスタを有し、
一の容量線に対応する前記第１トランジスタは、ゲート電極及びソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続され、
前記第３及び第４トランジスタのドレイン電極が当該一の容量線に接続されていることを特徴としている。

これにより、一の容量線に対応する走査線が選択されたとき、第３トランジスタをオン、第４トランジスタをオフとして、当該一の容量線に第１給電線の電圧を印加することができると共に、前記一の容量線に対応する走査線が非選択となっている間は、第３トランジスタをオフ、第４トランジスタをオンとして、当該一の容量線に第２給電線の電圧を印加することができる。そのため、容量線駆動回路の回路構成を複雑化することなく、データ線の電圧振幅を抑えることができる。

また、前記一の容量線に対応する走査線が非選択となっている非選択期間中は、第４トランジスタのゲート電極は第１トランジスタによってオン電圧にプルアップされるので、走査周期が長い部分表示であっても、当該一の容量線の電圧を第２給電線の電圧に保つことができる。
さらに、第３の発明は、第１又は第２の発明において、一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、前記第１および第２給電線の電圧が設定されていることを特徴としている。

これにより、データ線駆動回路から供給するデータ信号は、容量線の電圧変化に応じた画素電極の電圧変化分を見越した電圧に設定することができるため、データ線の電圧振幅を抑えることができる。
また、第４の発明は、第３の発明において、前記第１給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第２の給電線の電圧は一定であることを特徴としている。

これにより、一の走査線が非選択となっている期間において、当該一の走査線に対応する容量線の電圧を第２給電線の電圧で安定化させることができ、容量線の電圧変動に起因する表示品質への悪影響を防止することができる。
さらにまた、第５の発明は、第１乃至第４の発明の何れか１つにおいて、前記一の走査線が選択されたときに、当該一の走査線に対応する容量線の検出電圧が目標電圧となるような電圧信号を、前記第１給電線に供給する補正回路を備えることを特徴としている。

これにより、第３トランジスタのオン抵抗を大きくしても、容量線に発生する電圧歪みを生じることがなく、表示むら等の発生を防止して表示品質を向上させることができる。また、第３トランジスタのサイズを小さくすることができるので、表示領域よりも外側の所謂額縁領域を狭くすることができ、コストを削減することができる。
また、第６の発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第１給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第２給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。

これにより、簡易な構成でデータ線の電圧振幅を抑えて消費電力を低減することができると共に、表示品質を向上させることができる電気光学装置とすることができる。
さらに、第７の発明の電気機器は、第６の発明の電気光学装置を備えることを特徴としている。
これにより、消費電力の低下と表示品質の向上と実現した電気機器とすることができる。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、第１の実施形態における電気光学装置１０の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示領域１００を有し、この表示領域１００の周辺に制御回路２０、走査線駆動回路１４０、容量線駆動回路１５０、データ線駆動回路１９０が配置した構成となっている。このうち、表示領域１００は、画素１１０が配列する領域であり、本実施形態では、３２０行の走査線１１２が行（Ｘ）方向に延在する一方、２４０列のデータ線１１４が列（Ｙ）方向に延在するように、それぞれ設けられ、１〜３２０行目の走査線１１２と１〜２４０列目のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。

なお、本実施形態では、画素１１０が表示領域１００において縦３２０行×横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
また、１〜３２０行目の走査線１１２に対応して、それぞれ容量線１３２がＸ方向に延在して設けられている。
次に、画素１１０の詳細な構成について説明する。

図２は、画素１１０の構成を示す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。
なお、ｉは、画素１１０が配列する行を一般的に示す場合の記号であって、１以上３２０以下の整数であり、ｊは、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。

この図２に示されるように、各画素１１０は、画素スイッチング素子として機能するｎチャネル型の薄膜トランジスタ（以下、ＴＦＴと称す）１１６と、画素容量（液晶容量）１２０と、蓄積容量１３０とを有する。各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明すると、当該ｉ行ｊ列の画素１１０において、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ
列目のデータ線１１４に接続され、そのドレイン電極は画素容量１２０の一端たる画素電極１１８に接続されている。

また、画素容量１２０の他端はコモン電極１０８に接続されている。このコモン電極１０８は、図１に示されるように全ての画素１１０にわたって共通であり、コモン信号Ｖｃｏｍが供給される。なお、本実施形態においてコモン信号Ｖｃｏｍは、後述するように時間的に電圧ＬＣｃｏｍで一定である。
なお、図２において、Ｙｉ、Ｙ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｃｉ、Ｃ（ｉ＋１）は、それぞれｉ、（ｉ＋１）行目の容量線１３２の電圧を示している。

表示領域１００は、画素電極１１８が形成された素子基板とコモン電極１０８が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶１０５を封止した構成となっている。このため、画素容量１２０は、画素電極１１８とコモン電極１０８とで誘電体の一種である液晶１０５を挟持したものとなり、画素電極１１８とコモン電極１０８との差電圧を保持する構成となっている。この構成において、画素容量１２０では、その透過光量が当該保持電圧の実効値に応じて変化する。

なお、本実施形態では説明の便宜上、画素容量１２０において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されているものとする。
また、ｉ行ｊ列の画素１１０における蓄積容量１３０は、一端が画素電極１１８（ＴＦＴ１１６のドレイン電極）に接続されるとともに、他端がｉ行目の容量線１３２に接続されている。ここで、画素容量１２０および蓄積容量１３０における容量値を、それぞれＣｐｉｘおよびＣｓとする。

説明を再び図１に戻すと、制御回路２０は、各種の制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１容量信号Ｖｃ１を第１給電線１６５に、第２容量信号Ｖｃ２を第２給電線１６７に、それぞれ供給する。また、制御回路２０は、後述するオン電圧Ｖｏｎをオン電圧給電線１６１に供給し、オフ電圧Ｖｏｆｆをオフ電圧給電線１６３に供給するほか、コモン信号Ｖｃｏｍをコモン電極１０８に供給する。

表示領域１００の周辺には、上述したように走査線駆動回路１４０や、容量線駆動回路１５０、データ線駆動回路１９０などの周辺回路が設けられている。
このうち、走査線駆動回路１４０は、制御回路２０による制御にしたがって、１フレームの期間にわたって走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１、２、３、…、３２０行目の走査線１１２に供給するものである。すなわち、走査線駆動回路１４０は、走査線を１、２、３、…、３２０行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Ｖｄｄに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Ｇｎｄ）に相当するＬレベルとする。

なお、詳細には、走査線駆動回路１４０は、図４に示されるように、制御回路２０から供給されるスタートパルスＤｙをクロック信号Ｃｌｙにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０を出力する。
容量線駆動回路１５０は、本実施形態では、１〜３２０行目の容量線１３２に対応して設けられたＴＦＴ１５２、１５４、１５６、１５８の組から構成される。ここで、ｉ行目の容量線１３２に対応するＴＦＴ１５２、１５４、１５６、１５８について説明すると、当該ＴＦＴ１５２（第１トランジスタ）のゲート電極及びソース電極は、オン電圧給電線
１６１に接続される。ｉ行目のＴＦＴ１５４（第２トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、オフ電圧給電線１６３に接続されるとともに、ｉ行目におけるＴＦＴ１５２および１５４のドレイン電極同士がｉ行目のＴＦＴ１５８（第４トランジスタ）のゲート電極に接続されている。

一方、ｉ行目のＴＦＴ１５６（第３トランジスタ）のゲート電極は、ｉ行目の走査線１１２に接続され、そのソース電極は、第１給電線１６５に接続される。ｉ行目のＴＦＴ１５８のソース電極は、第２給電線１６７に接続されるとともに、ＴＦＴ１５６、１５８のドレイン電極同士がｉ行目の容量線１３２に接続されている。
ここで、オン電圧給電線１６１に供給されるオン電圧Ｖｏｎは、それがＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオン状態（ソース・ドレイン電極間が導通状態）にさせる電圧であり、例えば電圧Ｖｄｄである。また、オフ電圧給電線１６３に供給されるオフ電圧Ｖｏｆｆは、それがＴＦＴ１５８のゲート電極に印加された場合に当該ＴＦＴ１５８をオフ状態（ソース・ドレイン電極間が非導通状態）にさせる電圧であり、例えばゼロ電圧（接地電位Ｇｎｄ）である。

また、ＴＦＴ１５２、１５４、１５６、１５８の大きさは適宜変更しても良く、例えば、ＴＦＴ１５６＞＝ＴＦＴ１５８＞＝ＴＦＴ１５４＞＝ＴＦＴ１５２とする。
データ線駆動回路１９０は、走査線駆動回路１４０により選択される走査線１１２に位置する画素１１０の表示階調に応じた電圧であって、極性指示信号Ｐｏｌで指定された極性の電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目のデータ線１１４にそれぞれ供給するものである。

ここで、データ線駆動回路１９０は、縦３２０行×横２４０列のマトリクス配列に対応した記憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１０の階調値（明るさ）を指定する表示データＤａが記憶される。各記憶領域に記憶される表示データＤａは、表示内容に変更が生じた場合に、制御回路２０によってアドレスとともに変更後の表示データＤａが供給されて書き換えられる。

データ線駆動回路１９０は、選択される走査線１１２に位置する画素１１０の表示データＤａを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極性の電圧のデータ信号に変換し、データ線１１４に供給する動作を、選択される走査線１１２に位置する１〜２４０列のそれぞれについて実行する。
ここで、極性指示信号Ｐｏｌは、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図４に示されるように、本実施形態では、１フレームの期間毎に極性反転する。すなわち、本実施形態では、１フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を１フレームの期間毎に反転させた面反転方式とする。このように極性反転する理由は、直流成分の印加による液晶の劣化を防止するためである。

また、本実施形態における書込極性については、画素容量１２０に対して表示階調に応じた電圧を保持させる際に、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Ｇｎｄを基準としている。
なお、制御回路２０は、クロック信号Ｃｌｙの論理レベルが遷移するタイミングにおいてラッチパルスＬｐをデータ線駆動回路１９０に供給する。上述したように、走査線駆動回路１４０は、スタートパルスＤｙをクロック信号Ｃｌｙにしたがって順次シフトすること等によって、走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４、…、Ｙ３２０を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Ｃｌｙの論理レベルが遷移するタイミングである。したがって、データ線駆動回路１９０は、例えばラッチパルスＬｐを１フ
レームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスＬｐの供給タイミングによって、その選択の開始タイミングを知ることができる。

なお、本実施形態において、素子基板には、表示領域１００における走査線１１２や、データ線１１４、ＴＦＴ１１６、画素電極１１８、蓄積容量１３０に加えて、容量線駆動回路１５０におけるＴＦＴ１５２、１５４、１５６、１５８、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７なども形成される。
図３は、このような素子基板のうち、容量線駆動回路１５０と表示領域１００との境界付近の構成を示す平面図である。

この図に示されるように、本実施形態では、ＴＦＴ１１６、１５２、１５４、１５６、１５８は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。
詳細には、第１導電層となるゲート電極層のパターニングにより、走査線１１２や、容量線１３２、ＴＦＴ１５２のゲート電極が形成され、その上にゲート絶縁膜（図示省略）が形成され、さらにＴＦＴ１１６、１５２、１５４、１５６、１５８の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第２導電層となるＩＴＯ（indium tin oxide）層のパターニングにより、矩形形状の画素電極１１８が形成され、さらに、第３導電層となるアルミニウムなどの金属層のパターニングによって、ＴＦＴ１１６のソース電極となるデータ線１１４、オン電圧給電線１６１、オフ電圧給電線１６３、第１給電線１６５、第２給電線１６７が形成されるとともに、これらのＴＦＴのドレイン電極が形成されている。

ここで、ＴＦＴ１５４、１５６のゲート電極は、走査線１１２からそれぞれＹ（下）方向にＴ字状に分岐した部分である。また、蓄積容量１３０は、画素電極１１８の下層において幅広となるように形成された容量線１３２の部分と当該画素電極１１８とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
また、ＴＦＴ１５２、１５４の共通ドレイン電極とＴＦＴ１５８のゲート電極とは、上記ゲート絶縁膜を貫通するコンタクトホール（図において×印）を介して、電気的な接続が図られている。同様に、ＴＦＴ１５６、１５８の共通ドレイン電極と容量線１３２とは、コンタクトホールを介して電気的な接続が図られており、ＴＦＴ１５２のゲート電極とオン電圧給電線１６１とは、コンタクトホールを介して電気的な接続が図られている。

なお、画素電極１１８と対向するコモン電極１０８は、対向基板に形成されるので、素子基板の平面図を示す図３には現れない。
図３においては、あくまでも一例であり、ＴＦＴの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路１５０の素子を表示領域１００に造り込むのではなく、ＩＣチップを素子基板側に実装する構成としても良い。

ＩＣチップを素子基板側に実装する場合、走査線駆動回路１４０、容量線駆動回路１５０を、データ線駆動回路１９０とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路２０については、ＦＰＣ（flexible printed
circuit）基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。

また、本実施形態を透過型ではなく反射型とする場合には、画素電極１１８について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型とし
ても良い。
次に、本実施形態に係る電気光学装置１０の動作について説明する。

図４は、第１の実施形態の動作を説明するためのタイムチャートである。
上述したように本実施形態では、面反転方式としている。このため、制御回路２０は、極性指示信号Ｐｏｌについて、図４に示されるように、あるフレーム（「ｎフレーム」と表記している）の期間においてＨレベルとして正極性書込を指定し、次の（ｎ＋１）フレームの期間においてＬレベルとして負極性書込を指定して、以下同様に１フレームの期間毎に書込極性を反転させる。

また、制御回路２０は、ｎフレームにおいて、第１容量信号Ｖｃ１および第２容量信号Ｖｃ２を互いに同電位とする一方、（ｎ＋１）フレームにおいて、第１容量信号Ｖｃ１を、第２容量信号Ｖｃ２よりも電圧ΔＶだけ相対的に上昇させる。このため、図４に示されるように、第２容量信号Ｖｃ２が電圧Ｖｓｌで書込極性に拘わらずに一定であれば、第１容量信号Ｖｃ１は、ｎフレームにおいて同じ電圧Ｖｓｌであり、（ｎ＋１）フレームにおいて電圧ＶｓｌよりもΔＶだけ高い電圧Ｖｓｈとなる。

先ず、ｎフレームにおける動作について説明する。このｎフレームにおいては、走査線駆動回路１４０によって最初に走査信号Ｙ１がＨレベルになる。
走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬｐが出力されると、データ線駆動回路１９０は、１行目であって、１、２、３、…、２４０列目の画素の表示データＤａを読み出すとともに、当該表示データＤａで指定された電圧だけ、電圧ＬＣｃｏｍを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。

これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤａで指定された電圧だけ電圧ＬＣｃｏｍよりも高位側とした正極性電圧がデータ信号Ｘｊとして印加される。
走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。

一方、走査信号Ｙ１がＨレベルであれば、容量線駆動回路１５０では、１行目の容量線１３２に対応するＴＦＴ１５４、１５６がオンする。この容量線駆動回路１５０では、ＴＦＴ１５２のソース及びゲートとソース間は抵抗器として働くので、ＴＦＴ１５４がオンすると、ＴＦＴ１５２、１５４のドレイン電圧はオフ電圧Ｖｏｆｆとなり、ＴＦＴ１５８のゲート電極にはオフ電圧Ｖｏｆｆが印加されて当該ＴＦＴ１５８がオフする。その結果、当該１行目の容量線１３２は、第１給電線１６５に接続された状態となって電圧Ｖｓｌとなる。このため、１行１列〜１行２４０列の蓄積容量１３０には、それぞれ表示階調に応じた正極性の電圧と電圧Ｖｓｌとの差電圧が書き込まれることになる。

次に、走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ１がＬレベルであれば、容量線駆動回路１５０では、１行目の容量線１３２に対応するＴＦＴ１５４、１５６がオフする。ＴＦＴ１５４がオフすると、ＴＦＴ１５２、１５４のドレイン電圧はオン電圧Ｖｏｎとなり、ＴＦＴ１５８のゲート電極にはオン電圧Ｖｏｎが印加されて当該ＴＦＴ１５８がオンする。その結果、当該１行目の容量線１３２は、第２給電線１６７に接続された状態となるが、正極性書込を指定するｎフレームにおいて、当該第２給電線１６７は第１給電線１６５と同じ電圧Ｖｓｌ
であるために電位変動はしない。

この１行目の容量線１３２が電圧Ｖｓｌを維持する動作は、走査信号Ｙ１がＬレベルである間、即ち再び走査信号Ｙ１がＨレベルとなるまで継続することになる。
そして、極性指示信号ＰｏｌがＨレベルあって正極性書込が指示されていれば、走査信号Ｙ２がＨレベルになっても、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０においてそれぞれ保持された電圧に変化は生じない。

このように、１行目の容量線１３２は電圧Ｖｓｌに維持されるため、１行１列〜１行２４０列の画素容量１２０および蓄積容量１３０において保持された電圧は再び走査信号Ｙ１がＨレベルとなるまで変化が生じないことになる。結局、１行１列〜１行２４０列の画素容量１２０は、それぞれ走査信号Ｙ１がＨレベルとなったときに画素電極１１８に印加されたデータ信号の電圧とコモン電極１０８の電圧ＬＣｃｏｍとの差電圧、すなわち、表示階調に応じた電圧を保持し続けることになる。

一方、走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬｐが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示階調に応じた正極性電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。これにより、２行１列〜２行２４０列の画素容量１２０には、それぞれ表示階調に応じた正極性電圧が書き込まれることになる。

なお、走査信号Ｙ２がＨレベルであれば、容量線駆動回路１５０では、２行目の容量線１３２に対応するＴＦＴ１５４、１５６がオンし、ＴＦＴ１５８がオフする。このため、２行目の容量線１３２は第１給電線１６５に接続された状態となって、電圧Ｖｓｌとなるので、２行１列〜２行２４０列の蓄積容量１３０には、それぞれ表示階調に応じた正極性電圧と電圧Ｖｓｌとの差電圧が書き込まれることになる。

極性指示信号ＰｏｌがＨレベルとなるｎフレームの期間では、以下同様な動作が、走査信号Ｙ３２０がＨレベルとなるまで繰り返される。これにより、すべての画素容量１２０にで、画素電極１１８に印加されたデータ信号の電圧、すなわち、表示階調に応じた正極性電圧とコモン電極１０８の電圧ＬＣｃｏｍとの差電圧が保持され、また、すべての蓄積容量１３０には、表示階調に応じた正極性電圧と電圧Ｖｓｌとの差電圧が保持されることになる。

次に、極性指示信号ＰｏｌがＬレベルとなる（ｎ＋１）フレームの動作について説明する。
この（ｎ＋１）フレームでは、制御回路２０は、第１容量信号Ｖｃ１を、図４に示されるように、電圧ＶｓｌよりもΔＶだけ高い電圧Ｖｓｈとするようになっている。また、走査信号ＹｉがＨレベルになるタイミングにおいてラッチパルスＬｐが出力されると、データ線駆動回路１９０は、ｉ行目であって、１、２、３、…、２４０列目の画素の表示データＤａに対応し、且つ負極性に対応したデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を出力するようになっている。

したがって、（ｎ＋１）フレームにおけるｉ行ｊ列の画素容量１２０の電圧変化は以下のようになる。
まず、走査信号ＹｉがＨレベルになると、ｉ行ｊ列のＴＦＴ１１６がオンするので、データ信号Ｘｊが画素容量１２０の一端（画素電極１１８）と蓄積容量１３０の一端とにそれぞれ印加される。一方、走査信号ＹｉがＨレベルであれば、容量線駆動回路１５０においてｉ行目の容量線１３２に対応するＴＦＴ１５４、１５６がオンし、ＴＦＴ１５８がオ
フするので、ｉ行目の容量線１３２の電圧Ｃｉは、第１給電線１６５の電圧Ｖｓｈとなる。なお、コモン電極１０８は電圧ＬＣｃｏｍで一定である。

したがって、このときのデータ信号Ｘｊの電圧をＶｊとすれば、ｉ行ｊ列における画素容量１２０には電圧（Ｖｊ−ＬＣｃｏｍ）が充電され、蓄積容量１３０には電圧（Ｖｊ−
Ｖｓｈ）が充電される。
次に、走査信号ＹｉがＬレベルになると、ｉ行ｊ列のＴＦＴ１１６がオフする。また、走査信号ＹｉがＬレベルになると、容量線駆動回路１５０においてｉ行目の容量線１３２に対応するＴＦＴ１５４、１５６がオフし、ＴＦＴ１５８がオンするので、ｉ行目の容量線１３２の電圧Ｃｉは、第２給電線１６７の電圧Ｖｓｌとなり、走査信号ＹｉがＨレベルであったときと比較すると、電圧ΔＶだけ低下する。これに対し、コモン電極１０８は電圧ＬＣｃｏｍで一定である。したがって、画素容量１２０に蓄えられた電荷は、蓄積容量１３０に移動するので、画素電極１１８の電圧が低下する。

詳細には、画素電極１１８の電圧は、走査信号ＹｉがＨレベルであったときのデータ信号の電圧Ｖｊよりも、｛Ｃｓ／（Ｃｓ＋Ｃｐｉｘ）｝・ΔＶ（＝ΔＶｐｉｘ）だけ低下することになる。ただし、ここでは各部の寄生容量は無視している。
ここで、走査信号ＹｉがＨレベルのときのデータ信号Ｘｊは、画素電極１１８が電圧ΔＶｐｉｘだけ低下することを見越した電圧Ｖｊに設定される。すなわち、低下した後の画素電極１１８の電圧がコモン電極１０８の電圧ＬＣｃｏｍよりも低位であって両者の差電圧がｉ行ｊ列の表示階調に応じた値となるように設定される。

図５は、データ信号と保持電圧との関係を示す図である。
本実施形態では、図５に示されるように、正極性書込となるｎフレームにおいて、データ信号が白色ｗに相当する電圧Ｖｗ（＋）から黒色ｂに相当する電圧Ｖｂ（＋）までの範囲であって、階調が低く（暗く）なるにつれて電圧ＬＣｃｏｍよりも高位側の電圧となる場合に、負極性書込となる（ｎ＋１）フレームにおいて画素を白色ｗとする場合には電圧Ｖｂ（＋）とし、画素を黒色ｂとする場合には電圧Ｖｗ（＋）となるように設定して、正極性の電圧範囲と同一であって、その階調関係を逆転させた設定とする。

また、（ｎ＋１）フレームにおいてデータ信号の電圧を書き込んだ後に、画素電極１１８が電圧ΔＶｐｉｘだけ低下したとき、当該画素電極１１８の電圧が負極性の白色に相当する電圧Ｖｗ（−）から黒色に相当する電圧Ｖｗ（−）までの範囲であって、電圧ＬＣｃｏｍを基準にして正極性の電圧と対称となるように、容量線１３２の電圧ΔＶの低下分（Ｖｓｈ−Ｖｓｌ）を設定する。

これにより、負極性書込を指定する（ｎ＋１）フレームにおいて、電圧ΔＶｐｉｘだけ低下したときの画素電極１１８の電圧は、表示階調に応じた負極性の電圧、すなわち、白色ｗに相当する電圧Ｖｗ（−）から黒色ｂに相当する電圧Ｖｂ（−）までの範囲であって、階調が低く（暗く）なるにつれて電圧ＬＣｃｏｍよりも低位側の電圧にシフトする。
このように、本実施形態では、負極性書込を指定する（ｎ＋１）フレームにおけるデータ線の電圧範囲ａは、正極性書込を指定するｎフレームと同じであるが、シフト後における画素電極１１８の電圧が、表示階調に応じた負極性電圧となる。これにより、本実施形態によれば、データ線駆動回路１９０を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線１１４における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。

すなわち、コモン電極１０８が電圧ＬＣｃｏｍに保たれるとともに、容量線１３２の電圧を、各フレームにわたって一定とした構成において、画素容量１２０を交流駆動する場合、画素電極１１８に、あるフレームにおいて階調に応じて正極性の電圧Ｖｗ（＋）から
電圧Ｖｂ（＋）までの範囲の電圧で書き込んだときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Ｖｗ（−）から電圧Ｖｂ（−）までの範囲であって、電圧ＬＣｃｏｍを基準に反転させた電圧を書き込まなければならない。つまり、データ信号の電圧は図５における範囲ｂにわたる。そのため、データ線駆動回路１９０を構成する素子の耐圧も範囲ｂに対応させる必要があるだけでなく、容量が寄生するデータ線１１４において範囲ｂで電圧が変化すると、その寄生容量により無駄に電力が消費される、という不都合が発生してしまう。これに対して、本実施形態では、データ線の電圧は範囲ａで変化することになり、範囲ｂに比べておおよそ半減するので、上記のような不具合は解消される。

このように、上記第１の実施形態では、容量線駆動回路で、一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第１給電線を選択し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第２給電線を選択して、それぞれ選択した給電線の電圧を印加するので、データ線の電圧振幅を抑えることができ、データ線に係る寄生容量によって発生する消費電力を低減することができると共に、表示品質を向上させることができる。

また、一の容量線に対応する走査線が選択されたとき、第３トランジスタをオン、第４トランジスタをオフとして、当該一の容量線に第１給電線の電圧を印加することができると共に、前記一の容量線に対応する走査線が非選択となっている間は、第３トランジスタをオフ、第４トランジスタをオンとして、当該一の容量線に第２給電線の電圧を印加することができる。このように、１行分の容量線を駆動するのに、４つのＴＦＴで足り、さらに、別途制御信号や制御電圧も不要である。このため、容量線駆動回路の回路構成を複雑化することなく、データ線の電圧振幅を抑えることができる。

さらに、２値のゲート電圧で容量線の電位を制御可能となるため、実装密度の増加やゲート電圧波形を生成する回路構成の複雑化を避けることができる。
また、前記一の容量線に対応する走査線が非選択となっている非選択期間中は、第４トランジスタのゲート電極は第１トランジスタによってオン電圧にプルアップされるので、全画面を表示領域とする全画面表示モードと、全画面のうち一部の領域を表示領域とし、他の領域を非表示領域とする部分表示モードとを選択可能な構成において、走査周期が長い部分表示であっても、当該一の容量線の電圧を第２給電線の電圧に保つことができる。このように、簡易な回路構成でちらつき等の表示不良の発生を防止することができる。

さらに、一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、第１および第２給電線の電圧を設定するので、データ線駆動回路から供給するデータ信号は、容量線の電圧変化に応じた画素電極の電圧変化分を見越した電圧に設定することができるため、データ線の電圧振幅を抑えることができる。
また、第１給電線の電圧を、異なる２つの電圧が所定の周期で入れ替わるものとし、第２の給電線の電圧を一定とするので、データ線の電圧振幅を抑えることができると共に、一の走査線が非選択となっている期間において、当該一の走査線に対応する容量線の電圧を第２給電線の電圧で安定化させて、容量線の電圧変動に起因する表示品質への悪影響を防止することができる。

次に、本発明における第２の実施形態について説明する。
この第２の実施形態は、前述した第１の実施形態において、ｉ行目の走査線１１２が選択されたときに、ｉ行目の走査線１１２に対応する容量線１３２の検出電圧が目標電圧となるような電圧信号を、第１給電線１６８に供給するための補正回路を追加したものである。

図６は、第２の実施形態における電気光学装置１０の構成を示すブロック図である。
この図６に示すように、第２の実施形態における電気光学装置１０は、図１に示す電気光学装置１０に、第１容量信号出力回路１７０及びＴＦＴ１７１を追加したことを除いては、図１と同様の構成を有するため、構成の異なる部分を中心に説明する。
ＴＦＴ１７１は、１〜３２０行目の容量線１３２に対応して設けられている。ｉ行目の容量線１３２に対応するＴＦＴ１７１について説明すると、当該ＴＦＴ１７１のゲート電極はｉ行目の走査線１１２に接続され、ソース電極は電位監視線Ｓｅｎｃｅと接続し、ドレイン電極はｉ行目の容量線１３２に接続されている。

すなわち、ＴＦＴ１７１は、走査信号ＹｉがＨレベルとなる期間（ＴＦＴ１５６がオンする期間）でオンし、容量線１３２の電位を電位監視線Ｓｅｎｃｅに与えるものである。
制御回路２０は、各種制御信号を出力して電気光学装置１０における各部の制御等をするとともに、第１目標信号Ｖｃ１ｒｅｆを、第１容量信号出力回路１７０に供給する。
図７は、第１容量信号出力回路１７０の構成を示す図である。

この図７に示すように、第１容量信号回路１７０は、オペアンプ１７２と、抵抗器１７３とを有する。オペアンプ１７２の出力端は、オン電圧給電線１６１に接続され、電位監視線Ｓｅｎｃｅがオペアンプ１７２の反転入力端（−）に接続されている。また、オペアンプ１７２の非反転入力端（＋）には、制御回路２０からの第１目標信号Ｖｃ１ｒｅｆが供給される。そして、オペアンプ１７２の出力端と反転入力端（−）との間に抵抗器１７３が挿入されている。

このような構成により、第１容量信号出力回路１７０は、容量線１３２の電圧が第１目標信号Ｖｃ１ｒｅｆとなるように負帰還制御した第１容量信号Ｖｃ１をオン電圧給電線１６１に出力することになる。なお、このときＴＦＴ１７１は抵抗として働く。
ここで、第１容量信号出力回路１７０及びＴＦＴ１７１で補正回路を構成している。
次に、第２の実施形態の動作について説明する。

制御回路２０は、ｎフレームの期間にわたって、極性指定信号ＰｏｌをＨレベルとし、第１目標信号Ｖｃ１ｒｅｆを電圧Ｖｓｌとする。また、制御回路２０は、（ｎ＋１）フレームの期間にわたって、極性指定信号ＰｏｌをＬレベルとし、第１目標信号Ｖｃ１ｒｅｆを電圧Ｖｓｈとする。
ここでは、ｎフレームにおける動作について説明する。このｎフレームにおいては、走査線駆動回路１４０によって最初に走査信号Ｙ１がＨレベルになる。

走査信号Ｙ１がＨレベルになるタイミングにおいてラッチパルスＬｐが出力されると、データ線駆動回路１９０は、１行目であって、１、２、３、…、２４０列目の画素の表示データＤａを読み出すとともに、当該表示データＤａで指定された電圧だけ、電圧ＬＣｃｏｍを基準に高位側とした電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０に変換し、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。

これにより例えば、ｊ列目のデータ線１１４には、１行ｊ列の画素１１０の表示データＤａで指定された電圧だけ電圧ＬＣｃｏｍよりも高位側とした正極性電圧がデータ信号Ｘｊとして印加される。
走査信号Ｙ１がＨレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオンするので、これらの画素電極１１８には、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０が印加される。このため、１行１列〜１行２４０列の画素容量１２０には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。

一方、走査信号Ｙ１がＨレベルであれば、容量線駆動回路１５０では、１行目の容量線
１３２に対応するＴＦＴ１５４、１５６がオンする。その結果、当該１行目の容量線１３２は、第１給電線１６５に接続された状態となる。ｎフレームにおいて、第１給電線１６５には、第１容量信号出力回路１７０によって第１目標信号Ｖｃ１ｒｅｆの電圧Ｖｓｌとなるように制御された第１容量信号Ｖｃ１が供給されるので、１行目の容量線１３２の電圧は、電圧Ｖｓｌとなる。このため、１行１列〜１行２４０列の蓄積容量１３０には、それぞれ表示階調に応じた正極性の電圧と電圧Ｖｓｌとの差電圧が書き込まれることになる。

次に、走査信号Ｙ１がＬレベルになるとともに、走査信号Ｙ２がＨレベルになる。
走査信号Ｙ２がＨレベルになるタイミングにおいてラッチパルスＬｐが出力されると、データ線駆動回路１９０は、２行目であって１、２、３、…、２４０列目の画素の表示階調に応じた正極性電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１、２、３、…、２４０列のデータ線１１４に供給する。これにより、２行１列〜２行２４０列の画素容量１２０には、それぞれ表示階調に応じた正極性電圧が書き込まれることになる。

一方、走査信号Ｙ１がＬレベルになると、１行１列〜１行２４０列の画素におけるＴＦＴ１１６がオフする。また、走査信号Ｙ１がＬレベルであれば、容量線駆動回路１５０では、１行目の容量線１３２に対応するＴＦＴ１５４、１５６がオフする。その結果、当該１行目の容量線１３２は第２給電線１６７に接続された状態となり、１行目の容量線１３２の電圧は電圧Ｖｓｌを維持する。このため、２行１列〜２行２４０列の蓄積容量１３０には、それぞれ表示階調に応じた正極性の電圧と電圧Ｖｓｌとの差電圧が書き込まれることになる。

極性指示信号ＰｏｌがＨレベルとなるｎフレームの期間では、以下同様な動作が、走査信号Ｙ３２０がＨレベルとなるまで繰り返される。
このように、第１容量信号出力回路１７０は、電位監視線Ｓｅｎｃｅを介して検出した容量線１３２の電圧が第１目標信号Ｖｃ１ｒｅｆの電圧となるように、第１容量信号Ｖｃ１をオン電圧給電線１６１に出力するので、走査信号ＹｉがＨレベルとなる期間におけるｉ行目の容量線１３２の電圧は、ノイズ等の影響があっても、正極性書込が指定されていれば電圧Ｖｓｌに、負極性書込が指定されていれば電圧Ｖｓｈに、それぞれ保たれることになる。

そのため、ＴＦＴ１５６のオン抵抗が大きくても、容量線１３２に発生する電圧歪みは生じず、表示むら等は発生しない。
このように、上記第２の実施形態では、ある行の走査線が選択されたときに、当該行の容量線の電圧を第１目標信号の電圧となるように補正するので、第３トランジスタのオン抵抗を大きくしても、容量線に発生する電圧歪みを生じることがなく、表示むら等の発生を防止して表示品質を向上させることができる。また、第３トランジスタのサイズを小さくすることができるので、表示領域よりも外側の所謂額縁領域を狭くすることができ、コストを削減することができる。

なお、上記各実施形態においては、第２容量信号Ｖｃ２を電圧Ｖｓｌで一定とする場合について説明したが、第２容量信号Ｖｃ２を電圧Ｖｓｈで一定とすることもできる。更に第２容量信号Ｖｃ２を電圧Ｖｓｌと電圧Ｖｓｈの中間電圧で一定としても良い。即ち、正極性書き込み、負極性書き込みの両方の場合で、保持容量線の電圧を書き込み後変化させても良い。

また、上記各実施形態においては、面反転方式で駆動する場合について説明したが、１行毎に書込極性を反転するライン反転方式で駆動することもできる。この場合、第２容量
信号Ｖｃ２は電圧Ｖｓｌで一定としても、電圧Ｖｓｈで一定としてもよい。また、第２容量信号Ｖｃ２を電圧ＬＣｃｏｍで一定としてもよい。
また、上記各実施形態においては、本発明を、液晶を用いた電気光学装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた電気光学装置に適用することもできる。例えば、有機ＥＬや発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど、各種の電気光学装置に対して本発明を適用することができる。

次に、上述した電気光学装置１０を適用した電子機器について説明する。
図８は、電気光学装置１０を適用した携帯電話１２００の構成を示す斜視図である。
この図８に示すように、携帯電話１２００は、複数の操作ボタン１２０１のほか、受話口１２０２、送話口１２０３とともに、上述した表示領域１００を備えるものである。なお、電気光学装置１０のうち、表示領域１００以外の構成要素については電話器に内蔵されるので、外観としては現れない。

また、電気光学装置１０が適用される電子機器としては、図８に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。

第１の実施形態における電気光学装置の構成を示すブロック図ある。 画素の構成を示す図である。 第１の実施形態の表示領域と容量線駆動回路との境の構成を示す図である。 第１の実施形態の動作を説明するための図である。 第１の実施形態のデータ信号と保持電圧との関係を示す図である。 第２の実施形態における電気光学装置の構成を示すブロック図ある。 第１容量信号出力回路の構成を示す図である。 本発明の電気光学装置を適用した携帯電話を示す図である。

符号の説明

１０…電気光学装置、２０…制御回路、１００…表示領域、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…画素容量、１３０…蓄積容量、１３２…容量線、１４０…走査線駆動回路、１５０…容量線駆動回路、１５２、１５４、１５６、１５８…ＴＦＴ、１６１…オン電圧給電線、１６３…オフ電圧給電線、１６５…第１給電線、１６７…第２給電線、１７０…第１容量信号出力回路、１７１…ＴＦＴ、１２００…携帯電話

Claims (7)

1. 複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
   前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子に接続された画素電極と、
   前記画素電極とコモン電極との間に介挿された画素容量と、
   前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
   を備える電気光学装置の駆動回路において、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第１給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第２給電線の電圧を印加する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を備えることを特徴とする電気光学装置の駆動回路。
2. 前記容量線駆動回路は、
   前記容量線の各々に対応して、第１乃至第４トランジスタを有し、
   一の容量線に対応する前記第１トランジスタは、ゲート電極及びソース電極が前記第４トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
   前記第２トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第４トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
   前記第３トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第１給電線に接続され、
   前記第４トランジスタは、ゲート電極が前記第１および第２トランジスタのドレイン電極に共通接続され、ソース電極が前記第２給電線に接続され、
   前記第３及び第４トランジスタのドレイン電極が当該一の容量線に接続されていることを特徴とする請求項１に記載の電気光学装置の駆動回路。
3. 一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、前記第１および第２給電線の電圧が設定されていることを特徴とする請求項１又は２に記載の電気光学装置の駆動回路。
4. 前記第１給電線の電圧は、異なる２つの電圧が所定の周期で入れ替わり、前記第２の給電線の電圧は一定であることを特徴とする請求項３に記載の電気光学装置の駆動回路。
5. 前記一の走査線が選択されたときに、当該一の走査線に対応する容量線の検出電圧が目標電圧となるような電圧信号を、前記第１給電線に供給する補正回路を備えることを特徴とする請求項１乃至４の何れか１項に記載の電気光学装置の駆動回路。
6. 複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
   前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
   前記画素スイッチング素子に接続された画素電極と、
   前記画素電極とコモン電極との間に介挿された画素容量と、
   前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
   前記走査線を所定の順番で選択する走査線駆動回路と、
   一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第１給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第２給電線の電圧を印加する容量線駆動回路と、
   選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
   を備えることを特徴とする電気光学装置。
7. 請求項６に記載の電気光学装置を備える電子機器。

Images