JP2008275969A - 電気光学装置、電気光学装置の駆動回路及び電気機器 - Google Patents
電気光学装置、電気光学装置の駆動回路及び電気機器 Download PDFInfo
- Publication number
- JP2008275969A JP2008275969A JP2007120552A JP2007120552A JP2008275969A JP 2008275969 A JP2008275969 A JP 2008275969A JP 2007120552 A JP2007120552 A JP 2007120552A JP 2007120552 A JP2007120552 A JP 2007120552A JP 2008275969 A JP2008275969 A JP 2008275969A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- scanning
- pixel
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】比較的簡易な回路構成でデータ線の電圧振幅を抑えることができる電気光学装置、電気光学装置の駆動回路及び電気機器を提供する。
【解決手段】各行の容量線132にTFT152、154、156、158を設ける。i行目のTFT156のソース電極は第1給電線165に接続され、そのゲート電極はi行目の走査線112に接続され、TFT158のソース電極は第2給電線167に接続され、そのゲート電極はTFT152、154の共通ドレイン電極に接続され、TFT156、158のドレイン電極同士はi行目の容量線132に接続される。TFT152のゲート電極及びソース電極はオン電圧給電線161に接続され、TFT154のソース電極はオフ電圧給電線163に接続され、そのゲート電極はi行目の走査線112に接続される。
【選択図】図1
【解決手段】各行の容量線132にTFT152、154、156、158を設ける。i行目のTFT156のソース電極は第1給電線165に接続され、そのゲート電極はi行目の走査線112に接続され、TFT158のソース電極は第2給電線167に接続され、そのゲート電極はTFT152、154の共通ドレイン電極に接続され、TFT156、158のドレイン電極同士はi行目の容量線132に接続される。TFT152のゲート電極及びソース電極はオン電圧給電線161に接続され、TFT154のソース電極はオフ電圧給電線163に接続され、そのゲート電極はi行目の走査線112に接続される。
【選択図】図1
Description
本発明は、例えば、液晶などの電気光学物質を用いた電気光学装置、電気光学装置の駆動回路及びこの電気光学装置を有する電気機器に関し、特にデータ線の電圧振幅を抑える技術に関する。
従来の表示装置の駆動方法としては、画素スイッチング素子のオフ期間であって、当該画素スイッチング素子の次のオン期間までの間に、画素電極に接続された第1の配線に1垂直走査期間毎に電圧が逆向きに変化する変調信号を与えることにより、前記画素電極の電位を変化させ、当該電位の変化と画像信号電圧とを相互に重畳及び、又は相殺させて、表示材料に電圧を印加するというものが知られている(例えば、特許文献1参照)。これにより、データ線の電圧振幅を減少させて駆動回路の消費電力を減少させることができる。
特許第2568659号明細書
しかしながら、上記特許文献1に記載の従来装置にあっては、容量線を個別に駆動する回路の具体的な構成が開示されていない。例えば、この回路が、外部で生成した信号で制御する構成である場合には、実装密度の制約により高精細化できないと共に、引き出し線が増えるために表示領域の外側の所謂額縁が広くなってしまい、コストが嵩む。
これを回避するために、ゲート線上で蓄積容量を形成し、ゲート電圧を3値以上で変化させる構成が開示されているが、この場合、各ゲート線に対して少なくとも3値切り替えのスイッチ回路が必要となるため、ゲート電圧波形を生成する回路が複雑化する。
これを回避するために、ゲート線上で蓄積容量を形成し、ゲート電圧を3値以上で変化させる構成が開示されているが、この場合、各ゲート線に対して少なくとも3値切り替えのスイッチ回路が必要となるため、ゲート電圧波形を生成する回路が複雑化する。
そこで、本発明は、比較的簡易な回路構成でデータ線の電圧振幅を抑えることができる電気光学装置、電気光学装置の駆動回路及び電気機器を提供することを課題としている。
上記課題を解決するために、第1の発明に係る電気光学装置の駆動回路は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
を備える電気光学装置の駆動回路において、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
を備える電気光学装置の駆動回路において、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。
これにより、簡易な構成でデータ線の電圧振幅を抑えて消費電力を低減することができ
ると共に、表示品質を向上させることができる。
また、第2の発明は、第1の発明において、前記容量線駆動回路は、
前記容量線の各々に対応して、第1乃至第4トランジスタを有し、
一の容量線に対応する前記第1トランジスタは、ゲート電極及びソース電極が前記第4トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第2トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第4トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第1給電線に接続され、
前記第4トランジスタは、ゲート電極が前記第1および第2トランジスタのドレイン電極に共通接続され、ソース電極が前記第2給電線に接続され、
前記第3及び第4トランジスタのドレイン電極が当該一の容量線に接続されていることを特徴としている。
ると共に、表示品質を向上させることができる。
また、第2の発明は、第1の発明において、前記容量線駆動回路は、
前記容量線の各々に対応して、第1乃至第4トランジスタを有し、
一の容量線に対応する前記第1トランジスタは、ゲート電極及びソース電極が前記第4トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第2トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第4トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第1給電線に接続され、
前記第4トランジスタは、ゲート電極が前記第1および第2トランジスタのドレイン電極に共通接続され、ソース電極が前記第2給電線に接続され、
前記第3及び第4トランジスタのドレイン電極が当該一の容量線に接続されていることを特徴としている。
これにより、一の容量線に対応する走査線が選択されたとき、第3トランジスタをオン、第4トランジスタをオフとして、当該一の容量線に第1給電線の電圧を印加することができると共に、前記一の容量線に対応する走査線が非選択となっている間は、第3トランジスタをオフ、第4トランジスタをオンとして、当該一の容量線に第2給電線の電圧を印加することができる。そのため、容量線駆動回路の回路構成を複雑化することなく、データ線の電圧振幅を抑えることができる。
また、前記一の容量線に対応する走査線が非選択となっている非選択期間中は、第4トランジスタのゲート電極は第1トランジスタによってオン電圧にプルアップされるので、走査周期が長い部分表示であっても、当該一の容量線の電圧を第2給電線の電圧に保つことができる。
さらに、第3の発明は、第1又は第2の発明において、一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、前記第1および第2給電線の電圧が設定されていることを特徴としている。
さらに、第3の発明は、第1又は第2の発明において、一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、前記第1および第2給電線の電圧が設定されていることを特徴としている。
これにより、データ線駆動回路から供給するデータ信号は、容量線の電圧変化に応じた画素電極の電圧変化分を見越した電圧に設定することができるため、データ線の電圧振幅を抑えることができる。
また、第4の発明は、第3の発明において、前記第1給電線の電圧は、異なる2つの電圧が所定の周期で入れ替わり、前記第2の給電線の電圧は一定であることを特徴としている。
また、第4の発明は、第3の発明において、前記第1給電線の電圧は、異なる2つの電圧が所定の周期で入れ替わり、前記第2の給電線の電圧は一定であることを特徴としている。
これにより、一の走査線が非選択となっている期間において、当該一の走査線に対応する容量線の電圧を第2給電線の電圧で安定化させることができ、容量線の電圧変動に起因する表示品質への悪影響を防止することができる。
さらにまた、第5の発明は、第1乃至第4の発明の何れか1つにおいて、前記一の走査線が選択されたときに、当該一の走査線に対応する容量線の検出電圧が目標電圧となるような電圧信号を、前記第1給電線に供給する補正回路を備えることを特徴としている。
さらにまた、第5の発明は、第1乃至第4の発明の何れか1つにおいて、前記一の走査線が選択されたときに、当該一の走査線に対応する容量線の検出電圧が目標電圧となるような電圧信号を、前記第1給電線に供給する補正回路を備えることを特徴としている。
これにより、第3トランジスタのオン抵抗を大きくしても、容量線に発生する電圧歪みを生じることがなく、表示むら等の発生を防止して表示品質を向上させることができる。また、第3トランジスタのサイズを小さくすることができるので、表示領域よりも外側の所謂額縁領域を狭くすることができ、コストを削減することができる。
また、第6の発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。
また、第6の発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴としている。
これにより、簡易な構成でデータ線の電圧振幅を抑えて消費電力を低減することができると共に、表示品質を向上させることができる電気光学装置とすることができる。
さらに、第7の発明の電気機器は、第6の発明の電気光学装置を備えることを特徴としている。
これにより、消費電力の低下と表示品質の向上と実現した電気機器とすることができる。
さらに、第7の発明の電気機器は、第6の発明の電気光学装置を備えることを特徴としている。
これにより、消費電力の低下と表示品質の向上と実現した電気機器とすることができる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、第1の実施形態における電気光学装置10の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100を有し、この表示領域100の周辺に制御回路20、走査線駆動回路140、容量線駆動回路150、データ線駆動回路190が配置した構成となっている。このうち、表示領域100は、画素110が配列する領域であり、本実施形態では、320行の走査線112が行(X)方向に延在する一方、240列のデータ線114が列(Y)方向に延在するように、それぞれ設けられ、1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、画素110がそれぞれ配列している。
図1は、第1の実施形態における電気光学装置10の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示領域100を有し、この表示領域100の周辺に制御回路20、走査線駆動回路140、容量線駆動回路150、データ線駆動回路190が配置した構成となっている。このうち、表示領域100は、画素110が配列する領域であり、本実施形態では、320行の走査線112が行(X)方向に延在する一方、240列のデータ線114が列(Y)方向に延在するように、それぞれ設けられ、1〜320行目の走査線112と1〜240列目のデータ線114との交差に対応して、画素110がそれぞれ配列している。
なお、本実施形態では、画素110が表示領域100において縦320行×横240列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
また、1〜320行目の走査線112に対応して、それぞれ容量線132がX方向に延在して設けられている。
次に、画素110の詳細な構成について説明する。
また、1〜320行目の走査線112に対応して、それぞれ容量線132がX方向に延在して設けられている。
次に、画素110の詳細な構成について説明する。
図2は、画素110の構成を示す図であり、i行及びこれに隣接する(i+1)行と、j列及びこれに隣接する(j+1)列との交差に対応する2×2の計4画素分の構成を示している。
なお、iは、画素110が配列する行を一般的に示す場合の記号であって、1以上320以下の整数であり、jは、画素110が配列する列を一般的に示す場合の記号であって、1以上240以下の整数である。
なお、iは、画素110が配列する行を一般的に示す場合の記号であって、1以上320以下の整数であり、jは、画素110が配列する列を一般的に示す場合の記号であって、1以上240以下の整数である。
この図2に示されるように、各画素110は、画素スイッチング素子として機能するnチャネル型の薄膜トランジスタ(以下、TFTと称す)116と、画素容量(液晶容量)120と、蓄積容量130とを有する。各画素110については互いに同一構成なので、i行j列に位置するもので代表して説明すると、当該i行j列の画素110において、TFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj
列目のデータ線114に接続され、そのドレイン電極は画素容量120の一端たる画素電極118に接続されている。
列目のデータ線114に接続され、そのドレイン電極は画素容量120の一端たる画素電極118に接続されている。
また、画素容量120の他端はコモン電極108に接続されている。このコモン電極108は、図1に示されるように全ての画素110にわたって共通であり、コモン信号Vcomが供給される。なお、本実施形態においてコモン信号Vcomは、後述するように時間的に電圧LCcomで一定である。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1)行目の容量線132の電圧を示している。
なお、図2において、Yi、Y(i+1)は、それぞれi、(i+1)行目の走査線112に供給される走査信号を示し、また、Ci、C(i+1)は、それぞれi、(i+1)行目の容量線132の電圧を示している。
表示領域100は、画素電極118が形成された素子基板とコモン電極108が形成された対向基板との一対の基板同士を、電極形成面が互いに対向するように一定の間隙を保って貼り合わせるとともに、この間隙に液晶105を封止した構成となっている。このため、画素容量120は、画素電極118とコモン電極108とで誘電体の一種である液晶105を挟持したものとなり、画素電極118とコモン電極108との差電圧を保持する構成となっている。この構成において、画素容量120では、その透過光量が当該保持電圧の実効値に応じて変化する。
なお、本実施形態では説明の便宜上、画素容量120において保持される電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されているものとする。
また、i行j列の画素110における蓄積容量130は、一端が画素電極118(TFT116のドレイン電極)に接続されるとともに、他端がi行目の容量線132に接続されている。ここで、画素容量120および蓄積容量130における容量値を、それぞれCpixおよびCsとする。
また、i行j列の画素110における蓄積容量130は、一端が画素電極118(TFT116のドレイン電極)に接続されるとともに、他端がi行目の容量線132に接続されている。ここで、画素容量120および蓄積容量130における容量値を、それぞれCpixおよびCsとする。
説明を再び図1に戻すと、制御回路20は、各種の制御信号を出力して電気光学装置10における各部の制御等をするとともに、第1容量信号Vc1を第1給電線165に、第2容量信号Vc2を第2給電線167に、それぞれ供給する。また、制御回路20は、後述するオン電圧Vonをオン電圧給電線161に供給し、オフ電圧Voffをオフ電圧給電線163に供給するほか、コモン信号Vcomをコモン電極108に供給する。
表示領域100の周辺には、上述したように走査線駆動回路140や、容量線駆動回路150、データ線駆動回路190などの周辺回路が設けられている。
このうち、走査線駆動回路140は、制御回路20による制御にしたがって、1フレームの期間にわたって走査信号Y1、Y2、Y3、…、Y320を、それぞれ1、2、3、…、320行目の走査線112に供給するものである。すなわち、走査線駆動回路140は、走査線を1、2、3、…、320行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧(接地電位Gnd)に相当するLレベルとする。
このうち、走査線駆動回路140は、制御回路20による制御にしたがって、1フレームの期間にわたって走査信号Y1、Y2、Y3、…、Y320を、それぞれ1、2、3、…、320行目の走査線112に供給するものである。すなわち、走査線駆動回路140は、走査線を1、2、3、…、320行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧(接地電位Gnd)に相当するLレベルとする。
なお、詳細には、走査線駆動回路140は、図4に示されるように、制御回路20から供給されるスタートパルスDyをクロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、Y2、Y3、Y4、…、Y320を出力する。
容量線駆動回路150は、本実施形態では、1〜320行目の容量線132に対応して設けられたTFT152、154、156、158の組から構成される。ここで、i行目の容量線132に対応するTFT152、154、156、158について説明すると、当該TFT152(第1トランジスタ)のゲート電極及びソース電極は、オン電圧給電線
161に接続される。i行目のTFT154(第2トランジスタ)のゲート電極は、i行目の走査線112に接続され、そのソース電極は、オフ電圧給電線163に接続されるとともに、i行目におけるTFT152および154のドレイン電極同士がi行目のTFT158(第4トランジスタ)のゲート電極に接続されている。
容量線駆動回路150は、本実施形態では、1〜320行目の容量線132に対応して設けられたTFT152、154、156、158の組から構成される。ここで、i行目の容量線132に対応するTFT152、154、156、158について説明すると、当該TFT152(第1トランジスタ)のゲート電極及びソース電極は、オン電圧給電線
161に接続される。i行目のTFT154(第2トランジスタ)のゲート電極は、i行目の走査線112に接続され、そのソース電極は、オフ電圧給電線163に接続されるとともに、i行目におけるTFT152および154のドレイン電極同士がi行目のTFT158(第4トランジスタ)のゲート電極に接続されている。
一方、i行目のTFT156(第3トランジスタ)のゲート電極は、i行目の走査線112に接続され、そのソース電極は、第1給電線165に接続される。i行目のTFT158のソース電極は、第2給電線167に接続されるとともに、TFT156、158のドレイン電極同士がi行目の容量線132に接続されている。
ここで、オン電圧給電線161に供給されるオン電圧Vonは、それがTFT158のゲート電極に印加された場合に当該TFT158をオン状態(ソース・ドレイン電極間が導通状態)にさせる電圧であり、例えば電圧Vddである。また、オフ電圧給電線163に供給されるオフ電圧Voffは、それがTFT158のゲート電極に印加された場合に当該TFT158をオフ状態(ソース・ドレイン電極間が非導通状態)にさせる電圧であり、例えばゼロ電圧(接地電位Gnd)である。
ここで、オン電圧給電線161に供給されるオン電圧Vonは、それがTFT158のゲート電極に印加された場合に当該TFT158をオン状態(ソース・ドレイン電極間が導通状態)にさせる電圧であり、例えば電圧Vddである。また、オフ電圧給電線163に供給されるオフ電圧Voffは、それがTFT158のゲート電極に印加された場合に当該TFT158をオフ状態(ソース・ドレイン電極間が非導通状態)にさせる電圧であり、例えばゼロ電圧(接地電位Gnd)である。
また、TFT152、154、156、158の大きさは適宜変更しても良く、例えば、TFT156>=TFT158>=TFT154>=TFT152とする。
データ線駆動回路190は、走査線駆動回路140により選択される走査線112に位置する画素110の表示階調に応じた電圧であって、極性指示信号Polで指定された極性の電圧のデータ信号X1、X2、X3、…、X240を、1、2、3、…、240列目のデータ線114にそれぞれ供給するものである。
データ線駆動回路190は、走査線駆動回路140により選択される走査線112に位置する画素110の表示階調に応じた電圧であって、極性指示信号Polで指定された極性の電圧のデータ信号X1、X2、X3、…、X240を、1、2、3、…、240列目のデータ線114にそれぞれ供給するものである。
ここで、データ線駆動回路190は、縦320行×横240列のマトリクス配列に対応した記憶領域(図示省略)を有し、各記憶領域には、それぞれ対応する画素110の階調値(明るさ)を指定する表示データDaが記憶される。各記憶領域に記憶される表示データDaは、表示内容に変更が生じた場合に、制御回路20によってアドレスとともに変更後の表示データDaが供給されて書き換えられる。
データ線駆動回路190は、選択される走査線112に位置する画素110の表示データDaを記憶領域から読み出すとともに、当該階調値に応じた電圧であって指定された極性の電圧のデータ信号に変換し、データ線114に供給する動作を、選択される走査線112に位置する1〜240列のそれぞれについて実行する。
ここで、極性指示信号Polは、Hレベルであれば正極性書込を指定し、Lレベルであれば負極性書込を指定する信号であり、図4に示されるように、本実施形態では、1フレームの期間毎に極性反転する。すなわち、本実施形態では、1フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を1フレームの期間毎に反転させた面反転方式とする。このように極性反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
ここで、極性指示信号Polは、Hレベルであれば正極性書込を指定し、Lレベルであれば負極性書込を指定する信号であり、図4に示されるように、本実施形態では、1フレームの期間毎に極性反転する。すなわち、本実施形態では、1フレームの期間において画素に書き込む極性をすべて同一とし、この書込極性を1フレームの期間毎に反転させた面反転方式とする。このように極性反転する理由は、直流成分の印加による液晶の劣化を防止するためである。
また、本実施形態における書込極性については、画素容量120に対して表示階調に応じた電圧を保持させる際に、コモン電極108の電圧LCcomよりも画素電極118の電位を高位側とする場合を正極性といい、低位側とする場合を負極性という。一方、電圧については、特に説明のない限り、電源の接地電位Gndを基準としている。
なお、制御回路20は、クロック信号Clyの論理レベルが遷移するタイミングにおいてラッチパルスLpをデータ線駆動回路190に供給する。上述したように、走査線駆動回路140は、スタートパルスDyをクロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、Y2、Y3、Y4、…、Y320を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Clyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路190は、例えばラッチパルスLpを1フ
レームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスLpの供給タイミングによって、その選択の開始タイミングを知ることができる。
なお、制御回路20は、クロック信号Clyの論理レベルが遷移するタイミングにおいてラッチパルスLpをデータ線駆動回路190に供給する。上述したように、走査線駆動回路140は、スタートパルスDyをクロック信号Clyにしたがって順次シフトすること等によって、走査信号Y1、Y2、Y3、Y4、…、Y320を出力するので、走査線が選択される期間の開始タイミングは、クロック信号Clyの論理レベルが遷移するタイミングである。したがって、データ線駆動回路190は、例えばラッチパルスLpを1フ
レームの期間にわたってカウントし続けることによって何行目の走査線が選択されるのか、および、ラッチパルスLpの供給タイミングによって、その選択の開始タイミングを知ることができる。
なお、本実施形態において、素子基板には、表示領域100における走査線112や、データ線114、TFT116、画素電極118、蓄積容量130に加えて、容量線駆動回路150におけるTFT152、154、156、158、オン電圧給電線161、オフ電圧給電線163、第1給電線165、第2給電線167なども形成される。
図3は、このような素子基板のうち、容量線駆動回路150と表示領域100との境界付近の構成を示す平面図である。
図3は、このような素子基板のうち、容量線駆動回路150と表示領域100との境界付近の構成を示す平面図である。
この図に示されるように、本実施形態では、TFT116、152、154、156、158は、アモルファスシリコン型であって、そのゲート電極が半導体層よりも下側に位置するボトムゲート型である。
詳細には、第1導電層となるゲート電極層のパターニングにより、走査線112や、容量線132、TFT152のゲート電極が形成され、その上にゲート絶縁膜(図示省略)が形成され、さらにTFT116、152、154、156、158の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第2導電層となるITO(indium tin oxide)層のパターニングにより、矩形形状の画素電極118が形成され、さらに、第3導電層となるアルミニウムなどの金属層のパターニングによって、TFT116のソース電極となるデータ線114、オン電圧給電線161、オフ電圧給電線163、第1給電線165、第2給電線167が形成されるとともに、これらのTFTのドレイン電極が形成されている。
詳細には、第1導電層となるゲート電極層のパターニングにより、走査線112や、容量線132、TFT152のゲート電極が形成され、その上にゲート絶縁膜(図示省略)が形成され、さらにTFT116、152、154、156、158の半導体層が島状に形成されている。この半導体層の上には、保護層を介して第2導電層となるITO(indium tin oxide)層のパターニングにより、矩形形状の画素電極118が形成され、さらに、第3導電層となるアルミニウムなどの金属層のパターニングによって、TFT116のソース電極となるデータ線114、オン電圧給電線161、オフ電圧給電線163、第1給電線165、第2給電線167が形成されるとともに、これらのTFTのドレイン電極が形成されている。
ここで、TFT154、156のゲート電極は、走査線112からそれぞれY(下)方向にT字状に分岐した部分である。また、蓄積容量130は、画素電極118の下層において幅広となるように形成された容量線132の部分と当該画素電極118とにより上記ゲート絶縁膜を誘電体として挟持した構成である。
また、TFT152、154の共通ドレイン電極とTFT158のゲート電極とは、上記ゲート絶縁膜を貫通するコンタクトホール(図において×印)を介して、電気的な接続が図られている。同様に、TFT156、158の共通ドレイン電極と容量線132とは、コンタクトホールを介して電気的な接続が図られており、TFT152のゲート電極とオン電圧給電線161とは、コンタクトホールを介して電気的な接続が図られている。
また、TFT152、154の共通ドレイン電極とTFT158のゲート電極とは、上記ゲート絶縁膜を貫通するコンタクトホール(図において×印)を介して、電気的な接続が図られている。同様に、TFT156、158の共通ドレイン電極と容量線132とは、コンタクトホールを介して電気的な接続が図られており、TFT152のゲート電極とオン電圧給電線161とは、コンタクトホールを介して電気的な接続が図られている。
なお、画素電極118と対向するコモン電極108は、対向基板に形成されるので、素子基板の平面図を示す図3には現れない。
図3においては、あくまでも一例であり、TFTの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路150の素子を表示領域100に造り込むのではなく、ICチップを素子基板側に実装する構成としても良い。
図3においては、あくまでも一例であり、TFTの型については他の構造、例えばゲート電極の配置でいえばトップゲート型としても良いし、プロセスでいえばポリシリコン型としても良い。また、容量線駆動回路150の素子を表示領域100に造り込むのではなく、ICチップを素子基板側に実装する構成としても良い。
ICチップを素子基板側に実装する場合、走査線駆動回路140、容量線駆動回路150を、データ線駆動回路190とともに半導体チップとしてまとめても良いし、それぞれ別々のチップとしても良い。また、制御回路20については、FPC(flexible printed
circuit)基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
circuit)基板等を介して接続しても良いし、半導体チップとして素子基板に実装する構成としても良い。
また、本実施形態を透過型ではなく反射型とする場合には、画素電極118について反射性の導電層をパターニングしたものとしても良いし、別途の反射性金属層を持たせても良い。さらに、透過型および反射型の両者を組み合わせた、いわゆる半透過半反射型とし
ても良い。
次に、本実施形態に係る電気光学装置10の動作について説明する。
ても良い。
次に、本実施形態に係る電気光学装置10の動作について説明する。
図4は、第1の実施形態の動作を説明するためのタイムチャートである。
上述したように本実施形態では、面反転方式としている。このため、制御回路20は、極性指示信号Polについて、図4に示されるように、あるフレーム(「nフレーム」と表記している)の期間においてHレベルとして正極性書込を指定し、次の(n+1)フレームの期間においてLレベルとして負極性書込を指定して、以下同様に1フレームの期間毎に書込極性を反転させる。
上述したように本実施形態では、面反転方式としている。このため、制御回路20は、極性指示信号Polについて、図4に示されるように、あるフレーム(「nフレーム」と表記している)の期間においてHレベルとして正極性書込を指定し、次の(n+1)フレームの期間においてLレベルとして負極性書込を指定して、以下同様に1フレームの期間毎に書込極性を反転させる。
また、制御回路20は、nフレームにおいて、第1容量信号Vc1および第2容量信号Vc2を互いに同電位とする一方、(n+1)フレームにおいて、第1容量信号Vc1を、第2容量信号Vc2よりも電圧ΔVだけ相対的に上昇させる。このため、図4に示されるように、第2容量信号Vc2が電圧Vslで書込極性に拘わらずに一定であれば、第1容量信号Vc1は、nフレームにおいて同じ電圧Vslであり、(n+1)フレームにおいて電圧VslよりもΔVだけ高い電圧Vshとなる。
先ず、nフレームにおける動作について説明する。このnフレームにおいては、走査線駆動回路140によって最初に走査信号Y1がHレベルになる。
走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、1行目であって、1、2、3、…、240列目の画素の表示データDaを読み出すとともに、当該表示データDaで指定された電圧だけ、電圧LCcomを基準に高位側とした電圧のデータ信号X1、X2、X3、…、X240に変換し、それぞれ1、2、3、…、240列のデータ線114に供給する。
走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、1行目であって、1、2、3、…、240列目の画素の表示データDaを読み出すとともに、当該表示データDaで指定された電圧だけ、電圧LCcomを基準に高位側とした電圧のデータ信号X1、X2、X3、…、X240に変換し、それぞれ1、2、3、…、240列のデータ線114に供給する。
これにより例えば、j列目のデータ線114には、1行j列の画素110の表示データDaで指定された電圧だけ電圧LCcomよりも高位側とした正極性電圧がデータ信号Xjとして印加される。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の画素容量120には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の画素容量120には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。
一方、走査信号Y1がHレベルであれば、容量線駆動回路150では、1行目の容量線132に対応するTFT154、156がオンする。この容量線駆動回路150では、TFT152のソース及びゲートとソース間は抵抗器として働くので、TFT154がオンすると、TFT152、154のドレイン電圧はオフ電圧Voffとなり、TFT158のゲート電極にはオフ電圧Voffが印加されて当該TFT158がオフする。その結果、当該1行目の容量線132は、第1給電線165に接続された状態となって電圧Vslとなる。このため、1行1列〜1行240列の蓄積容量130には、それぞれ表示階調に応じた正極性の電圧と電圧Vslとの差電圧が書き込まれることになる。
次に、走査信号Y1がLレベルになるとともに、走査信号Y2がHレベルになる。
走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。また、走査信号Y1がLレベルであれば、容量線駆動回路150では、1行目の容量線132に対応するTFT154、156がオフする。TFT154がオフすると、TFT152、154のドレイン電圧はオン電圧Vonとなり、TFT158のゲート電極にはオン電圧Vonが印加されて当該TFT158がオンする。その結果、当該1行目の容量線132は、第2給電線167に接続された状態となるが、正極性書込を指定するnフレームにおいて、当該第2給電線167は第1給電線165と同じ電圧Vsl
であるために電位変動はしない。
走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。また、走査信号Y1がLレベルであれば、容量線駆動回路150では、1行目の容量線132に対応するTFT154、156がオフする。TFT154がオフすると、TFT152、154のドレイン電圧はオン電圧Vonとなり、TFT158のゲート電極にはオン電圧Vonが印加されて当該TFT158がオンする。その結果、当該1行目の容量線132は、第2給電線167に接続された状態となるが、正極性書込を指定するnフレームにおいて、当該第2給電線167は第1給電線165と同じ電圧Vsl
であるために電位変動はしない。
この1行目の容量線132が電圧Vslを維持する動作は、走査信号Y1がLレベルである間、即ち再び走査信号Y1がHレベルとなるまで継続することになる。
そして、極性指示信号PolがHレベルあって正極性書込が指示されていれば、走査信号Y2がHレベルになっても、1行1列〜1行240列の画素容量120および蓄積容量130においてそれぞれ保持された電圧に変化は生じない。
そして、極性指示信号PolがHレベルあって正極性書込が指示されていれば、走査信号Y2がHレベルになっても、1行1列〜1行240列の画素容量120および蓄積容量130においてそれぞれ保持された電圧に変化は生じない。
このように、1行目の容量線132は電圧Vslに維持されるため、1行1列〜1行240列の画素容量120および蓄積容量130において保持された電圧は再び走査信号Y1がHレベルとなるまで変化が生じないことになる。結局、1行1列〜1行240列の画素容量120は、それぞれ走査信号Y1がHレベルとなったときに画素電極118に印加されたデータ信号の電圧とコモン電極108の電圧LCcomとの差電圧、すなわち、表示階調に応じた電圧を保持し続けることになる。
一方、走査信号Y2がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、2行目であって1、2、3、…、240列目の画素の表示階調に応じた正極性電圧のデータ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ線114に供給する。これにより、2行1列〜2行240列の画素容量120には、それぞれ表示階調に応じた正極性電圧が書き込まれることになる。
なお、走査信号Y2がHレベルであれば、容量線駆動回路150では、2行目の容量線132に対応するTFT154、156がオンし、TFT158がオフする。このため、2行目の容量線132は第1給電線165に接続された状態となって、電圧Vslとなるので、2行1列〜2行240列の蓄積容量130には、それぞれ表示階調に応じた正極性電圧と電圧Vslとの差電圧が書き込まれることになる。
極性指示信号PolがHレベルとなるnフレームの期間では、以下同様な動作が、走査信号Y320がHレベルとなるまで繰り返される。これにより、すべての画素容量120にで、画素電極118に印加されたデータ信号の電圧、すなわち、表示階調に応じた正極性電圧とコモン電極108の電圧LCcomとの差電圧が保持され、また、すべての蓄積容量130には、表示階調に応じた正極性電圧と電圧Vslとの差電圧が保持されることになる。
次に、極性指示信号PolがLレベルとなる(n+1)フレームの動作について説明する。
この(n+1)フレームでは、制御回路20は、第1容量信号Vc1を、図4に示されるように、電圧VslよりもΔVだけ高い電圧Vshとするようになっている。また、走査信号YiがHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、i行目であって、1、2、3、…、240列目の画素の表示データDaに対応し、且つ負極性に対応したデータ信号X1、X2、X3、…、X240を出力するようになっている。
この(n+1)フレームでは、制御回路20は、第1容量信号Vc1を、図4に示されるように、電圧VslよりもΔVだけ高い電圧Vshとするようになっている。また、走査信号YiがHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、i行目であって、1、2、3、…、240列目の画素の表示データDaに対応し、且つ負極性に対応したデータ信号X1、X2、X3、…、X240を出力するようになっている。
したがって、(n+1)フレームにおけるi行j列の画素容量120の電圧変化は以下のようになる。
まず、走査信号YiがHレベルになると、i行j列のTFT116がオンするので、データ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加される。一方、走査信号YiがHレベルであれば、容量線駆動回路150においてi行目の容量線132に対応するTFT154、156がオンし、TFT158がオ
フするので、i行目の容量線132の電圧Ciは、第1給電線165の電圧Vshとなる。なお、コモン電極108は電圧LCcomで一定である。
まず、走査信号YiがHレベルになると、i行j列のTFT116がオンするので、データ信号Xjが画素容量120の一端(画素電極118)と蓄積容量130の一端とにそれぞれ印加される。一方、走査信号YiがHレベルであれば、容量線駆動回路150においてi行目の容量線132に対応するTFT154、156がオンし、TFT158がオ
フするので、i行目の容量線132の電圧Ciは、第1給電線165の電圧Vshとなる。なお、コモン電極108は電圧LCcomで一定である。
したがって、このときのデータ信号Xjの電圧をVjとすれば、i行j列における画素容量120には電圧(Vj−LCcom)が充電され、蓄積容量130には電圧(Vj−
Vsh)が充電される。
次に、走査信号YiがLレベルになると、i行j列のTFT116がオフする。また、走査信号YiがLレベルになると、容量線駆動回路150においてi行目の容量線132に対応するTFT154、156がオフし、TFT158がオンするので、i行目の容量線132の電圧Ciは、第2給電線167の電圧Vslとなり、走査信号YiがHレベルであったときと比較すると、電圧ΔVだけ低下する。これに対し、コモン電極108は電圧LCcomで一定である。したがって、画素容量120に蓄えられた電荷は、蓄積容量130に移動するので、画素電極118の電圧が低下する。
Vsh)が充電される。
次に、走査信号YiがLレベルになると、i行j列のTFT116がオフする。また、走査信号YiがLレベルになると、容量線駆動回路150においてi行目の容量線132に対応するTFT154、156がオフし、TFT158がオンするので、i行目の容量線132の電圧Ciは、第2給電線167の電圧Vslとなり、走査信号YiがHレベルであったときと比較すると、電圧ΔVだけ低下する。これに対し、コモン電極108は電圧LCcomで一定である。したがって、画素容量120に蓄えられた電荷は、蓄積容量130に移動するので、画素電極118の電圧が低下する。
詳細には、画素電極118の電圧は、走査信号YiがHレベルであったときのデータ信号の電圧Vjよりも、{Cs/(Cs+Cpix)}・ΔV(=ΔVpix)だけ低下することになる。ただし、ここでは各部の寄生容量は無視している。
ここで、走査信号YiがHレベルのときのデータ信号Xjは、画素電極118が電圧ΔVpixだけ低下することを見越した電圧Vjに設定される。すなわち、低下した後の画素電極118の電圧がコモン電極108の電圧LCcomよりも低位であって両者の差電圧がi行j列の表示階調に応じた値となるように設定される。
ここで、走査信号YiがHレベルのときのデータ信号Xjは、画素電極118が電圧ΔVpixだけ低下することを見越した電圧Vjに設定される。すなわち、低下した後の画素電極118の電圧がコモン電極108の電圧LCcomよりも低位であって両者の差電圧がi行j列の表示階調に応じた値となるように設定される。
図5は、データ信号と保持電圧との関係を示す図である。
本実施形態では、図5に示されるように、正極性書込となるnフレームにおいて、データ信号が白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb(+)までの範囲であって、階調が低く(暗く)なるにつれて電圧LCcomよりも高位側の電圧となる場合に、負極性書込となる(n+1)フレームにおいて画素を白色wとする場合には電圧Vb(+)とし、画素を黒色bとする場合には電圧Vw(+)となるように設定して、正極性の電圧範囲と同一であって、その階調関係を逆転させた設定とする。
本実施形態では、図5に示されるように、正極性書込となるnフレームにおいて、データ信号が白色wに相当する電圧Vw(+)から黒色bに相当する電圧Vb(+)までの範囲であって、階調が低く(暗く)なるにつれて電圧LCcomよりも高位側の電圧となる場合に、負極性書込となる(n+1)フレームにおいて画素を白色wとする場合には電圧Vb(+)とし、画素を黒色bとする場合には電圧Vw(+)となるように設定して、正極性の電圧範囲と同一であって、その階調関係を逆転させた設定とする。
また、(n+1)フレームにおいてデータ信号の電圧を書き込んだ後に、画素電極118が電圧ΔVpixだけ低下したとき、当該画素電極118の電圧が負極性の白色に相当する電圧Vw(−)から黒色に相当する電圧Vw(−)までの範囲であって、電圧LCcomを基準にして正極性の電圧と対称となるように、容量線132の電圧ΔVの低下分(Vsh−Vsl)を設定する。
これにより、負極性書込を指定する(n+1)フレームにおいて、電圧ΔVpixだけ低下したときの画素電極118の電圧は、表示階調に応じた負極性の電圧、すなわち、白色wに相当する電圧Vw(−)から黒色bに相当する電圧Vb(−)までの範囲であって、階調が低く(暗く)なるにつれて電圧LCcomよりも低位側の電圧にシフトする。
このように、本実施形態では、負極性書込を指定する(n+1)フレームにおけるデータ線の電圧範囲aは、正極性書込を指定するnフレームと同じであるが、シフト後における画素電極118の電圧が、表示階調に応じた負極性電圧となる。これにより、本実施形態によれば、データ線駆動回路190を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線114における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
このように、本実施形態では、負極性書込を指定する(n+1)フレームにおけるデータ線の電圧範囲aは、正極性書込を指定するnフレームと同じであるが、シフト後における画素電極118の電圧が、表示階調に応じた負極性電圧となる。これにより、本実施形態によれば、データ線駆動回路190を構成する素子の耐圧が狭くて済むだけでなく、容量が寄生するデータ線114における電圧振幅も狭くなるので、その寄生容量により無駄に電力が消費されることもなくなる。
すなわち、コモン電極108が電圧LCcomに保たれるとともに、容量線132の電圧を、各フレームにわたって一定とした構成において、画素容量120を交流駆動する場合、画素電極118に、あるフレームにおいて階調に応じて正極性の電圧Vw(+)から
電圧Vb(+)までの範囲の電圧で書き込んだときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Vw(−)から電圧Vb(−)までの範囲であって、電圧LCcomを基準に反転させた電圧を書き込まなければならない。つまり、データ信号の電圧は図5における範囲bにわたる。そのため、データ線駆動回路190を構成する素子の耐圧も範囲bに対応させる必要があるだけでなく、容量が寄生するデータ線114において範囲bで電圧が変化すると、その寄生容量により無駄に電力が消費される、という不都合が発生してしまう。これに対して、本実施形態では、データ線の電圧は範囲aで変化することになり、範囲bに比べておおよそ半減するので、上記のような不具合は解消される。
電圧Vb(+)までの範囲の電圧で書き込んだときには、階調に変化がなければ、次のフレームにおいて負極性に対応した電圧Vw(−)から電圧Vb(−)までの範囲であって、電圧LCcomを基準に反転させた電圧を書き込まなければならない。つまり、データ信号の電圧は図5における範囲bにわたる。そのため、データ線駆動回路190を構成する素子の耐圧も範囲bに対応させる必要があるだけでなく、容量が寄生するデータ線114において範囲bで電圧が変化すると、その寄生容量により無駄に電力が消費される、という不都合が発生してしまう。これに対して、本実施形態では、データ線の電圧は範囲aで変化することになり、範囲bに比べておおよそ半減するので、上記のような不具合は解消される。
このように、上記第1の実施形態では、容量線駆動回路で、一の走査線に対応して設けられた容量線に対し、当該一の走査線が選択されたときに第1給電線を選択し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線を選択して、それぞれ選択した給電線の電圧を印加するので、データ線の電圧振幅を抑えることができ、データ線に係る寄生容量によって発生する消費電力を低減することができると共に、表示品質を向上させることができる。
また、一の容量線に対応する走査線が選択されたとき、第3トランジスタをオン、第4トランジスタをオフとして、当該一の容量線に第1給電線の電圧を印加することができると共に、前記一の容量線に対応する走査線が非選択となっている間は、第3トランジスタをオフ、第4トランジスタをオンとして、当該一の容量線に第2給電線の電圧を印加することができる。このように、1行分の容量線を駆動するのに、4つのTFTで足り、さらに、別途制御信号や制御電圧も不要である。このため、容量線駆動回路の回路構成を複雑化することなく、データ線の電圧振幅を抑えることができる。
さらに、2値のゲート電圧で容量線の電位を制御可能となるため、実装密度の増加やゲート電圧波形を生成する回路構成の複雑化を避けることができる。
また、前記一の容量線に対応する走査線が非選択となっている非選択期間中は、第4トランジスタのゲート電極は第1トランジスタによってオン電圧にプルアップされるので、全画面を表示領域とする全画面表示モードと、全画面のうち一部の領域を表示領域とし、他の領域を非表示領域とする部分表示モードとを選択可能な構成において、走査周期が長い部分表示であっても、当該一の容量線の電圧を第2給電線の電圧に保つことができる。このように、簡易な回路構成でちらつき等の表示不良の発生を防止することができる。
また、前記一の容量線に対応する走査線が非選択となっている非選択期間中は、第4トランジスタのゲート電極は第1トランジスタによってオン電圧にプルアップされるので、全画面を表示領域とする全画面表示モードと、全画面のうち一部の領域を表示領域とし、他の領域を非表示領域とする部分表示モードとを選択可能な構成において、走査周期が長い部分表示であっても、当該一の容量線の電圧を第2給電線の電圧に保つことができる。このように、簡易な回路構成でちらつき等の表示不良の発生を防止することができる。
さらに、一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、第1および第2給電線の電圧を設定するので、データ線駆動回路から供給するデータ信号は、容量線の電圧変化に応じた画素電極の電圧変化分を見越した電圧に設定することができるため、データ線の電圧振幅を抑えることができる。
また、第1給電線の電圧を、異なる2つの電圧が所定の周期で入れ替わるものとし、第2の給電線の電圧を一定とするので、データ線の電圧振幅を抑えることができると共に、一の走査線が非選択となっている期間において、当該一の走査線に対応する容量線の電圧を第2給電線の電圧で安定化させて、容量線の電圧変動に起因する表示品質への悪影響を防止することができる。
また、第1給電線の電圧を、異なる2つの電圧が所定の周期で入れ替わるものとし、第2の給電線の電圧を一定とするので、データ線の電圧振幅を抑えることができると共に、一の走査線が非選択となっている期間において、当該一の走査線に対応する容量線の電圧を第2給電線の電圧で安定化させて、容量線の電圧変動に起因する表示品質への悪影響を防止することができる。
次に、本発明における第2の実施形態について説明する。
この第2の実施形態は、前述した第1の実施形態において、i行目の走査線112が選択されたときに、i行目の走査線112に対応する容量線132の検出電圧が目標電圧となるような電圧信号を、第1給電線168に供給するための補正回路を追加したものである。
この第2の実施形態は、前述した第1の実施形態において、i行目の走査線112が選択されたときに、i行目の走査線112に対応する容量線132の検出電圧が目標電圧となるような電圧信号を、第1給電線168に供給するための補正回路を追加したものである。
図6は、第2の実施形態における電気光学装置10の構成を示すブロック図である。
この図6に示すように、第2の実施形態における電気光学装置10は、図1に示す電気光学装置10に、第1容量信号出力回路170及びTFT171を追加したことを除いては、図1と同様の構成を有するため、構成の異なる部分を中心に説明する。
TFT171は、1〜320行目の容量線132に対応して設けられている。i行目の容量線132に対応するTFT171について説明すると、当該TFT171のゲート電極はi行目の走査線112に接続され、ソース電極は電位監視線Senceと接続し、ドレイン電極はi行目の容量線132に接続されている。
この図6に示すように、第2の実施形態における電気光学装置10は、図1に示す電気光学装置10に、第1容量信号出力回路170及びTFT171を追加したことを除いては、図1と同様の構成を有するため、構成の異なる部分を中心に説明する。
TFT171は、1〜320行目の容量線132に対応して設けられている。i行目の容量線132に対応するTFT171について説明すると、当該TFT171のゲート電極はi行目の走査線112に接続され、ソース電極は電位監視線Senceと接続し、ドレイン電極はi行目の容量線132に接続されている。
すなわち、TFT171は、走査信号YiがHレベルとなる期間(TFT156がオンする期間)でオンし、容量線132の電位を電位監視線Senceに与えるものである。
制御回路20は、各種制御信号を出力して電気光学装置10における各部の制御等をするとともに、第1目標信号Vc1refを、第1容量信号出力回路170に供給する。
図7は、第1容量信号出力回路170の構成を示す図である。
制御回路20は、各種制御信号を出力して電気光学装置10における各部の制御等をするとともに、第1目標信号Vc1refを、第1容量信号出力回路170に供給する。
図7は、第1容量信号出力回路170の構成を示す図である。
この図7に示すように、第1容量信号回路170は、オペアンプ172と、抵抗器173とを有する。オペアンプ172の出力端は、オン電圧給電線161に接続され、電位監視線Senceがオペアンプ172の反転入力端(−)に接続されている。また、オペアンプ172の非反転入力端(+)には、制御回路20からの第1目標信号Vc1refが供給される。そして、オペアンプ172の出力端と反転入力端(−)との間に抵抗器173が挿入されている。
このような構成により、第1容量信号出力回路170は、容量線132の電圧が第1目標信号Vc1refとなるように負帰還制御した第1容量信号Vc1をオン電圧給電線161に出力することになる。なお、このときTFT171は抵抗として働く。
ここで、第1容量信号出力回路170及びTFT171で補正回路を構成している。
次に、第2の実施形態の動作について説明する。
ここで、第1容量信号出力回路170及びTFT171で補正回路を構成している。
次に、第2の実施形態の動作について説明する。
制御回路20は、nフレームの期間にわたって、極性指定信号PolをHレベルとし、第1目標信号Vc1refを電圧Vslとする。また、制御回路20は、(n+1)フレームの期間にわたって、極性指定信号PolをLレベルとし、第1目標信号Vc1refを電圧Vshとする。
ここでは、nフレームにおける動作について説明する。このnフレームにおいては、走査線駆動回路140によって最初に走査信号Y1がHレベルになる。
ここでは、nフレームにおける動作について説明する。このnフレームにおいては、走査線駆動回路140によって最初に走査信号Y1がHレベルになる。
走査信号Y1がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、1行目であって、1、2、3、…、240列目の画素の表示データDaを読み出すとともに、当該表示データDaで指定された電圧だけ、電圧LCcomを基準に高位側とした電圧のデータ信号X1、X2、X3、…、X240に変換し、それぞれ1、2、3、…、240列のデータ線114に供給する。
これにより例えば、j列目のデータ線114には、1行j列の画素110の表示データDaで指定された電圧だけ電圧LCcomよりも高位側とした正極性電圧がデータ信号Xjとして印加される。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の画素容量120には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。
走査信号Y1がHレベルになると、1行1列〜1行240列の画素におけるTFT116がオンするので、これらの画素電極118には、データ信号X1、X2、X3、…、X240が印加される。このため、1行1列〜1行240列の画素容量120には、それぞれ表示階調に応じた正極性の電圧が書き込まれることになる。
一方、走査信号Y1がHレベルであれば、容量線駆動回路150では、1行目の容量線
132に対応するTFT154、156がオンする。その結果、当該1行目の容量線132は、第1給電線165に接続された状態となる。nフレームにおいて、第1給電線165には、第1容量信号出力回路170によって第1目標信号Vc1refの電圧Vslとなるように制御された第1容量信号Vc1が供給されるので、1行目の容量線132の電圧は、電圧Vslとなる。このため、1行1列〜1行240列の蓄積容量130には、それぞれ表示階調に応じた正極性の電圧と電圧Vslとの差電圧が書き込まれることになる。
132に対応するTFT154、156がオンする。その結果、当該1行目の容量線132は、第1給電線165に接続された状態となる。nフレームにおいて、第1給電線165には、第1容量信号出力回路170によって第1目標信号Vc1refの電圧Vslとなるように制御された第1容量信号Vc1が供給されるので、1行目の容量線132の電圧は、電圧Vslとなる。このため、1行1列〜1行240列の蓄積容量130には、それぞれ表示階調に応じた正極性の電圧と電圧Vslとの差電圧が書き込まれることになる。
次に、走査信号Y1がLレベルになるとともに、走査信号Y2がHレベルになる。
走査信号Y2がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、2行目であって1、2、3、…、240列目の画素の表示階調に応じた正極性電圧のデータ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ線114に供給する。これにより、2行1列〜2行240列の画素容量120には、それぞれ表示階調に応じた正極性電圧が書き込まれることになる。
走査信号Y2がHレベルになるタイミングにおいてラッチパルスLpが出力されると、データ線駆動回路190は、2行目であって1、2、3、…、240列目の画素の表示階調に応じた正極性電圧のデータ信号X1、X2、X3、…、X240を、それぞれ1、2、3、…、240列のデータ線114に供給する。これにより、2行1列〜2行240列の画素容量120には、それぞれ表示階調に応じた正極性電圧が書き込まれることになる。
一方、走査信号Y1がLレベルになると、1行1列〜1行240列の画素におけるTFT116がオフする。また、走査信号Y1がLレベルであれば、容量線駆動回路150では、1行目の容量線132に対応するTFT154、156がオフする。その結果、当該1行目の容量線132は第2給電線167に接続された状態となり、1行目の容量線132の電圧は電圧Vslを維持する。このため、2行1列〜2行240列の蓄積容量130には、それぞれ表示階調に応じた正極性の電圧と電圧Vslとの差電圧が書き込まれることになる。
極性指示信号PolがHレベルとなるnフレームの期間では、以下同様な動作が、走査信号Y320がHレベルとなるまで繰り返される。
このように、第1容量信号出力回路170は、電位監視線Senceを介して検出した容量線132の電圧が第1目標信号Vc1refの電圧となるように、第1容量信号Vc1をオン電圧給電線161に出力するので、走査信号YiがHレベルとなる期間におけるi行目の容量線132の電圧は、ノイズ等の影響があっても、正極性書込が指定されていれば電圧Vslに、負極性書込が指定されていれば電圧Vshに、それぞれ保たれることになる。
このように、第1容量信号出力回路170は、電位監視線Senceを介して検出した容量線132の電圧が第1目標信号Vc1refの電圧となるように、第1容量信号Vc1をオン電圧給電線161に出力するので、走査信号YiがHレベルとなる期間におけるi行目の容量線132の電圧は、ノイズ等の影響があっても、正極性書込が指定されていれば電圧Vslに、負極性書込が指定されていれば電圧Vshに、それぞれ保たれることになる。
そのため、TFT156のオン抵抗が大きくても、容量線132に発生する電圧歪みは生じず、表示むら等は発生しない。
このように、上記第2の実施形態では、ある行の走査線が選択されたときに、当該行の容量線の電圧を第1目標信号の電圧となるように補正するので、第3トランジスタのオン抵抗を大きくしても、容量線に発生する電圧歪みを生じることがなく、表示むら等の発生を防止して表示品質を向上させることができる。また、第3トランジスタのサイズを小さくすることができるので、表示領域よりも外側の所謂額縁領域を狭くすることができ、コストを削減することができる。
このように、上記第2の実施形態では、ある行の走査線が選択されたときに、当該行の容量線の電圧を第1目標信号の電圧となるように補正するので、第3トランジスタのオン抵抗を大きくしても、容量線に発生する電圧歪みを生じることがなく、表示むら等の発生を防止して表示品質を向上させることができる。また、第3トランジスタのサイズを小さくすることができるので、表示領域よりも外側の所謂額縁領域を狭くすることができ、コストを削減することができる。
なお、上記各実施形態においては、第2容量信号Vc2を電圧Vslで一定とする場合について説明したが、第2容量信号Vc2を電圧Vshで一定とすることもできる。更に第2容量信号Vc2を電圧Vslと電圧Vshの中間電圧で一定としても良い。即ち、正極性書き込み、負極性書き込みの両方の場合で、保持容量線の電圧を書き込み後変化させても良い。
また、上記各実施形態においては、面反転方式で駆動する場合について説明したが、1行毎に書込極性を反転するライン反転方式で駆動することもできる。この場合、第2容量
信号Vc2は電圧Vslで一定としても、電圧Vshで一定としてもよい。また、第2容量信号Vc2を電圧LCcomで一定としてもよい。
また、上記各実施形態においては、本発明を、液晶を用いた電気光学装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた電気光学装置に適用することもできる。例えば、有機ELや発光ポリマーなどのOLED素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど、各種の電気光学装置に対して本発明を適用することができる。
信号Vc2は電圧Vslで一定としても、電圧Vshで一定としてもよい。また、第2容量信号Vc2を電圧LCcomで一定としてもよい。
また、上記各実施形態においては、本発明を、液晶を用いた電気光学装置に適用する場合について説明したが、液晶以外の電気光学物質を用いた電気光学装置に適用することもできる。例えば、有機ELや発光ポリマーなどのOLED素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど、各種の電気光学装置に対して本発明を適用することができる。
次に、上述した電気光学装置10を適用した電子機器について説明する。
図8は、電気光学装置10を適用した携帯電話1200の構成を示す斜視図である。
この図8に示すように、携帯電話1200は、複数の操作ボタン1201のほか、受話口1202、送話口1203とともに、上述した表示領域100を備えるものである。なお、電気光学装置10のうち、表示領域100以外の構成要素については電話器に内蔵されるので、外観としては現れない。
図8は、電気光学装置10を適用した携帯電話1200の構成を示す斜視図である。
この図8に示すように、携帯電話1200は、複数の操作ボタン1201のほか、受話口1202、送話口1203とともに、上述した表示領域100を備えるものである。なお、電気光学装置10のうち、表示領域100以外の構成要素については電話器に内蔵されるので、外観としては現れない。
また、電気光学装置10が適用される電子機器としては、図8に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置10が適用可能であることは言うまでもない。
10…電気光学装置、20…制御回路、100…表示領域、108…コモン電極、110…画素、112…走査線、114…データ線、116…TFT、120…画素容量、130…蓄積容量、132…容量線、140…走査線駆動回路、150…容量線駆動回路、152、154、156、158…TFT、161…オン電圧給電線、163…オフ電圧給電線、165…第1給電線、167…第2給電線、170…第1容量信号出力回路、171…TFT、1200…携帯電話
Claims (7)
- 複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
を備える電気光学装置の駆動回路において、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴とする電気光学装置の駆動回路。 - 前記容量線駆動回路は、
前記容量線の各々に対応して、第1乃至第4トランジスタを有し、
一の容量線に対応する前記第1トランジスタは、ゲート電極及びソース電極が前記第4トランジスタをオンさせるためのオン電圧を給電するオン電圧給電線に接続され、
前記第2トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第4トランジスタをオフさせるためのオフ電圧を給電するオフ電圧給電線に接続され、
前記第3トランジスタは、ゲート電極が当該一の容量線に対応する走査線に接続され、ソース電極が前記第1給電線に接続され、
前記第4トランジスタは、ゲート電極が前記第1および第2トランジスタのドレイン電極に共通接続され、ソース電極が前記第2給電線に接続され、
前記第3及び第4トランジスタのドレイン電極が当該一の容量線に接続されていることを特徴とする請求項1に記載の電気光学装置の駆動回路。 - 一の容量線に対応する走査線が非選択となったとき、当該一の容量線の電圧が変化するように、前記第1および第2給電線の電圧が設定されていることを特徴とする請求項1又は2に記載の電気光学装置の駆動回路。
- 前記第1給電線の電圧は、異なる2つの電圧が所定の周期で入れ替わり、前記第2の給電線の電圧は一定であることを特徴とする請求項3に記載の電気光学装置の駆動回路。
- 前記一の走査線が選択されたときに、当該一の走査線に対応する容量線の検出電圧が目標電圧となるような電圧信号を、前記第1給電線に供給する補正回路を備えることを特徴とする請求項1乃至4の何れか1項に記載の電気光学装置の駆動回路。
- 複数の走査線と、複数のデータ線と、前記複数の走査線に対応して設けられた複数の容量線と、
前記複数の走査線と前記複数のデータ線とのそれぞれの交差に対応して設けられ、前記データ線、前記走査線、及び画素電極に接続されるとともに、接続された当該走査線が選択されたときに前記画素電極が前記データ線と導通状態となる画素スイッチング素子と、
前記画素スイッチング素子に接続された画素電極と、
前記画素電極とコモン電極との間に介挿された画素容量と、
前記容量線と前記画素電極との間に介挿された蓄積容量と、を含む画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
一の走査線に対応して設けられた容量線に対して、当該一の走査線が選択されたときに第1給電線の電圧を印加し、当該一の走査線が非選択となってから再び当該一の走査線が選択されるまで第2給電線の電圧を印加する容量線駆動回路と、
選択された走査線に対応する画素に対し、当該画素の表示階調に対応したデータ信号を、データ線を介して供給するデータ線駆動回路と、
を備えることを特徴とする電気光学装置。 - 請求項6に記載の電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120552A JP2008275969A (ja) | 2007-05-01 | 2007-05-01 | 電気光学装置、電気光学装置の駆動回路及び電気機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007120552A JP2008275969A (ja) | 2007-05-01 | 2007-05-01 | 電気光学装置、電気光学装置の駆動回路及び電気機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008275969A true JP2008275969A (ja) | 2008-11-13 |
JP2008275969A5 JP2008275969A5 (ja) | 2011-01-20 |
Family
ID=40053990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007120552A Withdrawn JP2008275969A (ja) | 2007-05-01 | 2007-05-01 | 電気光学装置、電気光学装置の駆動回路及び電気機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008275969A (ja) |
-
2007
- 2007-05-01 JP JP2007120552A patent/JP2008275969A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100949636B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전기기기 | |
JP4415393B2 (ja) | 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法 | |
US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
JP4670834B2 (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
KR100927516B1 (ko) | 전기 광학 장치, 구동 회로 및 전자기기 | |
JP4420080B2 (ja) | 走査線駆動回路、電気光学装置及び電子機器 | |
JP4254824B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4277891B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4349446B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4192980B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4215109B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4428401B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
JP2009175278A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4929852B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008040202A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008275969A (ja) | 電気光学装置、電気光学装置の駆動回路及び電気機器 | |
JP2008292536A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009223173A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4811445B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP4858521B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015400A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2009192625A (ja) | 電気光学装置、駆動回路および電子機器 | |
JP2008015399A (ja) | 電気光学装置、駆動回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20110705 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110802 |