JP2008271172A

JP2008271172A - 高効率増幅器

Info

Publication number: JP2008271172A
Application number: JP2007111222A
Authority: JP
Inventors: Satoru Ishizaka; 哲石坂; Kazuhisa Yamauchi; 和久山内; Masatoshi Nakayama; 正敏中山; Kenichi Horiguchi; 健一堀口; Yasukimi Onaka; 康公大中
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-04-20
Filing date: 2007-04-20
Publication date: 2008-11-06

Abstract

【課題】ＲＦ電力増幅トランジスタのゲート電極に対して、波形歪みのない制御信号を印加することができ、またさらに、制御回路の電源電圧を低く抑えることができ、また出力インピーダンスを低くした制御回路を備えた高効率増幅器を提供する。
【解決手段】ＲＦ信号を入力して増幅するトランジスタを含む増幅装置(１１０)と、前記ＲＦ信号の包絡線信号又はベースバンド信号からこれに応じた制御信号を発生する制御信号発生手段(１０１，１０８，１０９)と、前記制御信号発生手段からの制御信号を前記増幅装置のトランジスタのゲート電極に印加する制御ドライバ(１１５)と、を備え、前記制御ドライバを出力インピーダンスの低い回路で構成した。
【選択図】図１

Description

この発明は通信用や放送用等に使用される高効率増幅器に関する。

近年、求められる通信容量は増大の一途をたどっており、これに伴い、情報源符号方式、ディジタル変調方式そして、多元接続方式に改良が重ねられ続けている。変調方式によっては増幅器に次のような問題を与える。

例えば、変調方式としてＯＦＤＭ(Orthogonal Frequency Division Multiplex)が無線通信信号として採用されるようになった。このＯＦＤＭは包絡線振幅変動が大きいことが特徴であり、このため増幅器には線形性が求められる。平均電力と最大瞬時電力の差(ピークファクタ)が大きいことから増幅器の線形性を得るために動作点は、飽和電力に対して１／１０程度の電力にする必要がある。そのため、増幅器の効率が低下する問題がある。

そこで、バックオフをとった領域でも高効率な特性を実現できる手法として、ドハティ増幅器がある。ドハティ増幅器は、この出力バックオフを確保した点において、線形性を確保しながら効率の改善を図ることが可能である。しかしながら、ドハティ増幅器は、キャリア増幅器及びピーク増幅器増幅器の入出力整合条件、バイアス条件、そして負荷線路条件で効率が異なってくる。

例えば非特許文献１に開示された従来のドハティ増幅器は、図２の(ａ)に符号２０１で示すように、入力部から方向性結合器(カプラ)を用いてＲＦ信号を取り出し、ダイオードを用いた包絡線検波器により包絡線振幅電圧を抽出し、包絡線整形回路２０２へ出力する。包絡線整形回路２０２は、図２の(ｂ)に示す特性２１１を有しており、増幅器への入力電力レベルに応じてキャリア増幅器及びピーク増幅器のＲＦトランジスタへ印加するためのゲート電圧を決定し、ゲート電極に印加する機能を有する。例えば、ドハティ増幅器２０１への入力電力レベルが２０ｄＢｍである場合、特性２１１より、キャリア増幅器のゲート電極に３．８Ｖ程度、ピーク増幅器のゲート電極に１．５Ｖ程度の電圧が印加されることがわかる。

Jeonghyeon Cha、et al."An Adaptive Bias Controlled Power Amplifier with a Load-Modulated Combining Scheme for High Efficiency and Linearity"、2003 IEEE MTT-S Digest、pp.81-84

このような従来のドハティ増幅器にあるような包絡線整形回路(制御回路)をバイアス制御技術に適用する際、以下のような問題がある。
大出力基地局増幅器に用いられる大出力トランジスタは一般的に入力容量が大きい。このため、制御回路からゲート電極側を見た容量は大きくなる。よって従来のようなオペアンプを用いてＲＦトランジスタのゲート電極を制御する場合、オペアンプが供給できる電流量は少ないため、電荷の充放電に時間がかかる。その結果、ゲート電極とＧＮＤ間に発生する電圧は入力した電圧波形と異なる波形が発生する問題がある。つまり、図２の(ｃ)に制御信号２３１で示す方形波を印加した場合、ゲート電極とＧＮＤ間に実際に印加される波形は波形２３２のように角の取れたなまった波形となる。ここで制御回路からゲート電極側を見た容量は、トランジスタの入力容量およびトランジスタから見た入力整合回路側の容量の和であらわされる。このことは、入力電力に対して誤ったゲート電圧が印加されることになり、結果として所望の出力電力や歪特性が得られなくなることを意味している。そのため、入力電力に応じて所望の電圧を正確にトランジスタのゲート電極に印加する必要がある。

また、ゲート電極にはピンチオフ電圧以上の電圧を印加する必要があるため、ゲート電極制御にて高い電圧を必要とする場合、オペアンプを用いた制御回路は、ＦＥＴのゲートなど低インピーダンスの負荷をつなぐと、制御回路出力インピーダンスが高いので、負荷に電圧を発生させるためには制御回路の電源電圧を高くする必要がある。

この発明は、上記の課題を解決するためになされたもので、ＲＦ電力増幅トランジスタのゲート電極に対して、波形歪みのない制御信号を印加することができ、またさらに、制御回路の電源電圧を低く抑えることができ、また出力インピーダンスを低くした制御回路を備えた高効率増幅器を提供することを目的とする。

この発明は、ＲＦ信号を入力して増幅するトランジスタを含む増幅装置と、前記ＲＦ信号の包絡線信号又はベースバンド信号からこれに応じた制御信号を発生する制御信号発生手段と、前記制御信号発生手段からの制御信号を前記増幅装置のトランジスタのゲート電極に印加する制御ドライバと、を備え、前記制御ドライバを出力インピーダンスの低い回路で構成したことを特徴とする高効率増幅器にある。

この発明では、ＲＦ電力増幅トランジスタのゲート電極に対して、波形歪みのない制御信号を印加することができ、またさらに、制御回路の電源電圧を低く抑えることができ、また出力インピーダンスを低くした制御回路を備えた高効率増幅器を提供できる。

実施の形態１．
図１はこの発明の一実施の形態による高効率増幅器の構成を示す図である。ＲＦ入力信号は電力分配器１０１の入力端子に入力され、電力分配器１０１の２つの出力端子にそれぞれ接続された検波器１０８及び遅延線路１１１に分配される。検波器１０８の出力端子は制御信号発生器１０９の入力端子に接続される。制御信号発生器１０９の出力端子は制御ドライバ１１５の入力端子に接続される。制御ドライバ１１５の出力端子はＲＦチョークコイル１１６の入力側である一端に接続される。ＲＦチョークコイル１１６の出力側である他端は増幅装置１１０の電力増幅器である例えばＲＦ電力増幅トランジスタ１０４のゲート電極１０３に接続される。なお制御ドライバ１１５の１１８は制御信号発生器１０９の出力電力により制御される理想の交流電圧源、１１７は内部抵抗を示す。

遅延線路１１１の入力側である一端は電力分配器１０１の１つの出力端子に接続され、出力側である他端は増幅装置１１０の入力整合回路１０２の入力端子に接続される。入力整合回路(ＭＣ)１０２の出力端子はＲＦ電力増幅トランジスタ１０４のゲート電極１０３に接続される。ＲＦ電力増幅トランジスタ１０４の出力端子であるドレイン電極は、出力整合回路(ＭＣ)１０５の入力端子に接続され、出力整合回路１０５の出力端子から高効率増幅器の出力信号が出力される。ＲＦ電力増幅トランジスタ１０４のソース電極は、グランドに接続されている。

ドレイン電圧端子１０７は、ＲＦチョークコイル１０６の一端に接続され、ＲＦチョークコイル１０６の他端はＲＦ電力増幅トランジスタ１０４のドレイン電極に接続される。なお、ＲＦ電力増幅トランジスタ１０４は、ユニポーラ型、バイポーラ型の両方が適用可能である。

また、電力分配器１０１、検波器１０８、制御信号発生器１０９が制御信号発生手段を構成する。

次に動作について説明する。図１の電力分配器１０１にＲＦ信号が入力されると、検波器１０８及び遅延線路１１１に電力分配される。検波器１０８にＲＦ信号が入力されると、検波器１０８は、ＲＦ信号の包絡線振幅を電圧値に変換し、制御信号発生器１０９に出力する。制御信号発生器１０９は、包絡線振幅|ａ(ｔ)|が入力されると、線形性或いは効率を改善する予め定められた特性ｆに基づき、ゲート電極１０３に印加する電圧値Ｖｇ(ｔ)に変換し、これを制御信号として制御ドライバ１１５に出力する。制御ドライバ１１５は制御信号をＲＦチョークコイル１１６に出力する。ＲＦチョークコイル１１６はＲＦ電力増幅トランジスタ１０４のゲート電極１０３からのＲＦ信号を遮断する。ＲＦチョークコイル１１６は、制御ドライバ１１５からの制御信号をＲＦ電力増幅トランジスタ１０４のゲート電極１０３に出力する。

制御ドライバ１１５とＲＦ電力増幅トランジスタ１０４について説明する。制御ドライバ１１５の出力インピーダンス１１２をＲ_source、ゲート電極１０３から入力整合回路１０２側を見た入力整合回路容量１１３をＣ_in、ゲート電極１０３からＲＦ電力増幅トランジスタ１０４側を見たゲート電極入力容量１１４をＣ_gとする。出力インピーダンス１１２(Ｒ_source)が低い制御ドライバ１１５を用いて電流供給量を高めて、入力整合回路容量１１３(Ｃ_in)、ゲート電極入力容量１１４(Ｃ_g)の両端に所望の電圧を発生させる。

電力分配器１０１から出力されたＲＦ信号は遅延線路１１１により所定の遅延時間を経て入力整合回路１０２に入力される。入力整合回路１０２は信号線路の特性インピーダンスからＲＦ電力増幅トランジスタ１０４の予め定められた入力インピーダンスに整合するようにＲＦ電力増幅トランジスタ１０４のゲート電極１０３に接続されている。入力整合回路１０２から出力されたＲＦ信号は、ＲＦ電力増幅トランジスタ１０４により電力増幅され、出力整合回路１０５に入力される。出力整合回路１０５の入力端子は予め定められたトランジスタ出力インピーダンスから信号線路の特性インピーダンスに整合するようにＲＦ電力増幅トランジスタ１０４のドレイン電極に接続されている。

図８に実際の制御ドライバ１１５の回路例を示す。図８の(ａ)の回路８０１は、制御信号発生器１０９からの制御波形が入力されるバイポーラトランジスタ８０２と負荷抵抗８０３で構成され、バイポーラトランジスタ８０２を用いてコレクタ接地(エミッタフォロア)を構成したものである。回路８０１は、入力インピーダンスを高く、出力インピーダンスを低くすることが可能である。出力インピーダンスはほぼ負荷抵抗８０３(Ｒ_out)に依存する。

図８の(ｂ)の回路８１１は、２つのバイポーラトランジスタで構成されるプッシュプル回路８１２を用いた構成である。ゲート電極１０３側に接続される出力端子は負荷抵抗８１３を介してグランドに接続されている。

図８の(ｃ)の回路８２１は、ＦＥＴ(電界効果トランジスタ)８２３と負荷抵抗８２２で構成され、ＦＥＴ８２３を用いてドレイン接地を構成したものである。回路８２１も出力インピーダンスを低くすることが可能な回路である。

図８の(ｄ)の回路８３１は、トランス８３２を用いてインピーダンス変換をするものである。

出力インピーダンス１１２(Ｒ_source)を低くした制御ドライバ１１５により電流供給量を高めてＲＦ電力増幅トランジスタ１０４のゲート電極１０３を制御することにより、次の三点の効果が得られる。
第１に、ＲＦ電力増幅トランジスタ１０４のゲート電極入力容量１１４(Ｃ_g)、及びゲート電極１０３から見た入力整合回路１０２側の入力整合回路容量１１３(Ｃ_in)の電荷の充放電を高速に行なうことができることにより、所望の制御電圧をゲート電極１０３に印加することが可能となる。この結果、ＲＦトランジスタ１０４から所望の出力電力が得られ、歪による劣化を抑制できる効果が得られる。
第２に、ゲート電極１０３の制御のために、高い電源電圧を必要としないので電源電圧を下げることができる効果が得られる。
第３に、制御信号をＧＮＤに短絡させないため、ゲート電極１０３とＧＮＤ間にＤＣ(直流)から低周波にかけてのデカップリングコンデンサを入れることができないが、代わりに制御ドライバ１１５の出力インピーダンス１１２(Ｒ_source)が低いことでＤＣから低周波に対して低インピーダンスとなる。このため、等価的にＤＣから低周波にかけてデカップリングが可能となる。
なお、制御ドライバ１１５は、ＲＦ電力増幅トランジスタ１０４のドレイン電極にも接続することが可能であり、同様の効果が得られる。

実施の形態２．
図３はこの発明の別の実施の形態による高効率増幅器の構成を示す図である。上記実施の形態と同一もしくは相当部分は同一符号で示し説明を省略する。図３では例えば、制御ドライバ１１５とＲＦチョークコイル(インダクタ)１１６の間に抵抗３１５(Ｒ)が接続されている。

動作について説明すると、制御ドライバ１１５とＲＦチョークコイル１１６との間に抵抗３１５を配置し、ＲＦ電力増幅トランジスタ１０４のゲート電極入力容量(Ｃ_g)及びゲート電極１０３から見た入力整合回路１０２側の入力整合回路容量(Ｃ_in)とでローパスフィルタを形成する。抵抗３１５(Ｒ)の代わりにインダクタ(Ｌ)、キャパシタ(Ｃ)を挿入してもよく、さらには抵抗、キャパシタ、インダクタの少なくとも１つを含むフィルタ用回路を挿入してもよい。抵抗やインダクタ、キャパシタによりローパスフィルタを構成することで、制御ドライバ１１５から出力される高調波を減衰させることができ、このため、制御ドライバ１１５からゲート電極１０３への高調波を抑制する効果がある。これによりＲＦ電力トランジスタの歪みによる劣化を抑制できる効果がある。他の動作は実施の形態１と同様である。

実施の形態３．
またこの発明のさらに別の実施の形態による高効率増幅器では、例えば図１の実施の形態１の高効率増幅器において、制御ドライバ１１５の出力インピーダンス１１２(Ｒ_source)、ゲート電極１０３のゲート電極入力容量１１４(Ｃ_g)、入力整合回路容量１１３(Ｃ_in)、制御信号の最高周波数ｆ_contを、これらの間で(１)式の関係を満たすように設定する。

Ｒ_source＜１／{２πｆ_cont(Ｃ_g＋Ｃ_in)} (１)

Ｒ_sourceが低く、Ｃ_g、Ｃ_inが小さいほうが高い周波数まで制御可能となる。ここでは、ゲート電極端の容量負荷であるゲート電極入力容量Ｃ_g、入力整合回路側の負荷容量である入力整合回路容量Ｃ_inは、設計時において決まるとすれば、Ｒ_sourceを低くする必要がある。Ｒ_sourceが上記の(１)式の関係を満足することで、最高周波数ｆ_contをもつ制御波形がゲート電極１０３の入力容量Ｃ_g、入力整合回路容量Ｃ_in、出力インピーダンスＲ_sourceで形成される時定数(ローパスフィルタ)により波形歪み(位相回転・群遅延劣化)を抑制することができる。

また図３の実施の形態２の高効率増幅器において、ゲート電極入力容量Ｃ_g、入力整合回路容量Ｃ_in、制御信号の最高周波数ｆ_contを用いて、抵抗３１５の抵抗値Ｒ₃₁₅の範囲を(２)式を満たすように定める。

ｆ_cont ＜１／{２π(Ｒ₃₁₅＋Ｒ_source)(Ｃ_g＋Ｃ_in)} ＜１／{２πＲ_source(Ｃ_g＋Ｃ_in)} (２)

これにより、Ｒ₃₁₅とゲート電極入力容量Ｃ_g、入力整合回路容量Ｃ_inの和で形成される制御ドライバ１１５からゲート電極１０３へのローパスフィルタにより制御ドライバ１１５が出力する高調波を減衰させる効果が得られる。

すなわち、制御ドライバ１１５の出力インピーダンス(Ｒ_source)又は制御ドライバにフィルタ用回路を含めた回路の出力インピーダンス(例えばＲ₃₁₅＋Ｒ_source)と、増幅装置１１０でのゲート電極１０３からの入力側(入力整合回路１０２側)及び出力側(ＲＦ電力増幅トランジスタ１０４側)を見たそれぞれのインピーダンス(Ｃ_in、Ｃ_g)で形成されるローパスフィルタのカットオフ周波数(ｆ＝１／２πτ)が制御信号の最高周波数ｆ_contより高くなるようにすることで上述の効果が得られる。

実施の形態４．
図４はこの発明のさらに別の実施の形態による高効率増幅器の構成を示す図である。上記実施の形態と同一もしくは相当部分は同一符号で示し説明を省略する。図４では、制御信号発生手段を構成する制御信号発生器４０９を設け、この制御信号発生器４０９の入力端子に予めＲＦ信号から抽出されたベースバンド信号が入力される。制御信号発生器４０９の出力端子は制御ドライバ１１５の入力端子し接続されている。また、増幅装置１１０の入力整合回路１０２の入力端子にＲＦ信号が入力される。

動作について説明すると、信号入力によりベースバンド信号が制御信号発生器４０９の入力端子へ入力される。一方、ＲＦ信号が入力整合回路１０２に入力される。他の動作は上記各実施の形態と同様である。以上により制御信号発生器４０９は直接、ベースバンド信号から増幅装置１１０のゲート電極１０３に印加する制御信号を生成できるため、検波器が不要となる効果が得られる。

実施の形態５．
図５はこの発明のさらに別の実施の形態による高効率増幅器の構成を示す図である。入力信号は制御信号発生手段を構成するディジタル信号処理部５０６のＡ／Ｄ変換器(ＡＤＣ)５０１の入力端子に入力される。ディジタル信号処理部５０６内は機能ブロックで示されている。ＡＤＣ５０１の出力端子は包絡線振幅検出手段５１４と歪み補償制御手段５０２の入力に接続される。包絡線振幅検出手段５１４の出力は制御信号生成手段５０３の入力に接続される。制御信号生成手段５０３の出力はＤ／Ａ変換器(ＤＡＣ)５０５の入力端子に接続される。ＤＡＣ５０５の出力端子はローパスフィルタ５１２の入力端子に接続される。

ローパスフィルタ５１２の出力端子は制御ドライバ５１１の入力端子に接続される。制御ドライバ５１１の出力端子は増幅装置５１３の電力増幅器である例えばＲＦ電力増幅トランジスタ５０９のゲート電極に接続される。歪み補償制御手段５０２の出力は、Ｄ／Ａ変換器(ＤＡＣ)５０４の入力端子に接続される。ＤＡＣ５０４の出力端子は、ローパスフィルタ５０７の入力端子に接続される。ローパスフィルタ５０７の出力端子は、増幅装置５１３の入力整合回路５０８の入力端子に接続される。入力整合回路５０８の出力端子はＲＦ電力増幅トランジスタ５０９のゲート電極に接続される。ＲＦ電力増幅トランジスタ５０９のドレイン電極は、出力整合回路５１０の入力端子に接続される。

なお、ディジタル信号処理部５０６は、ＡＤＣ５０１及びＤＡＣ５０４，５０５を用いることによる、イメージ除去、アパーチャ補正等のブロック及び等価低域処理等のブロックは省略されている。ディジタル信号処理部５０６は例えば、ディジタル信号演算処理が可能なプログラマブルロジックによる構成を適用する。

次に動作を説明すると、図５の高効率増幅器は、上述の実施の形態１〜３の検波器１０８および制御信号発生器１０９をディジタル信号演算処理が可能なプログラマブルロジックにより構成されるディジタル信号処理部５０６とし、さらに増幅器の歪み補償機能(本実施の形態ではプリディストーション方式)を備えた場合の例である。図５において、信号入力として帯域信号が入力されると、ＡＤＣ５０１により量子化される。量子化された帯域信号は、歪み補償制御手段５０２に入力され、入出力信号に対して増幅装置５１３の入出力特性(振幅／位相)の逆特性を付加する演算処理を行ってＤＡＣ５０４に出力する。ＤＡＣ５０４は入力された量子化帯域信号からアナログ帯域信号(以降ＲＦ信号)に変換し、ローパスフィルタ５０７に入力する。

ローパスフィルタ５０７はＤＡＣ５０４からのＲＦ信号を濾波して、増幅装置５１３の入力整合回路５０８に出力する。入力整合回路５０８は、ローパスフィルタ５０７からのＲＦ信号をＲＦ電力増幅トランジスタ５０９に入力する。入力整合回路５０８は、信号線路の特性インピーダンスから予め定めた負荷となるようにゲート電極に対して負荷整合する。

また、ＡＤＣ５０１からの量子化帯域信号は包絡線振幅検出手段５１４にも入力される。この包絡線振幅検出手段５１４は、量子化帯域信号から包絡線振幅を抽出して制御信号生成手段５０３に出力する。制御信号生成手段５０３は、入力された包絡線振幅の大きさに基づいて制御信号を発生する。この制御信号の生成方法は実施の形態１で述べた通りである。線形性或いは効率を改善する予め定められた特性ｆの代わりに包絡線振幅|ａ(ｔ)|をアドレスとしてゲート電圧Ｖ_gを決定するようなテーブルをディジタル信号処理部５０６が内蔵するメモリ(共に図示省略)に格納し、これを用いてもよい。ただし、テーブルのデータ集合を”Ｔ”とする。またｆ、”Ｔ”の決定方法については、歪み補償制御手段５０２に独立又は従属することも可能である。また、ディジタル信号処理部５０６以外の動作は、実施の形態１及び２の動作と同様である。

また、図６に示すようにディジタル信号処理部５０６において、包絡線振幅検出手段５１４及び制御信号生成手段５０３は、歪み補償制御手段５０２の出力からの帯域信号を入力し、これから包絡線振幅を抽出して制御信号を生成するようにしてもよい。

さらに例えば図５の制御信号生成手段５０３又は歪み補償制御手段５０２にシフトレジスタ、ＦＩＲ(Finite Impulse Response)フィルタなどを備えることで、経路Ａ(ＡＤＣ５０１、包絡線振幅検出手段５１４、制御信号生成手段５０３、ＤＡＣ５０５、ローパスフィルタ５１２、制御ドライバ５１１、ＲＦ電力増幅トランジスタ５０９)と、経路Ｂ(ＡＤＣ５０１、歪み補償検出手段５０２、ＤＡＣ５０４、ローパスフィルタ５０７、入力整合回路５０８、ＲＦ電力増幅トランジスタ５０９)と、の信号通過時間を一致させることも可能である。また、本実施の形態の入力信号としてベースバンド信号、量子化されたベースバンド信号を入力可能な構成をとってもよい。

実施の形態１における図１の検波器１０８及び制御信号発生器１０９をディジタル信号演算処理が可能なプログラマブルロジックにより構成することで自由度の高い、且つ高精度なゲート電圧制御を行なうことが可能となる効果が得られる。また、遅延時間をプログラマブルロジック内で調整することも可能となる効果が得られる。その他、実施の形態１と同様の効果が得られる。

実施の形態６．
図７はこの発明のさらに別の実施の形態による高効率増幅器の構成を示す図である。上記実施の形態と同一もしくは相当部分は同一符号で示し説明を省略する。図７では、実施の形態１及び２における図１、３の増幅装置１１０がドハティ増幅装置７０３に置き換わったものである。ドハティ増幅装置７０３はＡＢ級でバイアスされたキャリア増幅器７０６、Ｃ級でバイアスされたピーク増幅器７０５、キャリア増幅器７０６の出力側に接続された負荷変調線路７０７、ピーク増幅器７０５の入力側に接続された位相線路７０４によって構成される。

最初にドハティ増幅装置７０３について簡単に説明する。ドハティ増幅装置７０３は出力バックオフ６ｄＢを越えない小信号時にピーク増幅器７０５が、Ｃ級でバイアスされていることから電力を出力しない。このとき、ドハティ増幅装置７０３の出力インピーダンスがＺ_０／２ならばキャリア増幅器７０６の負荷は、２Ｚ_０に見えることで高負荷となり、高効率動作をする。一方、出力バックオフ６ｄＢを越える中信号から大信号にかけてはＣ級でバイアスされたピーク増幅器７０５が動作する。このとき、キャリア増幅器７０６の出力負荷が信号線路の特性インピーダンス(高出力整合時インピーダンス)に向かって変調されることで高出力動作に遷移する。大信号時にはキャリア増幅器７０６及びピーク増幅器７０５は共に飽和に向かい２並列電力増幅器となる。

次に、ゲート電圧制御について説明する。ドハティ増幅装置７０３の特性は、キャリア増幅器７０６及びピーク増幅器７０５の入出力整合回路、負荷線路、位相線路、バイアス条件によって決定されるが、このうち、バイアス条件も特性を大きく左右する重要なパラメタのひとつである。

このバイアス条件について説明する。特にピーク増幅器７０５のゲート電圧条件はドハティ増幅装置７０３の効率ならびに歪み性能に大きく寄与する。図９にピーク増幅器７０５の電流特性を示す。横軸がドハティ増幅装置７０３の出力バックオフ、縦軸がドレイン電流を示す。ピーク増幅器７０５のゲート電圧が大きい場合の電流特性を９０２、ゲート電圧が小さい場合の電流特性を９０３に示す。ゲート電圧が高いほうが、出力バックオフが大きい地点で早く立ち上がることが確認できる。

ドハティ増幅装置７０３は図１０の(ａ)に示すドレイン効率特性１０１１及び(ｂ)に示す利得特性１０２１となる。初めに、ドレイン効率特性１０１１について、１０１３がゲート電圧が高い場合、１０１２がゲート電圧が低い場合を示す。このことから、ゲート電圧が低いほうが効率は高いことがわかる、一方、利得特性１０２１については、１０２３がゲート電圧が高い場合、１０２２がゲート電圧が低い場合を示す。このことから、利得特性１０２１は、ゲート電圧が高い方が飽和領域において利得が高いことがわかる。よってゲートバイアスを一定にする場合には、ドレイン効率特性及び利得特性の両者を考慮(トレードオフ点の探索)することになる。

ここで、ドハティ増幅装置７０３の瞬時入力電力毎にゲート電圧を変化させることが可能であれば、小信号時には、高効率となるようピーク増幅器７０５のゲート電圧を低くしておき、中・大信号時には、飽和特性が改善するようにピーク増幅器７０５のゲート電圧を高くすることが可能となり、ゲート電圧を一定に決定するドハティ増幅器より、効率と飽和特性を両立することができる。

本実施の形態において、ドハティ増幅装置７０３のキャリア増幅器７０６またはピーク増幅器７０５、或いは両者に対してゲート電圧制御を適用する際、実施の形態１、２、３を適用することで所望の制御電圧をゲート電極に印加できるという、実施の形態１〜３の効果が得られ、ゲートバイアス制御したドハティ増幅装置の高効率化・低歪みを図ることが可能となる効果が生まれる。

なお、上記説明では前出の実施の形態の特徴については、詳細に説明かつ図示していないが、この発明は上記各実施の形態に限定されるものではなく、上記実施の形態の可能な組合せを全て含むことは云うまでもない。

この発明の実施の形態１による高効率増幅器の構成を示す図である。従来のドハティ増幅器を説明するための図である。この発明の実施の形態２による高効率増幅器の構成を示す図である。この発明の実施の形態４による高効率増幅器の構成を示す図である。この発明の実施の形態５による高効率増幅器の構成を示す図である。この発明の実施の形態５による高効率増幅器のディジタル信号処理部の変形例を示す図である。この発明の実施の形態６による高効率増幅器の構成を示す図である。この発明による高効率増幅器の制御ドライバの回路例を示す図である。図７のピーク増幅器の電流特性を示す図である。図７のドハティ増幅装置の特性を説明するための図である。

符号の説明

１０１電力分配器、１０２入力整合回路、１０３ゲート電極、１０４ＲＦ電力増幅トランジスタ(電力増幅器)、１０５出力整合回路、１０６ＲＦチョークコイル、１０７ドレイン電圧端子、１０８検波器、１０９制御信号発生器、１１０増幅装置、１１１遅延線路、１１２出力インピーダンス、１１３入力整合回路容量、１１４ゲート電極入力容量、１１５制御ドライバ、１１６ＲＦチョークコイル、１１７内部抵抗、１１８交流(理想)電圧源、２０１ドハティ増幅器、３１５抵抗、４０９制御信号発生器、５０１Ａ／Ｄ変換器、５０２歪み補償検出手段、５０３制御信号生成手段、５０４，５０５Ｄ／Ａ変換器、５０６ディジタル信号処理部、５０７ローパスフィルタ、５０８入力整合回路、５０９ＲＦ電力増幅トランジスタ(電力増幅器)、５１０出力整合回路、５１１制御ドライバ、５１２ローパスフィルタ、５１３増幅装置、５１４包絡線振幅検出手段、７０３ドハティ増幅装置、７０４位相線路、７０５ピーク増幅器、７０６キャリア増幅器、７０７負荷変調線路、８０１回路、８０２バイポーラトランジスタ、８０３負荷抵抗、８１１回路、８１２プッシュプル回路、８１３負荷抵抗、８２１回路、８２２負荷抵抗、８３１回路、８３２トランス。

Claims

ＲＦ信号を入力して増幅するトランジスタを含む増幅装置と、
前記ＲＦ信号の包絡線信号又はベースバンド信号からこれに応じた制御信号を発生する制御信号発生手段と、
前記制御信号発生手段からの制御信号を前記増幅装置のトランジスタのゲート電極に印加する制御ドライバと、
を備え、
前記制御ドライバを出力インピーダンスの低い回路で構成したことを特徴とする高効率増幅器。
制御ドライバと増幅装置のトランジスタのゲート電極との間にローパスフィルタを形成するための抵抗、インダクタ、キャパシタの少なくとも１つを含むフィルタ用回路を挿入したことを特徴とする請求項１に記載の高効率増幅器。
前記制御ドライバの出力インピーダンス又は制御ドライバにフィルタ用回路を含めた回路の出力インピーダンスと、増幅装置におけるトランジスタのゲート電極から増幅装置の入力側及び出力側を見たそれぞれのインピーダンスで形成されるローパスフィルタのカットオフ周波数が制御信号の最高周波数より高いことを特徴とする請求項１又は２に記載の高効率増幅器。
制御信号発生手段が、増幅装置に入力されるＲＦ信号を分配する電力分配器と、分配されたＲＦ信号を検波して包絡線信号を得る検波器と、包絡線信号に応じて制御信号を出力する制御信号発生器と、を含むことを特徴とする請求項１から３までのいずれか１項に記載の高効率増幅器。
制御信号発生手段が、増幅装置に入力されるＲＦ信号のベースバンド信号から制御信号を生成する制御信号発生器からなることを特徴とする請求項１から３までのいずれか１項に記載の高効率増幅器。
制御信号発生手段が、入力されるアナログ信号であるＲＦ信号をディジタル信号に変換してディジタル信号処理し、その後アナログ信号に戻すディジタル信号処理部からなり、前記ディジタル信号処理部のディジタル信号処理部分が、入力されたＲＦ信号に増幅装置の入出力特性の逆特性を付加する演算処理を行う歪み補償制御手段と、前記入力されたＲＦ信号又は前記歪み補償制御手段で歪み補償がされた信号から包絡線振幅を検出する包絡線振幅検出手段と、包絡線振幅の大きさに基づいて制御信号を発生する制御信号生成手段と、を含み、前記制御信号生成手段からの制御信号及び前記歪み補償制御手段からの歪み補償された信号がそれぞれ制御ドライバ、増幅装置に入力されることを特徴とする請求項１から３までのいずれか１項に記載の高効率増幅器。
前記増幅装置がキャリア増幅器とピーク増幅器を含むドハティ増幅装置からなり、前記キャリア増幅器とピーク増幅器の少なくとも１方にゲート電極の電圧が制御されるトランジスタを適用したことを特徴とする請求項１から６までのいずれか１項に記載の高効率増幅器。