JP2008270844A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008270844A JP2008270844A JP2008206509A JP2008206509A JP2008270844A JP 2008270844 A JP2008270844 A JP 2008270844A JP 2008206509 A JP2008206509 A JP 2008206509A JP 2008206509 A JP2008206509 A JP 2008206509A JP 2008270844 A JP2008270844 A JP 2008270844A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor chip
- source
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】ハイ側のパワーMOS回路部を有するチップ4C1と、ロウ側のパワーMOS回路部を有するチップ4C2とを1つの封止体1内に収めた構造において、ハイ側およびロウ側のパワーMOS回路部のドレイン電極が接続されたリード2を幅広とし、それぞれを封止体1の両長側面から互いに非対称となるように突出させた。リードバー部8cと、チップ搭載部6bとは分離されている。これにより、リードバー部8cとチップ搭載部6bとを含む直線パターン部分の平坦精度を高くできる。また、リードバー部8cとチップ搭載部6bとを含む直線パターン部分がチップ4C1,4C2の封止時の応力により撓むのを低減できるので、封止体1の剥離を回避することができる。
【選択図】図5
Description
本実施の形態1においては、例えばパーソナルコンピュータ、サーバーまたはゲーム機器等のような電子機器のCPU(Central Processing Unit)を駆動するDC−DCコンバータ(DC to DC converter)回路の複合パワーMOS(半導体装置)に本発明の技術思想を適用した場合について説明する。
本実施の形態2においては、ハイ側のパワーMOS回路部のソース電極と、ロウ側のパワーMOS回路部のドレイン電極とを封止体の内部でも電気的に接続した構造について説明する。
本実施の形態3においては、ワイヤボンディング工程時のフレーム押さえ部の変形例を説明する。
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
2 リード
2a リード
2b リード
3 孔
4C1 半導体チップ(第1半導体チップ)
4C2 半導体チップ(第2半導体チップ)
4S 半導体基板
4S1 半導体層
4S2 エピタキシャル層
5G1 ゲート引出電極(第1ゲート電極用の外部端子)
5G2 ゲート引出電極(第2ゲート電極用の外部端子)
5S1 ソース引出電極(第1ソース電極用の外部端子)
5S2 ソース引出電極(第2ソース電極用の外部端子)
6a チップ搭載部(第1パターン)
6b チップ搭載部(第2パターン)
6a1,6b1 凸部
7a〜7d ボンディングワイヤ
8a リードバー部(第1ゲート用パターン)
8b リードバー部(第2ゲート用パターン)
8c リードバー部(第1ソース用パターン)
8d リードバー部(第2ソース用パターン)
8e リードバー部(第2ソース用パターン)
10 吊りリード
11 溝
12 接着剤
13 フレーム
13a 単位フレーム
13b ダム片
15 導体膜
16 n型の半導体領域
17 p型の半導体領域
18 n+型の半導体領域
19 溝
20 ゲート絶縁膜
21 ゲート電極
22 キャップ用絶縁膜
25 プリント配線基板
26 フットパターン
27 溝
28 パターン部
Q 複合パワーMOS・FET
Qv パワーMOS・FET
Q1,Q2 パワーMOS・FET回路部
D1 ショットキーバリアダイオード
LA コイル
C1 電解コンデンサ
Claims (8)
- 第1電界効果トランジスタを有する第1半導体チップ、前記第1半導体チップの第1面に形成された第1ゲート電極用の外部端子および第1ソース電極用の外部端子、前記第1半導体チップの第1面の反対側における第2面に形成された第1ドレイン電極、前記第1半導体チップの第1ドレイン電極が接続された状態で前記第1半導体チップを搭載する第1パターン、前記第1パターンの近傍に前記第1パターンとは分離されて配置され、前記第1ゲート電極用の外部端子にボンディングワイヤを通じて電気的に接続された第1ゲート用パターン、前記第1パターンの近傍に前記第1パターンとは分離されて配置され、前記第1ソース電極用の外部端子にボンディングワイヤを通じて電気的に接続された第1ソース用パターン、
前記第1半導体チップとは別の半導体チップであって、第2電界効果トランジスタを有する第2半導体チップ、前記第2半導体チップの第1面に形成された第2ゲート電極用の外部端子および第2ソース電極用の外部端子、前記第2半導体チップの第1面の反対側の第2面に形成された第2ドレイン電極、前記第2半導体チップの第2ドレイン電極が接続された状態で前記第2半導体チップを搭載する第2パターン、前記第2パターンの近傍に前記第2パターンとは分離されて配置され、前記第2ゲート電極用の外部端子にボンディングワイヤを通じて電気的に接続された第2ゲート用パターン、前記第2パターンの近傍に前記第2パターンとは分離されて配置され、前記第2ソース電極用の外部端子にボンディングワイヤを通じて電気的に接続された第2ソース用パターン、
前記第1、第2半導体チップ、前記第1、第2パターン、前記第1、第2ゲート用パターン、前記第1、第2ソース用パターンおよびボンディングワイヤを封止する封止体、
前記第1パターンと一体的に形成され、前記封止体の第1面から突出する第1ドレイン用リード、前記第1ゲート用パターンと一体的に形成され、前記封止体の第1面から突出する第1ゲート用リード、前記第1ソース用パターンと一体的に形成され、前記封止体の第1面とは反対側の第2面から突出する第1ソース用リード、
前記第2パターンと一体的に形成され、前記封止体の第2面から突出する第2ドレイン用リード、前記第2ゲート用パターンと一体的に形成され、前記封止体の第1面から突出する第2ゲート用リード、前記第2ソース用パターンと一体的に形成され、前記封止体の第1面から突出する第2ソース用リードを備え、
前記第1ソース用パターンは、前記第2パターンと直線的に接続されないように電気的に分離されており、
前記第1電界効果トランジスタが電源回路を構成する高電位側のパワーMOS・FETであり、前記第2電界効果トランジスタが電源回路を構成する低電位側のパワーMOS・FETであることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記第1半導体チップの第1面に形成された第1ゲート電極用の外部端子と、前記第2半導体チップの第1面に形成された第2ゲート電極用の外部端子とが隣り合うように、前記第1、第2半導体チップを配置したことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第2ソース用パターンは、前記第2半導体チップの第1の辺に沿って延びるパターン部分と、そのパターン部分と一体的に形成されてなり前記第2半導体チップの第1の辺に交差する第2の辺に沿って延びるパターン部分とを有することを特徴とする半導体装置。
- 請求項3記載の半導体装置において、前記第2ソース用パターンにおいて、前記第2半導体チップの第2の辺に沿って延びるパターン部分に接続された吊りリードの接続部の近傍に溝を設けたことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第1、第2パターンの各々の対向辺に凸部を設け、その各々の凸部が噛み合うように第1、第2パターンを配置したことを特徴とする半導体装置。
- 請求項5記載の半導体装置において、前記第2半導体チップの大きさは、前記第1半導体チップの大きさよりも大きく、前記第2パターンの凸部の幅を、前記第1パターンの凸部の幅よりも長くしたことを特徴とする半導体装置。
- 請求項5記載の半導体装置において、前記第1パターンの凸部を、前記第1パターンの対向辺において前記第1ソース電極用の外部端子と前記第1ソース用パターンとを接続するボンディングワイヤが接続される側に設け、前記第2パターンの凸部を、前記第2パターンの対向辺において前記第2ソース電極用の外部端子と第2ソース用パターンとを接続するボンディングワイヤが接続される側に設けたことを特徴とする半導体装置。
- 請求項1記載の半導体装置において、前記第1半導体チップの大きさは、前記第2半導体チップの大きさよりも小さいことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206509A JP4344776B2 (ja) | 2008-08-11 | 2008-08-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206509A JP4344776B2 (ja) | 2008-08-11 | 2008-08-11 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176523A Division JP2006253734A (ja) | 2006-06-27 | 2006-06-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008270844A true JP2008270844A (ja) | 2008-11-06 |
JP4344776B2 JP4344776B2 (ja) | 2009-10-14 |
Family
ID=40049834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008206509A Expired - Lifetime JP4344776B2 (ja) | 2008-08-11 | 2008-08-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4344776B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178504A (ja) * | 2011-02-28 | 2012-09-13 | Rohm Co Ltd | 半導体装置、および、半導体装置の実装構造 |
JP2015026725A (ja) * | 2013-07-26 | 2015-02-05 | 京セラ株式会社 | 半導体素子収納用パッケージおよびこれを備えた実装構造体 |
JP2015228529A (ja) * | 2015-09-17 | 2015-12-17 | ローム株式会社 | 半導体装置、および、半導体装置の実装構造 |
JP2016032021A (ja) * | 2014-07-29 | 2016-03-07 | 三菱電機株式会社 | 半導体装置 |
JP2016111088A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2023171343A1 (ja) * | 2022-03-07 | 2023-09-14 | ローム株式会社 | 半導体装置 |
-
2008
- 2008-08-11 JP JP2008206509A patent/JP4344776B2/ja not_active Expired - Lifetime
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178504A (ja) * | 2011-02-28 | 2012-09-13 | Rohm Co Ltd | 半導体装置、および、半導体装置の実装構造 |
US9711481B2 (en) | 2011-02-28 | 2017-07-18 | Rohm Co., Ltd. | Semiconductor device and semiconductor device mounting structure |
US10535624B2 (en) | 2011-02-28 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device and semiconductor device mounting structure having conductor plates |
JP2015026725A (ja) * | 2013-07-26 | 2015-02-05 | 京セラ株式会社 | 半導体素子収納用パッケージおよびこれを備えた実装構造体 |
JP2016032021A (ja) * | 2014-07-29 | 2016-03-07 | 三菱電機株式会社 | 半導体装置 |
JP2016111088A (ja) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015228529A (ja) * | 2015-09-17 | 2015-12-17 | ローム株式会社 | 半導体装置、および、半導体装置の実装構造 |
WO2023171343A1 (ja) * | 2022-03-07 | 2023-09-14 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4344776B2 (ja) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4010792B2 (ja) | 半導体装置 | |
TWI430428B (zh) | High efficiency module | |
US6700793B2 (en) | Semiconductor device | |
JP5291864B2 (ja) | Dc/dcコンバータ用半導体装置の製造方法およびdc/dcコンバータ用半導体装置 | |
US7923300B2 (en) | Stacked power converter structure and method | |
JP4445351B2 (ja) | 半導体モジュール | |
US8044520B2 (en) | Semiconductor device | |
KR101086751B1 (ko) | 반도체 장치 및 전원 시스템 | |
US20140063744A1 (en) | Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance | |
US20060044772A1 (en) | Semiconductor module | |
JP4344776B2 (ja) | 半導体装置 | |
US11990455B2 (en) | Semiconductor device | |
JP5191689B2 (ja) | 半導体装置 | |
JP2006253734A (ja) | 半導体装置 | |
JP2008130719A (ja) | 半導体装置及びdc−dcコンバータ | |
US11658130B2 (en) | Conductive plate stress reduction feature | |
JP6373901B2 (ja) | 高効率モジュール | |
JP5412559B2 (ja) | 半導体装置の製造方法 | |
JP2014140080A (ja) | 高効率モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4344776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |