JP2008270318A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008270318A
JP2008270318A JP2007107878A JP2007107878A JP2008270318A JP 2008270318 A JP2008270318 A JP 2008270318A JP 2007107878 A JP2007107878 A JP 2007107878A JP 2007107878 A JP2007107878 A JP 2007107878A JP 2008270318 A JP2008270318 A JP 2008270318A
Authority
JP
Japan
Prior art keywords
region
trench isolation
semiconductor layer
isolation film
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007107878A
Other languages
English (en)
Inventor
Takayuki Igarashi
孝行 五十嵐
Yasuki Yoshihisa
康樹 吉久
Yoshitaka Otsu
良孝 大津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007107878A priority Critical patent/JP2008270318A/ja
Publication of JP2008270318A publication Critical patent/JP2008270318A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】本発明は、SOI基板に素子形成領域を囲繞するトレンチ分離膜を形成した場合においても、素子形成領域内の不純物を取り除くことが可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、SOI基板を備えている。さらに、SOI基板を構成する半導体層2は、素子が形成される素子形成領域8を備えている。また、平面視において、素子形成領域8を囲繞する第一のトレンチ分離膜6を備えている。また、平面視において、第一のトレンチ分離膜6を囲繞する第二のトレンチ分離膜10を備えている。さらに、平面視において第二のトレンチ分離膜10を囲繞する不純物領域9を備えている。
【選択図】 図1

Description

この発明は、半導体装置および半導体装置の製造方法に係る発明であり、特に、SOI基板を含む半導体装置および当該半導体装置の製造方法に適用することができる。
近年、半導体装置の高性能化のために、SOI(Silicon on Insulating substrate)基板と溝内に絶縁膜を埋め込んだトレンチ分離膜とが多用されている。当該SOI基板とトレンチ分離膜とにより半導体素子を完全に囲い込むことにより、完全分離構造が構成される。このような完全分離構造の場合には、PN分離構造の場合にできる分離領域の接合容量が無く、また高い素子間耐圧を確保し素子面積を小さくできるので、素子の高速化、高集積化が可能となる。
ところで、SOI基板には微量の金属不純物が含まれる場合があり、素子形成領域に当該金属不純物が存在すると、ゲート酸化膜破壊や接合リークなどの不良を発生することになる。当該金属不純物取り除く方法として、たとえば、ウエハ裏面に機械的にダメージを与え、その後の熱処理で発生する結晶欠陥等をゲッタリングサイトとし、金属不純物を捕獲する方法がある。その他に、ウエハ裏面にポリシリコン膜を形成し、発生する結晶欠陥等をゲッタリングサイトとし、金属不純物を捕獲する方法などもある。
なお、ゲッタリングサイトに関する従来技術として、特許文献1および特許文献2がある。
特開2003−289076号公報 特開2002−33382号公報
しかし、素子形成領域を絶縁膜(SOI基板を構成する絶縁層およびトレンチ分離膜)で囲い込んだ場合、当該絶縁膜を金属不純物が拡散し抜け出すことができない。したがって、上記当該金属不純物取り除く方法を適用したとしても、素子形成領域内に金属不純物が残ってしまう問題があった。
そこで、本発明は、SOI基板に素子形成領域を囲繞するトレンチ分離膜を形成した場合においても、素子形成領域内の不純物を取り除くことが可能な半導体装置、およびその半導体装置の製造方法を提供することを目的とする。
本発明に係る1の実施の形態においては、以下の半導体装置が開示されている。すなわち、SOI基板を備えている。さらに、SOI基板を構成する半導体層は、素子が形成される素子形成領域を備えている。また、平面視において、素子形成領域を囲繞する第一のトレンチ分離膜を備えている。また、平面視において、第一のトレンチ分離膜を囲繞する第二のトレンチ分離膜を備えている。さらに、平面視において第二のトレンチ分離膜を囲繞する不純物領域を備えている。
上記実施の形態によれば、一度、不純物領域により捕獲された金属不純物が、素子形成領域側に拡散することを確実に防止できる。また、隣接する素子形成領域間には、合計4重のトレンチ分離膜が形成される。したがって、トレンチ分離間耐圧も大幅に向上する効果がある。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
図1は、本実施の形態に係る半導体装置の構成を示す平面図である。また、図2は、図1のA−A断面を示す断面図である。
本発明に係る半導体装置は、支持基板と絶縁層1と半導体層2とから成るSOI基板を備える。図1では、当該半導体層2の表面の様子を示しており、図2は、当該絶縁層1、当該半導体層2、およびフィールド絶縁膜3の断面構造を示している。なお、図面簡略化のため、図1では図2で示したフィールド絶縁膜3は省略している。また、支持基板は、図示していないが絶縁層1の下面側に形成されている。
以下、図1,2を参照して本実施の形態に係る半導体装置の構成について詳細に説明する。
半導体層2は、複数の素子形成領域8を有している。各素子形成領域8における半導体層2の表面内には、単体もしくは複数の半導体素子が形成される。また、半導体層2の表面内には、複数の環状の第一のトレンチ分離膜6が形成されている。ここで、各第一のトレンチ分離膜6は、平面視において、対応する素子形成領域8を囲繞している。なお、図1,2より推測可能なように、素子形成領域8は、水平方向および下方向は第一のトレンチ分離膜6および絶縁層1により囲まれている。
また、半導体層2の表面内には、複数の環状の第二のトレンチ分離膜10が形成されている。ここで、各第二のトレンチ分離膜10は、平面視において、各第一のトレンチ分離膜6を囲繞している。
また、半導体層2の表面内には、不純物領域9が形成されている。ここで、不純物領域9は、第二のトレンチ分離膜10から平面方向に所定の距離だけ隔てて、平面視において当該第二のトレンチ分離膜10を囲繞している。ここで、不純物領域9を構成する不純物は、ボロン、砒素、リン、アンチモンのいずれかを少なくとも含むものである。
所定の領域にボロン等の不純物イオンを注入し、その後に高温の熱処理を施す。これにより、不純物領域9が形成された半導体層2において結晶欠陥が発生し、当該不純物領域9は、金属不純物を捕獲するゲッタリングサイトとして機能する。ここで、1100℃程度の上記高温の熱処理を施すことにより、半導体層2の上面にフィールド絶縁膜(酸化膜)3も形成される(図2参照)。
また、不純物領域9は、第二のトレンチ分離膜10および半導体層2の表面内に形成されている他のトレンチ分離膜15により、平面視において周囲が完全に取り囲まれている。
つまり、本実施の形態に係る半導体装置は、平面視において、隣接する素子形成領域8間に不純物領域9が形成されている。さらに、平面視において、各素子形成領域8と不純物領域9との間には、入れ子状の(2重の)トレンチ分離膜6,10が形成されている。さらに、平面視において、不純物領域9は、その周辺が第二のトレンチ分離膜10および他のトレンチ分離膜15により、完全に囲まれている。
なお、図2に示すように、トレンチ分離膜6,10,15は、半導体層2の上面から絶縁層1の上面に至って形成されている。他方、フィールド絶縁膜3は、半導体層2の表面から、絶縁層1の上面に至らない所定の深さに亘って形成されている。
次に、本実施の形態に係る半導体装置の製造方法について、工程断面図を用いて説明する。
はじめに、支持基板(図示せず)と絶縁層1と半導体層2とを当該順に積層することにより、SOI基板を形成する。ここで、図3に示すように、半導体層2の上面において、素子形成領域8は凸状となっている(換言すれば、素子形成領域8間の半導体層2上面は凹んでいる)。
次に、半導体層2上に、酸化膜11と窒化膜12とを形成する。その後、窒化膜12上にレジストを形成し、写真製版技術を用いて当該レジストをパターニングする。より具体的に、素子形成領域8の上面にのみ酸化膜11と窒化膜12との積層膜が残るように、当該レジストをパターニングする。その後、当該レジストをマスクとして用いて、窒化膜11および酸化膜12をエッチングし除去する(図3参照)。
ここで、素子形成領域8において半導体層2を凸状とし、当該素子形成領域8においてのみ酸化膜11と窒化膜12との積層膜を形成している。これは、素子形成領域8以外の領域における後述するフィールド絶縁膜3の膜厚をより厚くするためである。
次に、窒化膜12および半導体層2を覆うように、レジスト21を形成する。そして、写真製版技術を用いて当該レジスト21を所定の形状にパターニングする。次に、図4に示すように、レジスト21をマスクとして用いて、半導体層2の露出面にボロン等の不純物イオン222を注入する。ここで、当該不純物イオン222の注入は、隣接する素子形成領域8間の所定の領域に施される。当該不純物イオン222の注入により、図4に示されるように、不純物領域9が形成される。
次に、レジスト21を除去した後、1100℃程度の熱酸化処理を実施する。これにより、酸化膜が形成される。その後、酸化膜11、窒化膜12および当該酸化膜の平坦化処理を施す。これにより、図5に示すように、半導体層2の上面にフィールド絶縁膜(酸化膜)3が形成される。ここで、上記工程の結果、隣接する素子形成領域8間のフィールド絶縁膜3の膜厚は厚くなる。また、当該熱酸化処理により、不純物領域9において結晶欠陥が発生し、当該不純物領域9がゲッタリングサイトとして機能する。(図5)。
次に、フィールド絶縁膜3を覆うように、窒化膜と酸化膜を当該順に堆積する。その後、トレンチ分離膜が形成される領域が開口されたレジストを上記酸化膜上に形成する。その後、当該レジストを用いて酸化膜、窒化膜、フィールド絶縁膜3および半導体層2をエッチング除去する。これにより、半導体層2の表面内に、当該半導体層2の底面まで至る、複数の溝が形成される。ここで、各溝は平面視において環状の形状を有している。その後、酸化膜、窒化膜を除去し、当該溝に酸化膜を充填し、素子形成領域8のフィールド絶縁膜3を除去する。そして、素子形成領域8に半導体素子を形成することにより、図1,2に示した構成が完成する。
本実施の形態に係る半導体装置では、1の素子形成領域8を囲繞するように、2つのトレンチ分離膜6,10が入れ子状(2重に)形成されている。そして、第二のトレンチ分離膜10と水平方向に所定の距離だけ隔てて、当該第二のトレンチ分離膜10の外周に不純物領域9が形成されている。つまり、金属不純物を捕獲している不純物領域9と素子形成領域8との間には、2重のトレンチ分離膜6,10が存在する。
したがって、一度不純物領域9により捕獲された金属不純物が、素子形成領域8側に拡散することを確実に防止できる。
また上述の構成から分かるように、隣接する素子形成領域8間には、合計4重のトレンチ分離膜6,10が形成される。したがって、トレンチ分離間耐圧も大幅に向上する効果がある。
また、不純物領域9は、第二のトレンチ分離膜10および半導体層2に形成される他のトレンチ分離膜により、平面視において取り囲まれている。
したがって、拡散層に捕獲された不純物を、トレンチ溝形成後の熱処理によりトレンチ溝外側(素子形成領域内)に再拡散させないようにすることができる。つまり、トレンチ溝に埋め込まれた酸化膜やBox層を通して不純物は拡散し難くなる。
なお、不純物領域9を形成し、熱処理を施した後に、各トレンチ分離膜6,10,15を形成している。したがって、不純物領域9により金属不純物を捕獲した後に、隣接する素子形成領域を各トレンチ分離膜6,10,15等により区画できる。
<実施の形態2>
図6は、本実施の形態に係る半導体装置の構成を示す平面図である。また、図7は、図6のB−B断面を示す断面図である。
本発明に係る半導体装置は、支持基板と絶縁層1と半導体層2とから成るSOI基板を備える。図6では、当該半導体層2の表面の様子を示しており、図7は、絶縁層1、半導体層2、およびフィールド絶縁膜3の断面構造を示している。なお、図面簡略化のため、図6では図7で示したフィールド絶縁膜3は省略しており、フィールド絶縁膜3が形成されていない(除去されている)領域40,45の輪郭のみを実線で示した。また、支持基板は、図示していないが絶縁層1の下面側に形成されている。
以下、図6,7を参照して本実施の形態に係る半導体装置の構成について詳細に説明する。
半導体層2は、複数の素子形成領域8を有している。各素子形成領域8における半導体層2の表面内には、単体もしくは複数の半導体素子が形成される。また、半導体層2の表面内には、複数の環状のトレンチ分離膜36が形成されている。ここで、各トレンチ分離膜36は、平面視において、対応する素子形成領域8を囲繞している。なお、図6,7より推測可能なように、素子形成領域8は、水平方向および下方向はトレンチ分離膜36および絶縁層1により囲まれている。
また、半導体層2の表面内には、フィールド絶縁膜3が形成されている。ここで、図6,7に示すように、フィールド絶縁膜3の一部(第一の領域と把握できる)40が除去されている。ここで、当該フィールド絶縁膜3の除去されている領域40は、トレンチ分離膜36と平面方向に所定の距離だけ隔てられた領域である。さらに、当該領域40は、平面視においてトレンチ分離膜36を囲繞する環状の領域である。当該領域40からは、半導体層2が露出している。
また、半導体層2の表面内には、不純物領域9が形成されている。ここで、不純物領域9は、フィールド絶縁膜3が除去された領域40から平面方向に所定の距離だけ隔てられている。さらに、不純物領域9は、平面視において当該領域40を囲繞している。ここで、不純物領域9を構成する不純物は、ボロン、砒素、リン、アンチモンのいずれかを少なくとも含むものである。
所定の領域にボロン等の不純物イオンを注入し、その後に高温の熱処理を施す。これにより、不純物領域9が形成された半導体層2において結晶欠陥が発生し、当該不純物領域9は、金属不純物を捕獲するゲッタリングサイトとして機能する。ここで、1100℃程度の上記高温の熱処理を施すことにより、半導体層2の上面にフィールド絶縁膜(酸化膜)3も形成される。
なお、フィールド絶縁膜3は、第二の領域45においても形成されていない。つまり、第二の領域45では、フィールド絶縁膜3は除去されている。よって、第二の領域45からは半導体層2が露出される。また、図6に示すように、不純物領域9は、フィルード絶縁膜3が形成されていない、第一の領域40および第二の領域45により、平面視において周囲が完全に取り囲まれている。
つまり、本実施の形態に係る半導体装置は、平面視において、隣接する素子形成領域8間に、金属不純物を捕獲している不純物領域9が形成されている。さらに、平面視において、各素子形成領域8と不純物領域9との間には、トレンチ分離膜36が形成されている。さらに、平面視において、不純物領域9は、その周辺が、フィールド絶縁膜3が除去された、第一の領域40および第二の領域45により、完全に囲まれている。
なお、図7に示すように、トレンチ分離膜36は、半導体層2の上面から絶縁層1の上面に至って形成されている。他方、フィールド絶縁膜3は、半導体層2の表面から、絶縁層1の上面に至らない所定の深さに亘って形成されている。
なお、不純物注入と活性化のための加熱処理とを施すことにより、上記第一、二の領域40,45に活性領域を形成しても良い。
また、本実施の形態においても、実施の形態1で説明した工程順序を採用する。つまり、不純物領域9の形成後、金属不純物の捕獲のために加熱処理を施す。その後、各トレンチ分離膜36を形成する。なお、本実施の形態では、第一の領域40および第二の領域45において、フィールド絶縁膜3を除去する工程がさらに加わることは言うまでも無い。
本実施の形態に係る半導体装置は、上記のように構成されているので、実施の形態1に係る半導体装置が有する効果に加えて以下の効果も有する。
つまり、本実施の形態では、不純物領域9の周囲には、フィールド絶縁膜3が形成されない領域40,45が存在する。そして、当該領域40,45の端辺部(つまり、フィールド絶縁膜3の端部)は応力が強い。このため、不純物領域9から発生した結晶欠陥は当該領域40,45の端辺部で終端する。したがって、水平方向に結晶欠陥が拡がることを抑制することができる。
また、上記のように結晶欠陥の水平方向の拡がりを抑制できる。したがって、当該結晶欠陥による素子特性への影(ゲート酸化膜破壊や接合リークなど)を受けずに、トレンチ分離膜36間距離を狭くでき(フィールド絶縁膜3が除去された領域40を追加した分以上に結晶欠陥の拡がりを抑えることができ)、SOI基板に形成される素子の集積度を上げることもできる。
また、不純物領域9は、第一の領域40および絶縁膜が除去されている第二の領域45により、平面視において取り囲まれている。
したがって、応力の大きいフィールドエッジに欠陥を終端させ、欠陥領域の広がりを少なくすることができる。このように、拡散層からの欠陥の広がりを抑えることができるので、素子間領域を小さくできる。
<実施の形態3>
図8は、本実施の形態に係る半導体装置の構成を示す平面図である。また、図9は、図8のC−C断面を示す断面図である。
本発明に係る半導体装置は、支持基板と絶縁層1と半導体層2とから成るSOI基板を備える。図8では、当該半導体層2の表面の様子を示しており、図9は、当該絶縁層1、当該半導体層2、およびフィールド絶縁膜3の断面構造を示している。なお、図面簡略化のため、図8では図8で示したフィールド絶縁膜3は省略している。また、支持基板は、図示していないが絶縁層1の下面側に形成されている。
以下、図8,9を参照して本実施の形態に係る半導体装置の構成について詳細に説明する。
半導体層2は、複数の素子形成領域8を有している。各素子形成領域8における半導体層2の表面内には、単体もしくは複数の半導体素子が形成される。また、半導体層2の表面内には、複数の環状の第一のトレンチ分離膜61が形成されている。ここで、各第一のトレンチ分離膜61は、平面視において、対応する素子形成領域8を囲繞している。なお、図8,9より推測可能なように、素子形成領域8は、水平方向および下方向は第一のトレンチ分離膜61および絶縁層1により囲まれている。
また、半導体層2の表面内には、不純物領域9が形成されている。ここで、不純物領域9は、第一のトレンチ分離膜61から平面方向に所定の距離だけ隔てて形成されている。また、当該不純物領域9は、平面視において当該第一のトレンチ分離膜61を囲繞している。ここで、不純物領域9を構成する不純物は、ボロン、砒素、リン、アンチモンのいずれかを少なくとも含むものである。
所定の領域にボロン等の不純物イオンを注入し、その後に高温の熱処理を施す。これにより、不純物領域9が形成された半導体層2において結晶欠陥が発生し、当該不純物領域9は、金属不純物を捕獲するゲッタリングサイトとして機能する。ここで、1100℃程度の上記高温の熱処理を施すことにより、半導体層2の上面にフィールド絶縁膜(酸化膜)3も形成される。
さらに、本実施の形態では、複数の環状の第二のトレンチ分離膜62が、半導体層2の表面内には形成されている。ここで、平面視において、第二のトレンチ分離膜62は、不純物領域9内に形成されている。また、平面視において、各第二のトレンチ分離膜62は、各第一のトレンチ分離膜61を囲繞している。
なお、不純物領域9内には、他のトレンチ分離膜63も形成されている。ここで、平面視において、当該他のトレンチ分離膜63は、複数の第一、二のトレンチ分離膜61,62および複数の素子形成領域8を囲繞している。
つまり、本実施の形態に係る半導体装置は、平面視において、隣接する素子形成領域8間に不純物領域9が形成されている。さらに、平面視において、各素子形成領域8と不純物領域9との間には、第一のトレンチ分離膜61が形成されている。さらに、平面視において、不純物領域9内には、第一のトレンチ分離膜61を囲繞する第二のトレンチ分離膜62および、他のトレンチ分離膜63が形成されている。
なお、図9に示すように、トレンチ分離膜61〜63は、半導体層2の上面から絶縁層1の上面に至って形成されている。他方、フィールド絶縁膜3は、半導体層2の表面から、絶縁層1の上面に至らない所定の深さに亘って形成されている。
また、本実施の形態においても、実施の形態1で説明した工程順序を採用する。つまり、不純物領域9の形成後、金属不純物の捕獲のために加熱処理を施す。その後、各トレンチ分離膜61〜63を形成する。
以上のように、本実施の形態に係る半導体装置は、素子形成領域8と金属不純物を捕獲している不純物領域9との間において、複数のトレンチ分離膜61,62が形成されている。したがって、一度捕獲した金属不純物を、各トレンチ分離膜61,62を超えて、素子形成領域8に到達することを防止できる。さらに、上記の通り複数のトレンチ分離膜61〜63が形成されるので、素子形成領域8間の分離耐圧をより向上させることができる。
つまり、本実施の形態に係る半導体装置は、金属不純物のゲッタリング効果に加えて、高い素子分離耐圧も確保できる。
なお、上記説明では、不純物領域9内には、2種類のトレンチ分離膜62,63が形成されている。しかし、トレンチ分離膜63を省略することもできる。他方、当該不純物領域9内に、トレンチ分離膜62,63以外のトレンチ分離膜を形成しても良い。
また、上記各実施の形態において、第二のトレンチ分離膜10から平面方向に所定の距離だけ隔てて不純物領域9が形成されている。または、第一の領域40と平面方向に所定の距離だけ隔てて不純物領域9が形成されている。ここで第一の領域40は、トレンチ分離膜と平面方向に所定の距離だけ隔てられた領域である。または、第一のトレンチ分離膜61と平面方向に所定の距離だけ隔てて不純物領域9が形成されている。つまり、分離領域と不純物領域9とが離れて形成されている。
たとえば、拡散層に汚染物質を確保した後に、トレンチ溝を開口したとする。この場合、拡散層がトレンチに接していると、トレンチ開口時に汚染物質がむき出しになった開口部が表面に出てしまう。したがって、その後の処理をする装置を汚染し、その後に処理するウエハをさらに汚染するといった2次汚染を引き起こす可能性がある。そこで、上記のように、分離領域と不純物領域9とを離して形成することにより、拡散層をむき出しになることがない。よって、上述のような汚染を防止できることになる。
実施の形態1に係る半導体装置の構成を示す平面図である。 実施の形態1に係る半導体装置の構成を示す断面図である。 実施の形態1に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係る半導体装置の製造方法を説明するための工程断面図である。 実施の形態2に係る半導体装置の構成を示す平面図である。 実施の形態2に係る半導体装置の構成を示す断面図である。 実施の形態3に係る半導体装置の構成を示す平面図である。 実施の形態3に係る半導体装置の構成を示す断面図である。
符号の説明
1 絶縁層、2 半導体層、3 フィールド絶縁膜、6,61 第一のトレンチ分離膜、8 素子形成領域、9 不純物領域、10,62 第二のトレンチ分離膜、36,63 トレンチ分離膜、40,45 フィールド絶縁膜が除去された領域。

Claims (8)

  1. 支持基板と絶縁層と半導体層とから成るSOI基板を備える半導体装置において、
    前記半導体層における素子が形成される領域である素子形成領域と、
    平面視において、前記素子形成領域を囲繞するように前記半導体層に形成される第一のトレンチ分離膜と、
    平面視において、前記第一のトレンチ分離膜を囲繞するように前記半導体層に形成される第二のトレンチ分離膜と、
    前記第二のトレンチ分離膜から平面方向に所定の距離だけ隔てて、平面視において前記第二のトレンチ分離膜を囲繞するように前記半導体層に形成される不純物領域とを、備える、
    ことを特徴とする半導体装置。
  2. 前記不純物領域は、
    前記第二のトレンチ分離膜および前記半導体層に形成される他のトレンチ分離膜により、平面視において取り囲まれている、
    ことを特徴とする請求項1に記載の半導体装置。
  3. 支持基板と絶縁層と半導体層とから成るSOI基板を備える半導体装置において、
    前記半導体層における素子が形成される領域である素子形成領域と、
    平面視において、前記素子形成領域を囲繞するように前記半導体層に形成されるトレンチ分離膜と、
    前記半導体層の表面内に形成され、第一の領域が除去されている絶縁膜と、
    前記絶縁膜が除去されている前記第一の領域と平面方向に所定の距離だけ隔てて、前記半導体層に形成される不純物領域とを、備えており、
    前記第一の領域は、
    前記トレンチ分離膜と平面方向に所定の距離だけ隔てられた領域であり、かつ平面視において前記トレンチ分離膜を囲繞する環状領域であり、
    前記不純物領域は、
    平面視において前記第一の領域を囲繞するように形成されている、
    ことを特徴とする半導体装置。
  4. 前記不純物領域は、
    前記第一の領域および前記絶縁膜が除去されている第二の領域により、平面視において取り囲まれている、
    ことを特徴とする請求項3に記載の半導体装置。
  5. 支持基板と絶縁層と半導体層とから成るSOI基板を備える半導体装置において、
    前記半導体層における素子が形成される領域である素子形成領域と、
    平面視において、前記素子形成領域を囲繞するように前記半導体層に形成される第一のトレンチ分離膜と、
    前記第一のトレンチ分離膜と平面方向に所定の距離だけ隔てて、平面視において前記第一のトレンチ分離膜を囲繞するように前記半導体層に形成される不純物領域と、
    前記第一のトレンチ分離膜を平面視において囲繞するように、前記不純物領域内において形成される第二のトレンチ分離膜とを、備える、
    ことを特徴とする半導体装置。
  6. 前記不純物領域を構成する不純物は、
    ボロン、砒素、リン、アンチモンのいずれかを少なくとも含む、
    ことを特徴とする請求項1,3,5のいずれかに記載の半導体装置。
  7. 前記不純物領域は、
    金属不純物を捕獲している、
    ことを特徴とする請求項1,3,5のいずれかに記載の半導体装置。
  8. (A)支持基板と絶縁層と半導体層とを当該順に積層する工程と、
    (B)前記半導体層の所定の領域に対して、所定の不純物を注入する工程と、
    (C)前記工程(B)の後に、加熱処理を施す工程と、
    (D)前記工程(C)の後に、素子が形成される素子形成領域を平面視において囲繞するトレンチ分離膜を前記半導体層内に形成する工程とを、備えており、
    前記所定の領域は、前記トレンチ分離膜を平面視において囲繞している、
    ことを特徴とする半導体装置の製造方法。
JP2007107878A 2007-04-17 2007-04-17 半導体装置および半導体装置の製造方法 Pending JP2008270318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007107878A JP2008270318A (ja) 2007-04-17 2007-04-17 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007107878A JP2008270318A (ja) 2007-04-17 2007-04-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008270318A true JP2008270318A (ja) 2008-11-06

Family

ID=40049472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007107878A Pending JP2008270318A (ja) 2007-04-17 2007-04-17 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008270318A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223665A (ja) * 1999-02-02 2000-08-11 Denso Corp 半導体装置
JP2002033382A (ja) * 2000-05-11 2002-01-31 Denso Corp 半導体装置及びその製造方法
JP2002100777A (ja) * 2000-09-20 2002-04-05 Denso Corp 半導体装置
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Soi基板及び半導体装置の製造方法
JP2003289076A (ja) * 2002-01-24 2003-10-10 Matsushita Electric Ind Co Ltd Soi型半導体装置およびその製造方法
JP2005026664A (ja) * 2003-06-13 2005-01-27 Denso Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223665A (ja) * 1999-02-02 2000-08-11 Denso Corp 半導体装置
JP2002033382A (ja) * 2000-05-11 2002-01-31 Denso Corp 半導体装置及びその製造方法
JP2002100777A (ja) * 2000-09-20 2002-04-05 Denso Corp 半導体装置
JP2002343799A (ja) * 2001-05-17 2002-11-29 Nec Corp Soi基板及び半導体装置の製造方法
JP2003289076A (ja) * 2002-01-24 2003-10-10 Matsushita Electric Ind Co Ltd Soi型半導体装置およびその製造方法
JP2005026664A (ja) * 2003-06-13 2005-01-27 Denso Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US7531374B2 (en) CMOS image sensor process and structure
US9704909B2 (en) Image sensor and method of manufacturing the same
JP5161475B2 (ja) プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
TWI550869B (zh) Semiconductor element structure and manufacturing method thereof
CN108206194B (zh) 图像传感器及其制造方法
US20080087969A1 (en) Planar-type semiconductor device and method of manufacturing the same
JP4452647B2 (ja) 半導体装置
KR101450436B1 (ko) 반도체 소자의 웰 형성 방법
JP2008270318A (ja) 半導体装置および半導体装置の製造方法
JP2005175277A (ja) 半導体装置およびその製造方法
JP5644466B2 (ja) 半導体装置の製造方法
TWI662687B (zh) 半導體裝置及其製造方法
CN108206193B (zh) 图像传感器及其制造方法
US7524721B2 (en) High voltage CMOS device and method of fabricating the same
US7727844B2 (en) Gate structure of a semiconductor device
JP2006310524A (ja) 半導体装置およびその製造方法
JP2006196514A (ja) 半導体装置及びその製造方法
TWI494976B (zh) 半導體元件及其製作方法
KR20110078878A (ko) 이미지 센서 및 이미지 센서의 제조 방법
TW201834239A (zh) 半導體裝置及其製造方法
JP2006237040A (ja) 半導体装置の製造方法及び半導体装置
JP2005286141A (ja) 半導体装置の製造方法
JP2006216604A (ja) 半導体装置及びその製造方法
JP2015185609A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20091027

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Effective date: 20100224

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Effective date: 20121120

Free format text: JAPANESE INTERMEDIATE CODE: A02