CN108206194B - 图像传感器及其制造方法 - Google Patents
图像传感器及其制造方法 Download PDFInfo
- Publication number
- CN108206194B CN108206194B CN201611180910.8A CN201611180910A CN108206194B CN 108206194 B CN108206194 B CN 108206194B CN 201611180910 A CN201611180910 A CN 201611180910A CN 108206194 B CN108206194 B CN 108206194B
- Authority
- CN
- China
- Prior art keywords
- doped region
- region
- semiconductor layer
- active region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 186
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 164
- 239000000463 material Substances 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种图像传感器及其制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：半导体衬底；和位于该半导体衬底上的第一有源区，该第一有源区包括：第一掺杂区以及与该第一掺杂区邻接的第二掺杂区，该第二掺杂区位于该第一有源区的上表面；在该第二掺杂区的上表面上形成半导体层；以及形成与该半导体层连接的接触件。本发明可以使得在形成接触件时所造成的缺陷或损伤远离由第二掺杂区和第一掺杂区形成的结型场，从而可以减少漏电流，提高器件性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器及其制造方法。
背景技术
图1A是示意性地示出现有技术中的CIS(Contact Image Sensor，接触式图像传感器)的电路连接图。如图1A所示，该CIS包括光电二极管101和四个晶体管。这四个晶体管分别是第一晶体管102、第二晶体管103、第三晶体管104和第四晶体管105。在第一晶体管102和第二晶体管103之间有浮动扩散区(floating diffusion，简称为FD)。当光电二极管101的光子转变为电荷后将储存在FD处，这里FD将作为电容用于储存电荷。
图1B是示意性地示出CIS部分电路结构的顶视图。图1B中示出了有源区111、光电二极管101、第一晶体管102、FD、第二晶体管103和金属接触件110。图1C是示意性地示出图1B中的结构沿着线A-A’截取的横截面示意图。图1C中示出了第一晶体管102、第二晶体管103和金属接触件110。此外，图1C中还示出了P型阱区122、N型掺杂区121和耗尽区123，该部分区域形成了FD的一部分。目前，FD容易出现漏电流的情况。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
根据本发明的第一方面，提供了一种图像传感器的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底；和位于所述半导体衬底上的第一有源区，所述第一有源区包括：第一掺杂区以及与所述第一掺杂区邻接的第二掺杂区，所述第二掺杂区位于所述第一有源区的上表面；在所述第二掺杂区的上表面上形成半导体层；以及形成与所述半导体层连接的接触件。
在一个实施例中，所述半导体层为掺杂的半导体层。
在一个实施例中，所述半导体层的导电类型与所述第二掺杂区的导电类型相同。
在一个实施例中，所述半导体层的材料包括多晶硅。
在一个实施例中，在形成所述半导体层之前，所述方法还包括：在所述半导体结构上形成图案化的保护层，所述保护层露出所述第二掺杂区的上表面。
在一个实施例中，在形成所述半导体层之后以及在形成所述接触件之前，所述方法还包括：去除所述保护层。
在一个实施例中，所述保护层的材料包括：硅的氧化物和/或硅的氮化物。
在一个实施例中，在所述第二掺杂区的上表面上形成半导体层的步骤包括：在所述半导体结构上形成半导体层；以及蚀刻所述半导体层以去除所述半导体层的一部分，保留所述半导体层的在所述第二掺杂区上的部分。
在一个实施例中，所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反，所述第一掺杂区和所述第二掺杂区为浮动扩散区的一部分。
在一个实施例中，所述第一有源区还包括：与所述第一掺杂区邻接的第三掺杂区，其中，所述第三掺杂区与所述第二掺杂区间隔开，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反。
在一个实施例中，所述半导体结构还包括：位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构；以及在所述第一栅极结构侧面上的间隔物，其中，在所述第二掺杂区的上表面上形成半导体层的步骤中，所述间隔物将所述半导体层和所述第一栅极结构间隔开。
在一个实施例中，在形成所述接触件之前，所述方法还包括：在所述半导体层、所述第一栅极结构、所述间隔物和所述第一有源区的一部分上形成阻挡层；形成与所述半导体层连接的接触件的步骤包括：蚀刻所述阻挡层以形成露出所述半导体层的一部分的开口；以及穿过所述开口形成与所述半导体层连接的接触件。
在一个实施例中，所述第一有源区还包括：与所述第三掺杂区邻接的第四掺杂区，其中，所述第四掺杂区与所述第一掺杂区间隔开，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反，所述第四掺杂区的一部分位于所述第一栅极结构的下面。
在一个实施例中，所述半导体结构还包括：位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，位于所述第二有源区上的第二栅极结构，和在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极；以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区，位于所述第三有源区上的第三栅极结构，和在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极。
上述制造方法使得接触件形成在半导体层上，而没有与有源区直接接触，可以使得在形成接触件时所造成的缺陷远离由第二掺杂区和第一掺杂区形成的结型场，这样可以减少漏电流，提高器件性能。
根据本发明的第二方面，提供了一种图像传感器，包括：半导体衬底；位于所述半导体衬底上的第一有源区，所述第一有源区包括：第一掺杂区以及与所述第一掺杂区邻接的第二掺杂区，所述第二掺杂区位于所述第一有源区的上表面；在所述第二掺杂区上的半导体层；以及在所述半导体层上的接触件。
在一个实施例中，所述半导体层为掺杂的半导体层。
在一个实施例中，所述半导体层的导电类型与所述第二掺杂区的导电类型相同。
在一个实施例中，所述半导体层的材料包括多晶硅。
在一个实施例中，所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反，所述第一掺杂区和所述第二掺杂区为浮动扩散区的一部分。
在一个实施例中，所述第一有源区还包括：与所述第一掺杂区邻接的第三掺杂区，其中，所述第三掺杂区与所述第二掺杂区间隔开，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反。
在一个实施例中，所述图像传感器还包括：位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构；以及在所述第一栅极结构侧面上的间隔物，其中，所述间隔物将所述半导体层和所述第一栅极结构间隔开。
在一个实施例中，所述图像传感器还包括：覆盖在所述半导体层、所述第一栅极结构、所述间隔物和所述第一有源区的一部分上的阻挡层，其中所述接触件穿过所述阻挡层从而与所述半导体层连接。
在一个实施例中，所述第一有源区还包括：与所述第三掺杂区邻接的第四掺杂区，其中，所述第四掺杂区与所述第一掺杂区间隔开，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反，所述第四掺杂区的一部分位于所述第一栅极结构的下面。
在一个实施例中，所述图像传感器还包括：位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，位于所述第二有源区上的第二栅极结构，和在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极；以及位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区，位于所述第三有源区上的第三栅极结构，和在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极。
通过将接触件形成在半导体层上，从而可以使得在形成接触件时所造成的缺陷远离由第二掺杂区和第一掺杂区形成的结型场，从而可以减少漏电流，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1A是示意性地示出现有技术中的CIS的电路连接图。
图1B是示意性地示出CIS部分电路结构的顶视图。
图1C是示意性地示出图1B中的结构沿着线A-A’截取的横截面示意图。
图2是示出根据本发明一个实施例的图像传感器的制造方法的流程图。
图3至图12是示意性地示出根据本发明一个实施例的图像传感器的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人对上述问题进行研究发现，如图1C所示，一种情况下，N型掺杂区121和P型阱区122形成的N/P结型场可能会影响到漏电流。例如，该N/P结的面积和周长越大，可能会产生更多的漏电流。另一种情况下，在通过蚀刻工艺形成金属接触件110时，该蚀刻将可能导致金属接触件110下面的硅产生晶格缺陷，从而也导致漏电流的产生。而FD的漏电流将会导致像素噪声，例如包括FPN(Fix pattern noise，固定模式噪声)和在最终图像中的闪烁像素等。
图2是示出根据本发明一个实施例的图像传感器的制造方法的流程图。
在步骤S201，提供半导体结构，该半导体结构包括：半导体衬底；和位于该半导体衬底上的第一有源区，该第一有源区包括：第一掺杂区以及与该第一掺杂区邻接的第二掺杂区，该第二掺杂区位于该第一有源区的上表面。例如，该第二掺杂区的上表面为该第一有源区的上表面的一部分。
在一个实施例中，该第一掺杂区的导电类型与该第二掺杂区的导电类型相反。该第一掺杂区和该第二掺杂区可以为浮动扩散区的一部分。例如，该第二掺杂区和该第一掺杂区可以形成结型场，例如形成N/P结型场。
在步骤S202，在第二掺杂区的上表面上形成半导体层。例如，该半导体层可以为掺杂的半导体层。例如该半导体层的导电类型与第二掺杂区的导电类型相同。该半导体层的材料例如可以包括多晶硅。
在一个实施例中，在形成该半导体层之前，所述制造方法还可以包括：在半导体结构上形成图案化的保护层，该保护层露出第二掺杂区的上表面。例如，该保护层的材料可以包括：硅的氧化物和/或硅的氮化物，或者其他材料。或者该保护层也可以是其他对于蚀刻具有高选择性的多层膜。然后，在形成该图案化的保护层后，在第二掺杂区的被露出的上表面上形成半导体层。在一个实施例中，在形成半导体层之后，所述制造方法还可以包括：去除该保护层。
在一个实施例中，形成图案化的保护层的步骤可以包括：在半导体结构上形成保护层；以及蚀刻该保护层以去除该保护层在第二掺杂区上的部分。
在一个实施例中，蚀刻该保护层以去除该保护层在第二掺杂区上的部分的步骤可以包括：在该保护层上形成图案化的第一掩模层，该第一掩模层露出该保护层在该第二掺杂区上的部分；通过蚀刻工艺去除该保护层的被露出部分；以及去除该第一掩模层。
在一个实施例中，该步骤S202可以包括：在半导体结构上形成半导体层；以及蚀刻该半导体层以去除该半导体层的一部分，保留该半导体层的在第二掺杂区上的部分。
在一个实施例中，蚀刻该半导体层以去除该半导体层的一部分的步骤可以包括：在半导体层上形成图案化的第二掩模层，该第二掩模层覆盖该半导体层的在第二掺杂区上的部分；通过蚀刻工艺去除该半导体层的未被第二掩模层覆盖的部分；以及去除该第二掩模层。
在步骤S203，形成与半导体层连接的接触件。
上述制造方法使得接触件形成在半导体层上，而没有与有源区直接接触，这样对有源区没有直接损伤，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得在形成接触件时所造成的缺陷或损伤远离由第二掺杂区和第一掺杂区形成的结型场，这样可以减少漏电流，提高器件性能。
在一个实施例中，可以在形成逻辑电路的晶体管之后，执行上述制造方法。例如在形成逻辑电路的晶体管的源极和漏极，并且对该源极漏极进行退火之后，执行上述制造方法。因此上述制造方法将不会影响其他器件(例如逻辑电路的晶体管)的性能。
在一个实施例中，在形成上述接触件之后，可以利用现有技术进行后段制程(BackEnd Of Line，简称为BEOL)。
图3至图12是示意性地示出根据本发明一个实施例的图像传感器的制造过程中若干阶段的结构的横截面示意图。下面结合图3至图12详细描述根据本发明一个实施例的图像传感器的制造过程。
首先，如图3所示，提供半导体结构。该半导体结构可以包括半导体衬底301。例如该半导体衬底301可以为硅衬底或者其他材料的衬底。需要说明的是，图3中示出的虚线仅是示例性地用于图示不同结构的临界线，实际上并不一定存在这样的虚线，其他附图类似。
如图3所示，该半导体结构还可以包括：位于半导体衬底301上的第一有源区311。该第一有源区311可以包括：第一掺杂区321以及与该第一掺杂区321邻接的第二掺杂区322。该第二掺杂区322位于该第一有源区311的上表面。例如，该第二掺杂区322的上表面可以为该第一有源区311的上表面的一部分。例如该第一掺杂区321和该第二掺杂区322可以是FD的一部分。在本发明中，所谓第一掺杂区321和第二掺杂区322邻接是指，第一掺杂区321和第二掺杂区322至少沿竖直方向上下接触，在本实施例中，第一掺杂区321和第二掺杂区322还沿水平方向左右接触。
在一个实施例中，该第一掺杂区321的导电类型与该第二掺杂区322的导电类型相反。例如，第一掺杂区321的导电类型为P型，该第二掺杂区322的导电类型为N型；或者，第一掺杂区321的导电类型为N型，该第二掺杂区322的导电类型为P型。该第二掺杂区和该第一掺杂区可以形成FD的结型场。
在一个实施例中，如图3所示，该第一有源区311还可以包括：与第一掺杂区321邻接的第三掺杂区323。这里，所谓第一掺杂区321和第三掺杂区323邻接是指，第一掺杂区321和第三掺杂区323沿水平方向左右接触。该第三掺杂区323与第二掺杂区322间隔开。该第三掺杂区323的导电类型与该第一掺杂区321的导电类型相反。例如，第一掺杂区321的导电类型为P型，该第三掺杂区323的导电类型为N型；或者，第一掺杂区321的导电类型为N型，该第三掺杂区323的导电类型为P型。在一个实施例中，如图3所示，该第一掺杂区321和该第三掺杂区323可以分别延伸到半导体衬底301中。
在一个实施例中，如图3所示，该半导体结构还可以包括：位于第一有源区311上且在第一掺杂区321与第三掺杂区323邻接的部分之上的第一栅极结构331。例如，该第一栅极结构331可以包括：位于第一有源区311上的第一栅极绝缘物层3312和在该第一栅极绝缘物层3312上的第一栅极3311。该第一栅极绝缘物层3312的材料例如可以包括二氧化硅。该第一栅极3311的材料例如可以包括多晶硅。如图3所示，该半导体结构还可以包括：在第一栅极结构331侧面上的间隔物350。在后续形成半导体层的步骤(后面将描述)中，该间隔物将半导体层和该第一栅极结构331间隔开。
在一个实施例中，如图3所示，该第一有源区311还可以包括：与第三掺杂区323邻接的第四掺杂区324。这里，所谓第三掺杂区323与第四掺杂区324邻接是指第四掺杂区324和第三掺杂区323既沿竖直方向上下接触，也沿水平方向左右接触。该第四掺杂区324与第一掺杂区321间隔开。该第四掺杂区324的导电类型与第三掺杂区323的导电类型相反。例如，该第三掺杂区323的导电类型可以为N型，该第四掺杂区324的导电类型可以为P型。该第四掺杂区324与该第三掺杂区323可以形成光电二极管的PN结。该第四掺杂区324的一部分位于第一栅极结构331的下面。
在一个实施例中，如图3所示，该半导体结构还可以包括：位于半导体衬底301上且与第一有源区311间隔开的第二有源区312。例如，可以通过沟槽隔离部340将第二有源区312与第一有源区311间隔开。该沟槽隔离部340可以包括形成在各个有源区周围的沟槽和填充该沟槽的绝缘物层(例如二氧化硅)。该第二有源区312可以包括第五掺杂区325。该第五掺杂区325可以延伸到半导体衬底301中。例如，该第五掺杂区325的导电类型可以与第一掺杂区321的导电类型相同。
在一个实施例中，如图3所示，该半导体结构还可以包括：位于第二有源区312上的第二栅极结构332。例如，该第二栅极结构332可以包括：位于第二有源区312上的第二栅极绝缘物层3322和在该第二栅极绝缘物层3322上的第二栅极3321。该第二栅极绝缘物层3322的材料例如可以包括二氧化硅。该第二栅极3321的材料例如可以包括多晶硅。
在一个实施例中，如图3所示，该半导体结构还可以包括：在第二有源区312中且位于第二栅极结构332两侧的第一源极531和第一漏极541。该第一源极531和该第一漏极541分别与第五掺杂区325邻接，即，该第一源极531和该第一漏极541既在水平方向上与第五掺杂区325接触，也在竖直方向上与第五掺杂区325接触。
在一个实施例中，如图3所示，该半导体结构还可以包括：位于半导体衬底301上且与第二有源区312间隔开的第三有源区313。可以通过沟槽隔离部340将第三有源区313与第二有源区312间隔开。该第三有源区313可以包括第六掺杂区326。该第六掺杂区326可以延伸到半导体衬底301中。例如，该第六掺杂区326的导电类型与该第五掺杂区325的导电类型相反。
在一个实施例中，如图3所示，该半导体结构还可以包括：位于第三有源区313上的第三栅极结构333。例如，该第三栅极结构333可以包括：位于第三有源区313上的第三栅极绝缘物层3332和在该第三栅极绝缘物层3332上的第三栅极3331。该第三栅极绝缘物层3332的材料例如可以包括二氧化硅。该第三栅极3331的材料例如可以包括多晶硅。
在一个实施例中，如图3所示，间隔物350也可以形成在第二栅极结构332的侧面上以及第三栅极结构333的侧面上。
在一个实施例中，如图3所示，该半导体结构还可以包括：在第三有源区313中且位于第三栅极结构333两侧的第二源极532和第二漏极542。该第二源极532和该第二漏极542分别与第六掺杂区326邻接，即，该第二源极532和该第二漏极542既在水平方向上与第六掺杂区326接触，也在竖直方向上与第六掺杂区326接触。
在一个实施例中，上述由第二有源区和第二栅极结构等形成的晶体管以及由第三有源区和第三栅极结构等形成的晶体管可以是用于形成逻辑电路的晶体管。
需要说明的是，为了避免遮蔽本发明的构思，图3中没有示出本领域所公知的一些细节。但是本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
此外，还需要说明的是，本发明中提及的有源区(例如第一有源区、第二有源区和第三有源区)可以是平面型器件的有源区，也可以是鳍片型器件的有源区，因此本发明的范围并不仅限于此。
接下来，如图4所示，例如通过沉积工艺在图3所示的半导体结构上形成保护层410。例如该保护层410的材料可以包括：硅的氧化物和/或硅的氮化物。
接下来，如图5所示，例如通过光刻工艺在该保护层410上形成图案化的第一掩模层(例如光致抗蚀剂)501，该第一掩模层501露出该保护层410在该第二掺杂区322上的部分。
接下来，如图6所示，通过蚀刻工艺去除该保护层410的被露出部分，然后去除该第一掩模层501。
接下来，如图7所示，例如通过沉积工艺在形成保护层410的半导体结构上形成半导体层420。该半导体层420可以为掺杂的半导体层。例如该半导体层420的导电类型与第二掺杂区322的导电类型相同。然后，如图7所示，例如通过光刻工艺在该半导体层420上形成图案化的第二掩模层(例如光致抗蚀剂)502，该第二掩模层502覆盖该半导体层420在该第二掺杂区322上的部分，即覆盖在FD的有源区之上。在一个实施例中，第二掩模层502可以覆盖在沟槽隔离部340的一部分上，从而使得在后续去除半导体层420的一部分后，剩余的半导体层420能够充分覆盖FD的有源区。
接下来，如图8所示，通过蚀刻工艺去除该半导体层420的未被第二掩模层502覆盖的部分，从而将半导体层进行图案化。然后去除该第二掩模层502。在该步骤中，间隔物350将图案化的半导体层420和第一栅极结构331间隔开。在一个实施例中，如图8所示，图案化的半导体层与间隔物350邻接。在另一个实施例中，图案化的半导体层也可以与间隔物350间隔开。
接下来，如图9所示，去除保护层410。例如可以通过选择性的蚀刻方法来去除剩余的保护层410。
接下来，在一个实施例中，如图10所示，在去除保护层410之后以及在形成接触件(后面将描述)之前，所述制造方法还可以包括：在半导体层420、第一栅极结构331、间隔物350和第一有源区311的一部分上形成阻挡层630。例如该阻挡层630可以为SAB(Salicideblock，硅化金属阻止区)。该阻挡层可以用于保护器件表面。
接下来，形成与半导体层420连接的接触件。
关于该形成接触件的步骤可以结合图11和图12来描述。例如，该形成接触件的步骤可以包括：如图11所示，蚀刻阻挡层630以形成露出半导体层420的一部分的开口640。接下来，该形成接触件的步骤还可以包括：如图12所示，穿过该开口640形成与半导体层420连接的接触件750。例如该接触件750的材料可以包括：铜、铝或钨等金属。
至此，提供了根据本发明一个实施例的图像传感器的制造方法。通过上述制造方法，在由第二掺杂区和第一掺杂区形成的结型场之上形成半导体层，然后在该半导体层上形成接触件，可以使得在形成接触件时所造成的缺陷或损伤远离上述结型场，从而可以减少漏电流，提高器件性能。
本发明还提供了一种图像传感器。下面结合图12详细描述根据本发明一个实施例的图像传感器。
如图12所示，该图像传感器可以包括：半导体衬底301。例如该半导体衬底301可以为硅衬底或者其他材料的衬底。
如图12所示，该图像传感器还可以包括：位于半导体衬底301上的第一有源区311。该第一有源区311可以包括：第一掺杂区321以及与该第一掺杂区321邻接的第二掺杂区322。该第二掺杂区322位于第一有源区311的上表面。例如，该第二掺杂区322的上表面可以为该第一有源区311的上表面的一部分。
在一个实施例中，第一掺杂区321的导电类型与第二掺杂区322的导电类型相反。例如，第一掺杂区321的导电类型为P型，该第二掺杂区322的导电类型为N型；或者，第一掺杂区321的导电类型为N型，该第二掺杂区322的导电类型为P型。该第一掺杂区321和该第二掺杂区322为浮动扩散区的一部分。例如，该第二掺杂区和该第一掺杂区可以形成FD的结型场。
如图12所示，该图像传感器还可以包括：在第二掺杂区322上的半导体层420。例如该半导体层420可以为掺杂的半导体层。例如该半导体层420的导电类型与第二掺杂区322的导电类型相同。该半导体层的材料例如可以包括多晶硅。
如图12所示，该图像传感器还可以包括：在该半导体层420上的接触件750。例如该接触件750的材料可以包括：铜、铝或钨等金属。
通过将接触件形成在半导体层上，减少传统工艺中因为接触件蚀刻造成的对有源区的损伤，而且可以使得在形成接触件时所造成的缺陷或损伤远离由第二掺杂区和第一掺杂区形成的结型场，从而可以减少漏电流，提高器件性能。
在一个实施例中，第一有源区311还可以包括：与第一掺杂区321邻接的第三掺杂区323。该第三掺杂区323与第二掺杂区322间隔开。该第三掺杂区323的导电类型与该第一掺杂区321的导电类型相反。例如，第一掺杂区321的导电类型为P型，该第三掺杂区323的导电类型为N型；或者，第一掺杂区321的导电类型为N型，该第三掺杂区323的导电类型为P型。在一个实施例中，该第一掺杂区321和该第三掺杂区323可以分别延伸到半导体衬底301中。
在一个实施例中，如图12所示，该图像传感器还可以包括：位于第一有源区311上且在第一掺杂区321与第三掺杂区323邻接的部分之上的第一栅极结构331。例如，该第一栅极结构331可以包括：位于第一有源区311上的第一栅极绝缘物层3312和在该第一栅极绝缘物层3312上的第一栅极3311。该第一栅极绝缘物层3312的材料例如可以包括二氧化硅。该第一栅极3311的材料例如可以包括多晶硅。
在一个实施例中，如图12所示，该图像传感器还可以包括：在第一栅极结构331侧面上的间隔物350。该间隔物350将半导体层420和该第一栅极结构331间隔开。
在一个实施例中，如图12所示，该图像传感器还可以包括：覆盖在半导体层420、第一栅极结构331、间隔物350和第一有源区311的一部分上的阻挡层630。其中接触件750穿过该阻挡层630从而与半导体层420连接。例如该阻挡层630可以为SAB。该阻挡层可以用于保护器件表面。
在一个实施例中，如图12所示，该第一有源区311还可以包括：与第三掺杂区323邻接的第四掺杂区324。该第四掺杂区324与第一掺杂区321间隔开。该第四掺杂区324的导电类型与第三掺杂区323的导电类型相反。例如，该第三掺杂区323的导电类型可以为N型，该第四掺杂区324的导电类型可以为P型。该第四掺杂区324与该第三掺杂区323可以形成光电二极管的PN结。该第四掺杂区324的一部分位于第一栅极结构331的下面。
在一个实施例中，如图12所示，该图像传感器还可以包括：位于半导体衬底301上且与第一有源区311间隔开的第二有源区312。例如，可以通过沟槽隔离部340将第二有源区312与第一有源区311间隔开。该沟槽隔离部340可以包括形成在各个有源区周围的沟槽和填充该沟槽的绝缘物层(例如二氧化硅)。该第二有源区312可以包括第五掺杂区325。该第五掺杂区325可以延伸到半导体衬底301中。例如，该第五掺杂区325的导电类型可以与第一掺杂区321的导电类型相同。
在一个实施例中，如图12所示，该图像传感器还可以包括：位于第二有源区312上的第二栅极结构332。例如，该第二栅极结构332可以包括：位于第二有源区312上的第二栅极绝缘物层3322和在该第二栅极绝缘物层3322上的第二栅极3321。该第二栅极绝缘物层3322的材料例如可以包括二氧化硅。该第二栅极3321的材料例如可以包括多晶硅。
在一个实施例中，如图12所示，该图像传感器还可以包括：在第二有源区312中且位于第二栅极结构332两侧的第一源极531和第一漏极541。该第一源极531和该第一漏极541分别与第五掺杂区325邻接。
在一个实施例中，如图12所示，该图像传感器还可以包括：位于半导体衬底301上且与第二有源区312间隔开的第三有源区313。可以通过沟槽隔离部340将第三有源区313与第二有源区312间隔开。该第三有源区313可以包括第六掺杂区326。该第六掺杂区326可以延伸到半导体衬底301中。例如，该第六掺杂区326的导电类型与该第五掺杂区325的导电类型相反。
在一个实施例中，如图12所示，该图像传感器还可以包括：位于第三有源区313上的第三栅极结构333。例如，该第三栅极结构333可以包括：位于第三有源区313上的第三栅极绝缘物层3332和在该第三栅极绝缘物层3332上的第三栅极3331。该第三栅极绝缘物层3332的材料例如可以包括二氧化硅。该第三栅极3331的材料例如可以包括多晶硅。
在一个实施例中，如图12所示，间隔物350也可以形成在第二栅极结构332的侧面上以及第三栅极结构333的侧面上。
在一个实施例中，如图12所示，该图像传感器还可以包括：在第三有源区313中且位于第三栅极结构333两侧的第二源极532和第二漏极542。该第二源极532和该第二漏极542分别与第六掺杂区326邻接。
在一个实施例中，上述由第二有源区和第二栅极结构等形成的晶体管以及由第三有源区和第三栅极结构等形成的晶体管可以是用于形成逻辑电路的晶体管。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (20)
1.一种图像传感器的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：半导体衬底；和位于所述半导体衬底上的第一有源区，所述第一有源区包括：第一掺杂区、与所述第一掺杂区邻接的第二掺杂区、与所述第一掺杂区邻接的第三掺杂区以及与所述第三掺杂区邻接的第四掺杂区，所述第二掺杂区位于所述第一有源区的上表面，所述第三掺杂区与所述第二掺杂区间隔开，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反，所述第四掺杂区与所述第一掺杂区间隔开，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反，所述半导体结构还包括：位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构，其中所述第四掺杂区的一部分位于所述第一栅极结构的下面；
在所述第二掺杂区的上表面上形成半导体层；以及
形成与所述半导体层连接的接触件。
2.根据权利要求1所述的方法，其特征在于，
所述半导体层为掺杂的半导体层。
3.根据权利要求2所述的方法，其特征在于，
其中，所述半导体层的导电类型与所述第二掺杂区的导电类型相同。
4.根据权利要求1所述的方法，其特征在于，
所述半导体层的材料包括多晶硅。
5.根据权利要求1所述的方法，其特征在于，在形成所述半导体层之前，所述方法还包括：
在所述半导体结构上形成图案化的保护层，所述保护层露出所述第二掺杂区的上表面。
6.根据权利要求5所述的方法，其特征在于，
在形成所述半导体层之后以及在形成所述接触件之前，所述方法还包括：去除所述保护层。
7.根据权利要求5所述的方法，其特征在于，
所述保护层的材料包括：硅的氧化物和/或硅的氮化物。
8.根据权利要求1所述的方法，其特征在于，在所述第二掺杂区的上表面上形成半导体层的步骤包括：
在所述半导体结构上形成半导体层；以及
蚀刻所述半导体层以去除所述半导体层的一部分，保留所述半导体层的在所述第二掺杂区上的部分。
9.根据权利要求1所述的方法，其特征在于，
所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反，所述第一掺杂区和所述第二掺杂区为浮动扩散区的一部分。
10.根据权利要求1所述的方法，其特征在于，
所述半导体结构还包括：在所述第一栅极结构侧面上的间隔物，
其中，在所述第二掺杂区的上表面上形成半导体层的步骤中，所述间隔物将所述半导体层和所述第一栅极结构间隔开。
11.根据权利要求10所述的方法，其特征在于，
在形成所述接触件之前，所述方法还包括：在所述半导体层、所述第一栅极结构、所述间隔物和所述第一有源区的一部分上形成阻挡层；
形成与所述半导体层连接的接触件的步骤包括：蚀刻所述阻挡层以形成露出所述半导体层的一部分的开口；以及穿过所述开口形成与所述半导体层连接的接触件。
12.根据权利要求1所述的方法，其特征在于，所述半导体结构还包括：
位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，位于所述第二有源区上的第二栅极结构，和在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极；以及
位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区，位于所述第三有源区上的第三栅极结构，和在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极。
13.一种图像传感器，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的第一有源区，所述第一有源区包括：第一掺杂区、与所述第一掺杂区邻接的第二掺杂区、与所述第一掺杂区邻接的第三掺杂区以及与所述第三掺杂区邻接的第四掺杂区，所述第二掺杂区位于所述第一有源区的上表面，所述第三掺杂区与所述第二掺杂区间隔开，所述第三掺杂区的导电类型与所述第一掺杂区的导电类型相反，所述第四掺杂区与所述第一掺杂区间隔开，所述第四掺杂区的导电类型与所述第三掺杂区的导电类型相反；
在所述第二掺杂区上的半导体层；
在所述半导体层上的接触件；以及
位于所述第一有源区上且在所述第一掺杂区与所述第三掺杂区邻接的部分之上的第一栅极结构；其中，所述第四掺杂区的一部分位于所述第一栅极结构的下面。
14.根据权利要求13所述的图像传感器，其特征在于，
所述半导体层为掺杂的半导体层。
15.根据权利要求14所述的图像传感器，其特征在于，
其中，所述半导体层的导电类型与所述第二掺杂区的导电类型相同。
16.根据权利要求13所述的图像传感器，其特征在于，
所述半导体层的材料包括多晶硅。
17.根据权利要求13所述的图像传感器，其特征在于，
所述第一掺杂区的导电类型与所述第二掺杂区的导电类型相反，所述第一掺杂区和所述第二掺杂区为浮动扩散区的一部分。
18.根据权利要求13所述的图像传感器，其特征在于，还包括：
在所述第一栅极结构侧面上的间隔物，其中，所述间隔物将所述半导体层和所述第一栅极结构间隔开。
19.根据权利要求18所述的图像传感器，其特征在于，还包括：
覆盖在所述半导体层、所述第一栅极结构、所述间隔物和所述第一有源区的一部分上的阻挡层，其中所述接触件穿过所述阻挡层从而与所述半导体层连接。
20.根据权利要求13所述的图像传感器，其特征在于，还包括：
位于所述半导体衬底上且与所述第一有源区间隔开的第二有源区，位于所述第二有源区上的第二栅极结构，和在所述第二有源区中且位于所述第二栅极结构两侧的第一源极和第一漏极；以及
位于所述半导体衬底上且与所述第二有源区间隔开的第三有源区，位于所述第三有源区上的第三栅极结构，和在所述第三有源区中且位于所述第三栅极结构两侧的第二源极和第二漏极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180910.8A CN108206194B (zh) | 2016-12-20 | 2016-12-20 | 图像传感器及其制造方法 |
| US15/820,534 US10629646B2 (en) | 2016-12-20 | 2017-11-22 | Image sensor including doped regions and manufacturing method therefor |
| EP17206874.4A EP3340302A1 (en) | 2016-12-20 | 2017-12-13 | Image sensor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611180910.8A CN108206194B (zh) | 2016-12-20 | 2016-12-20 | 图像传感器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108206194A CN108206194A (zh) | 2018-06-26 |
| CN108206194B true CN108206194B (zh) | 2020-08-25 |
Family
ID=60673319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611180910.8A Active CN108206194B (zh) | 2016-12-20 | 2016-12-20 | 图像传感器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10629646B2 (zh) |
| EP (1) | EP3340302A1 (zh) |
| CN (1) | CN108206194B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504782A (zh) * | 2022-01-18 | 2023-07-28 | 长鑫存储技术有限公司 | 一种半导体结构和半导体结构的制备方法 |
| CN116403970B (zh) * | 2023-06-09 | 2023-08-25 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326652B1 (en) * | 1999-06-18 | 2001-12-04 | Micron Technology, Inc., | CMOS imager with a self-aligned buried contact |
| CN101221967A (zh) * | 2006-12-29 | 2008-07-16 | 东部高科股份有限公司 | Cmos图像传感器及其制备方法 |
| CN101383367A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | 图像传感器及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6639261B2 (en) * | 1998-12-08 | 2003-10-28 | Micron Technology, Inc. | Method for forming a low leakage contact in a CMOS imager |
| US6159839A (en) | 1999-02-11 | 2000-12-12 | Vanguard International Semiconductor Corporation | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections |
| DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
| US7071505B2 (en) | 2003-06-16 | 2006-07-04 | Micron Technology, Inc. | Method and apparatus for reducing imager floating diffusion leakage |
| US7498188B2 (en) * | 2004-09-02 | 2009-03-03 | Aptina Imaging Corporation | Contacts for CMOS imagers and method of formation |
| KR100695517B1 (ko) * | 2005-07-26 | 2007-03-14 | 삼성전자주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US8410549B2 (en) * | 2009-03-27 | 2013-04-02 | National Semiconductor Corporation | Structure and fabrication of field-effect transistor using empty well in combination with source/drain extensions or/and halo pocket |
| JP5651982B2 (ja) * | 2010-03-31 | 2015-01-14 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
| WO2013190759A1 (ja) * | 2012-06-21 | 2013-12-27 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| US9190272B1 (en) | 2014-07-15 | 2015-11-17 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| FR3051969A1 (fr) * | 2016-05-31 | 2017-12-01 | Stmicroelectronics Rousset | Procede de fabrication de diodes de puissance, en particulier pour former un pont de graetz, et dispositif correspondant |
| CN107634056B (zh) * | 2016-07-07 | 2021-06-29 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
-
2016
- 2016-12-20 CN CN201611180910.8A patent/CN108206194B/zh active Active
-
2017
- 2017-11-22 US US15/820,534 patent/US10629646B2/en active Active
- 2017-12-13 EP EP17206874.4A patent/EP3340302A1/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326652B1 (en) * | 1999-06-18 | 2001-12-04 | Micron Technology, Inc., | CMOS imager with a self-aligned buried contact |
| CN101221967A (zh) * | 2006-12-29 | 2008-07-16 | 东部高科股份有限公司 | Cmos图像传感器及其制备方法 |
| CN101383367A (zh) * | 2007-09-07 | 2009-03-11 | 东部高科股份有限公司 | 图像传感器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3340302A1 (en) | 2018-06-27 |
| US10629646B2 (en) | 2020-04-21 |
| US20180175098A1 (en) | 2018-06-21 |
| CN108206194A (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9660022B2 (en) | Semiconductive device with a single diffusion break and method of fabricating the same | |
| US10868058B2 (en) | Photodiode gate dielectric protection layer | |
| US10680103B2 (en) | Method of forming semiconductor device with gate | |
| KR101475150B1 (ko) | 주입 분리 디바이스 및 그 형성 방법 | |
| US20170194339A1 (en) | Buried-channel mosfet and a surface-channel mosfet of a same type and fabrication method thereof | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| US8460993B2 (en) | Method for fabricating CMOS image sensor with plasma damage-free photodiode | |
| US20120205777A1 (en) | Semiconductor device and method for fabricating the same | |
| US20160156817A1 (en) | Manufacturing method of imaging apparatus, imaging apparatus, and imaging system | |
| CN108206194B (zh) | 图像传感器及其制造方法 | |
| JP2016018898A (ja) | 光電変換装置 | |
| US10157941B2 (en) | Image sensor and fabrication method thereof | |
| US9496256B2 (en) | Semiconductor device including a vertical gate-all-around transistor and a planar transistor | |
| US8664723B1 (en) | Integrated circuit structures having base resistance tuning regions and methods for forming the same | |
| US20080308868A1 (en) | High voltage metal oxide semiconductor transistor and fabrication method thereof | |
| JP6877872B2 (ja) | 光電変換装置およびその製造方法 | |
| US9281215B2 (en) | Mechanism for forming gate | |
| US10784296B2 (en) | Image sensor and manufacturing method therefor | |
| JP4452647B2 (ja) | 半導体装置 | |
| JP5163212B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007184387A (ja) | 半導体装置およびその製造方法 | |
| JP2014011176A (ja) | 半導体装置の製造方法 | |
| JP2013222765A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2008270318A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |