JP2008270298A - Solid-state image sensor and imaging apparatus employing the same - Google Patents

Solid-state image sensor and imaging apparatus employing the same Download PDF

Info

Publication number
JP2008270298A
JP2008270298A JP2007107621A JP2007107621A JP2008270298A JP 2008270298 A JP2008270298 A JP 2008270298A JP 2007107621 A JP2007107621 A JP 2007107621A JP 2007107621 A JP2007107621 A JP 2007107621A JP 2008270298 A JP2008270298 A JP 2008270298A
Authority
JP
Japan
Prior art keywords
pixels
semiconductor layer
pixel
focus detection
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007107621A
Other languages
Japanese (ja)
Inventor
Satoshi Suzuki
智 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007107621A priority Critical patent/JP2008270298A/en
Publication of JP2008270298A publication Critical patent/JP2008270298A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Studio Devices (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a high-quality image by reducing a difference between an imaging signal obtained from an imaging pixel near a focal point detection pixel, and an imaging signal obtained from a region other than the vicinity of a focal point detection pixel. <P>SOLUTION: A P-type well layer 52 is arranged on an N-type silicon substrate 51. An isolation region 76 exists between a focal point detection pixel 20V and an imaging pixel 20R. A crosstalk reduction layer 77 is arranged at a part in the P-type well layer 52 opposing the charge cumulation layers 74 of the embedded photodiodes 42 and 43 of an AF pixel 20V. The crosstalk reduction layer 77 has the same conductivity type as that of the P-type well layer 52 and a higher concentration than that of the P-type well layer 52. The crosstalk reduction layer 77 reduces crosstalk, i.e., the mixing of charges generated from the AF pixel 20V into the imaging pixel 20R. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、固体撮像素子及びこれを用いた撮像装置に関するものである。   The present invention relates to a solid-state imaging device and an imaging apparatus using the same.

近年、ビデオカメラや電子カメラ等の撮像装置が広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型などの固体撮像素子が使用されている。これらの固体撮像素子は、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素がマトリクス状に複数配置されている。   In recent years, imaging devices such as video cameras and electronic cameras have been widely spread. These cameras use a solid-state imaging device such as a CCD type or an amplification type. In these solid-state imaging devices, a plurality of pixels having a photoelectric conversion unit that generates a signal charge according to the amount of incident light are arranged in a matrix.

増幅型の固体撮像素子では画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、増幅部で増幅した信号を画素から出力する。そして、増幅型の固体撮像素子には、例えば増幅部に接合型電界効果トランジスタを用いた固体撮像素子（特許文献１、２）や、増幅部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子（特許文献３）などが提案されている。   In the amplification type solid-state imaging device, signal charges generated and stored in the photoelectric conversion unit of the pixel are guided to an amplification unit provided in the pixel, and a signal amplified by the amplification unit is output from the pixel. As the amplification type solid-state imaging device, for example, a solid-state imaging device using a junction field effect transistor in the amplification unit (Patent Documents 1 and 2), or a CMOS type solid-state imaging device using a MOS transistor in the amplification unit (Patent Document 3) has been proposed.

ところで、電子カメラにおいて自動焦点調節を実現するためには撮像レンズの焦点調節状態を検出する必要がある。従来は、撮像に用いる固体撮像素子とは別個に焦点検出素子が設けられていた。しかし、その場合には焦点検出素子やこれに光を導く焦点検出用光学系の分だけコストが増大し、またその分だけ装置が大型化する。   By the way, in order to realize automatic focus adjustment in an electronic camera, it is necessary to detect the focus adjustment state of the imaging lens. Conventionally, a focus detection element is provided separately from a solid-state image sensor used for imaging. However, in that case, the cost increases by the focus detection element and the focus detection optical system that guides light to the focus detection element, and the size of the device increases accordingly.

そこで、近年、焦点検出方式としていわゆる瞳分割位相差方式を採用し焦点検出素子としても兼用できるように構成された固体撮像素子が提案されている（例えば、特許文献４）。   Therefore, in recent years, a solid-state imaging device has been proposed which is configured to adopt a so-called pupil division phase difference method as a focus detection method and also to be used as a focus detection device (for example, Patent Document 4).

特許文献４に開示された固体撮像素子では、被写体像を示す画像信号を形成するための撮像用信号を出力する撮像用画素とは別に、焦点調節状態を示す焦点検出用信号（「ＡＦ信号」とも称す。）を生成する焦点検出用画素（「ＡＦ用画素」とも称す。）が複数配置されている。この固体撮像素子では、ＡＦ用画素は、２分割された光電変換部を有している。このような光電変換部上に、マイクロレンズが画素に対して１対１に設けられている。２分割された光電変換部は、マイクロレンズによって撮像レンズの射出瞳と略結像関係（すなわち、略共役）となる位置に配置されている。したがって、撮像レンズの射出瞳とマイクロレンズとの間の距離はマイクロレンズの大きさに対して十分に長いことから、２分割された光電変換部は、マイクロレンズの略焦点位置に配置されていることになる。以上述べた関係から、各画素において、２分割された光電変換部の一方部分は、撮像レンズの射出瞳の一部の領域であって射出瞳の中心から所定方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。また、各ＡＦ用画素において、２分割された光電変換部の他方部分は、撮像レンズの射出瞳の一部であって射出瞳の中心から反対方向へ偏心した領域からの光束を選択的に受光して光電変換することになる。   In the solid-state imaging device disclosed in Patent Document 4, a focus detection signal (“AF signal”) indicating a focus adjustment state is provided separately from the imaging pixels that output an imaging signal for forming an image signal indicating a subject image. A plurality of focus detection pixels (also referred to as “AF pixels”) are generated. In this solid-state imaging device, the AF pixel has a photoelectric conversion unit divided into two. On such a photoelectric conversion unit, microlenses are provided on a one-to-one basis with respect to pixels. The two-divided photoelectric conversion unit is arranged at a position where the microlens is in a substantially imaging relationship (that is, substantially conjugate) with the exit pupil of the imaging lens. Therefore, since the distance between the exit pupil of the imaging lens and the microlens is sufficiently long with respect to the size of the microlens, the two-divided photoelectric conversion unit is disposed at a substantially focal position of the microlens. It will be. From the relationship described above, in each pixel, one part of the photoelectric conversion unit divided into two parts is a part of the exit pupil of the imaging lens and emits a light beam from an area decentered in a predetermined direction from the center of the exit pupil. The light is selectively received and photoelectrically converted. In each AF pixel, the other part of the photoelectric conversion unit divided into two parts selectively receives a light beam from a region that is part of the exit pupil of the imaging lens and decentered in the opposite direction from the center of the exit pupil. And photoelectric conversion.

このようなＡＦ用画素は、固体撮像素子の有効画素領域に均一に配置されるのではなく、上下、左右に或いは中央に部分的に配置されるのが一般的である。このように配置されるのは、ＡＦ用の信号を効率的に生成し、且つ、出来る限り撮像用画素を増大させるためである。   In general, such AF pixels are not arranged uniformly in the effective pixel region of the solid-state imaging device, but are partially arranged vertically, horizontally, or partially in the center. The reason for this arrangement is to generate AF signals efficiently and increase the number of imaging pixels as much as possible.

そして、特許文献４に開示された固体撮像素子では、撮像用画素にはカラーフィルタが設けられる一方、ＡＦ用画素にはカラーフィルタは設けられていない（特許文献４の段落［００６３］，［００６４］）。
特開平１１−１７７０７６号公報 特開２００４−３３５８８２号公報 特開２００４−１１１５９０号公報 特開２０００−２９２６８６号公報 In the solid-state imaging device disclosed in Patent Document 4, a color filter is provided in the imaging pixel, but no color filter is provided in the AF pixel (paragraphs [0063] and [0064 of Patent Document 4]. ]).
JP-A-11-177076 JP 2004-335882 A JP 2004-111590 A JP 2000-292686 A

しかしながら、特許文献４に開示されたような固体撮像素子を用いて実際に撮像すると、均一な輝度を持つ被写体を撮像したにも拘わらずに、輝度が他と比べて増大する領域が生じてしまった。さらに解析してみると、その領域は、ＡＦ用画素が配置されている領域の付近の領域であった。   However, when an image is actually picked up using a solid-state imaging device as disclosed in Patent Document 4, a region where the luminance increases compared to the other is generated even though a subject having a uniform luminance is picked up. It was. Further analysis shows that the region is a region near the region where the AF pixels are arranged.

すなわち、ＡＦ用画素付近の撮像用画素と、ＡＦ用画素付近以外の領域の撮像用画素とに同一の光を入射させても、両者の間で得られる撮像用信号の大きさに差が生じていた。その結果、ＡＦ用画素の配列に沿ってくっきりと線状に輝度の高い領域が出来てしまい、画像として品質の悪いものとなってしまっていた。   That is, even if the same light is incident on the imaging pixels near the AF pixels and the imaging pixels in the region other than the AF pixels, there is a difference in the magnitude of the imaging signal obtained between them. It was. As a result, a high-brightness region is clearly formed in a line along the AF pixel array, resulting in poor quality images.

本発明は、このような問題点に鑑みてなされたもので、焦点検出用画素付近の撮像用画素から得られる撮像用信号と、焦点検出用画素付近以外の領域の撮像用画素から得られる撮像用信号との間の差を低減することができ、ひいては、高品質の画像を得ることができる固体撮像素子、及び、これを用いた撮像装置を提供することを目的とする。   The present invention has been made in view of such problems, and an imaging signal obtained from an imaging pixel near the focus detection pixel and an imaging obtained from an imaging pixel in a region other than the vicinity of the focus detection pixel. It is an object of the present invention to provide a solid-state imaging device capable of reducing a difference between the signal and a signal for use, and thus obtaining a high-quality image, and an imaging apparatus using the same.

本発明者は、鋭意研究の結果、上記問題点の原因を突き止めるに至った。前述した従来の固体撮像素子では、前述したように、ＡＦ用画素においてカラーフィルタが除去されている。これにより、ＡＦ用画素においては、青い成分である短い波長の光から、赤い成分である長い波長の光まで入射されるので、ＡＦ用画素に対する入射光量が増大し、ひいては焦点検出の精度が高まるという優れた効果を奏する。   As a result of intensive studies, the present inventors have found the cause of the above problems. In the conventional solid-state imaging device described above, as described above, the color filter is removed from the AF pixel. As a result, in the AF pixel, light from a short wavelength, which is a blue component, to a long wavelength light, which is a red component, is incident, so that the amount of light incident on the AF pixel is increased, and thus the accuracy of focus detection is improved. There is an excellent effect.

しかしながら、ＡＦ用画素において、赤よりも長い波長の光の成分まで入射されることになる。このような光は、入射される面より深くまで半導体中に進入して光電変換されることになる。半導体基板の深い位置で発生した電荷は、ドリフトによって四方八方に移動する。ドリフトした電荷が当該ＡＦ用画素に配置された電荷蓄積層に捕捉されるなら、特に問題は生じない。しかし、電荷の発生する位置が深いほど、当該ＡＦ用画素では捕捉されず、隣接する撮像用画素の電荷蓄積層に捕捉される成分が増大する。上記の問題は、この現象によって生じていたのである。   However, in the AF pixel, a light component having a wavelength longer than red is incident. Such light enters the semiconductor deeper than the incident surface and is photoelectrically converted. The electric charges generated in the deep position of the semiconductor substrate move in all directions due to drift. If the drifted charge is trapped in the charge storage layer disposed in the AF pixel, no particular problem occurs. However, as the position where charge is generated is deeper, the component that is not captured by the AF pixel and is captured by the charge storage layer of the adjacent imaging pixel increases. The above problem was caused by this phenomenon.

いわゆるクロストークではあるが、一般的に称されるクロストークとは異なる。つまり、本現象は、ＡＦ用画素からその付近の撮像用画素へ混入する電荷によって生ずるものである。ＡＦ画素は、有効画素領域の特定領域に配置される。したがって、有効画素領域におけるＡＦ用画素が配置された領域に沿って、くっきりと線状に輝度の高い領域が観察されていたのである。   Although it is so-called crosstalk, it is different from generally called crosstalk. That is, this phenomenon is caused by charges mixed from the AF pixel to the imaging pixel in the vicinity thereof. The AF pixel is arranged in a specific area of the effective pixel area. Therefore, a clear and high-bright area is observed along the area where the AF pixels are arranged in the effective pixel area.

本発明は、このような前記問題点の原因究明の結果としてなされたものである。すなわち、前記課題を解決するため、本発明の第１の態様による固体撮像素子は、光学系により結像される被写体像を光電変換する固体撮像素子であって、２次元状に配置され各々が入射光に応じた電荷を生成し蓄積する光電変換部を有する複数の画素を備え、前記複数の画素間に分離領域を有し、前記複数の画素は、前記被写体像を示す画像信号を形成するための撮像用信号を出力する複数の撮像用画素と、前記光学系の焦点調節状態を検出するための焦点検出用信号を出力する複数の焦点検出用画素と、を含み、前記焦点検出用画素に、及び／又は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に、当該焦点検出用画素で発生した電荷が当該焦点検出用画素に隣り合う前記撮像用画素に混入するクロストークを低減するクロストーク低減部が設けられたものである。   The present invention has been made as a result of investigating the cause of such problems. That is, in order to solve the above-described problem, the solid-state imaging device according to the first aspect of the present invention is a solid-state imaging device that photoelectrically converts a subject image formed by an optical system, and is arranged in a two-dimensional manner. A plurality of pixels each having a photoelectric conversion unit that generates and accumulates charges according to incident light; and a separation region between the plurality of pixels, the plurality of pixels forming an image signal indicating the subject image A plurality of image pickup pixels for outputting an image pickup signal for output, and a plurality of focus detection pixels for outputting a focus detection signal for detecting a focus adjustment state of the optical system. And / or in the separation region between the focus detection pixel and the imaging pixel adjacent thereto in the separation region, the charge generated in the focus detection pixel is adjacent to the focus detection pixel. Mixed in the matching imaging pixels That in which crosstalk reduction unit for reducing crosstalk is provided.

本発明の第２の態様による固体撮像素子は、前記第１の態様において、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素の前記電荷蓄積層に対向するように配置された第３の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第３の半導体層を、含むものである。   A solid-state imaging device according to a second aspect of the present invention, in the first aspect, includes a first conductive type first semiconductor layer and a second conductive type second provided on the first semiconductor layer. The photoelectric conversion unit of the plurality of pixels includes the first conductivity type charge storage layer provided in the second semiconductor layer, and the crosstalk reduction unit includes the first A third semiconductor layer disposed in the two semiconductor layers so as to face the charge storage layer of the focus detection pixel, wherein the second conductivity type is higher in concentration than the second semiconductor layer. A third semiconductor layer is included.

本発明の第３の態様による固体撮像素子は、前記第１の態様において、第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置される前記第２導電型の分離拡散層であって、前記分離領域のうち前記撮像用画素同士の間の分離領域に配置される前記第２導電型の分離拡散層よりも深い部分を持つ分離拡散層を、含むものである。   A solid-state imaging device according to a third aspect of the present invention is the first aspect, wherein the first conductivity type or the second conductivity type first semiconductor layer and the first semiconductor layer provided on the first semiconductor layer are provided. And the photoelectric conversion unit of the plurality of pixels includes the first conductivity type charge storage layer provided in the second semiconductor layer, and the crosstalk. The reduction unit is the second conductivity type separation diffusion layer disposed in a separation region between the focus detection pixel and the imaging pixel adjacent to the focus detection pixel in the separation region. Of these, an isolation diffusion layer having a portion deeper than the isolation diffusion layer of the second conductivity type disposed in an isolation region between the imaging pixels is included.

本発明の第４の態様による固体撮像素子は、前記第１の態様において、第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素及びこれに隣り合う前記撮像用画素に渡るように配置された第４の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第４の半導体層を、含み、前記第４の半導体層における前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置された部分が、前記第４の半導体層における前記焦点検出用画素に配置された部分よりも浅い位置に配置されたものである。   According to a fourth aspect of the present invention, there is provided a solid-state imaging device according to the first aspect, wherein the first conductivity type or second conductivity type first semiconductor layer and the first semiconductor layer provided on the first semiconductor layer are provided. And the photoelectric conversion unit of the plurality of pixels includes the first conductivity type charge storage layer provided in the second semiconductor layer, and the crosstalk. The reduction unit is a fourth semiconductor layer disposed in the second semiconductor layer so as to extend over the focus detection pixel and the imaging pixel adjacent thereto, and is more than the second semiconductor layer. A portion including a high-concentration fourth semiconductor layer of the second conductivity type and disposed in a separation region between the focus detection pixel and the imaging pixel adjacent thereto in the fourth semiconductor layer; Is a portion disposed in the focus detection pixel in the fourth semiconductor layer. In which is arranged at a position shallower than.

本発明の第５の態様による固体撮像素子は、前記第４の態様において、前記第４の半導体層における前記焦点検出用画素に配置された部分が、前記第４の半導体層における前記撮像用画素に配置された部分よりも浅い位置に配置されたものである。   The solid-state imaging device according to a fifth aspect of the present invention is the solid-state imaging device according to the fourth aspect, wherein the portion of the fourth semiconductor layer arranged in the focus detection pixel is the imaging pixel in the fourth semiconductor layer. It is arrange | positioned in the position shallower than the part arrange | positioned.

本発明の第６の態様による固体撮像素子は、前記第１の態様において、第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、前記第１の半導体層は、前記焦点検出用画素において当該焦点検出用画素の前記光電変換部の前記電荷蓄積層側に突出した凸部を有し、前記クロストーク低減部は、前記凸部を含むものである。   A solid-state imaging device according to a sixth aspect of the present invention is the first aspect, wherein the first conductive type first semiconductor layer and the second conductive type second semiconductor layer provided on the first semiconductor layer are provided. The photoelectric conversion unit of the plurality of pixels includes the first conductivity type charge storage layer provided in the second semiconductor layer, and the first semiconductor layer includes the first semiconductor layer, The focus detection pixel has a protrusion protruding to the charge storage layer side of the photoelectric conversion unit of the focus detection pixel, and the crosstalk reduction unit includes the protrusion.

本発明の第７の態様による固体撮像素子は、前記第１乃至第６のいずれかの態様において、前記撮像用画素にはカラーフィルタが設けられ、前記焦点検出用画素にはカラーフィルタが設けられていないものである。   In the solid-state imaging device according to the seventh aspect of the present invention, in any one of the first to sixth aspects, the imaging pixel is provided with a color filter, and the focus detection pixel is provided with a color filter. It is not.

本発明の第８の態様による撮像装置は、前記第１乃至第７のいずれかの態様による固体撮像素子と、前記複数の焦点検出用画素の少なくとも一部の画素からの前記焦点検出用信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、を備えたものである。   According to an eighth aspect of the present invention, there is provided an imaging apparatus that uses the solid-state imaging device according to any one of the first to seventh aspects and the focus detection signal from at least some of the plurality of focus detection pixels. A detection processing unit that outputs a detection signal indicating a focus adjustment state of the optical system, and an adjustment unit that performs focus adjustment of the optical system based on the detection signal from the detection processing unit. It is.

なお、前述した第１乃至第８の態様の各特徴事項は、それらの趣旨に反しない限り、適宜任意に組み合わせてもよいことは、言うまでもない。   Needless to say, the above-described features of the first to eighth aspects may be arbitrarily combined as long as they do not contradict their purpose.

本発明によれば、焦点検出用画素付近の撮像用画素から得られる撮像用信号と、焦点検出用画素付近以外の領域の撮像用画素から得られる撮像用信号との間の差を低減することができ、ひいては、高品質の画像を得ることができる固体撮像素子、及び、これを用いた撮像装置を提供することができる。   According to the present invention, it is possible to reduce a difference between an imaging signal obtained from an imaging pixel near the focus detection pixel and an imaging signal obtained from an imaging pixel in a region other than the vicinity of the focus detection pixel. Therefore, it is possible to provide a solid-state imaging device capable of obtaining a high-quality image and an imaging apparatus using the solid-state imaging device.

以下、本発明による固体撮像素子及びこれを用いた撮像装置について、図面を参照して説明する。   Hereinafter, a solid-state imaging device and an imaging device using the same according to the present invention will be described with reference to the drawings.

［第１の実施の形態］   [First Embodiment]

図１は、本発明の第１の実施の形態に係る撮像装置としての電子カメラ１を示す概略ブロック図である。電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによってフォーカスや絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。   FIG. 1 is a schematic block diagram showing an electronic camera 1 as an imaging apparatus according to the first embodiment of the present invention. A photographing lens 2 is attached to the electronic camera 1. The photographing lens 2 is driven by a lens control unit 2a for focus and diaphragm. In the image space of the photographic lens 2, the imaging surface of the solid-state imaging device 3 is arranged.

固体撮像素子３は、撮像制御部４の指令によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、画像用の信号、焦点検出用の信号のいずれかである。いずれにおいても信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部（検出処理部）１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。この電子カメラ１の動作については、後に、図１３を参照して説明する。   The solid-state imaging device 3 is driven by a command from the imaging control unit 4 and outputs a signal. The signal output from the solid-state imaging device 3 is either an image signal or a focus detection signal. In any case, the signal is processed through the signal processing unit 5 and the A / D conversion unit 6 and then temporarily stored in the memory 7. The memory 7 is connected to the bus 8. The bus 8 is also connected with a lens control unit 2a, an imaging control unit 4, a microprocessor 9, a focus calculation unit (detection processing unit) 10, a recording unit 11, an image compression unit 12, an image processing unit 13, and the like. The microprocessor 9 is connected to an operation unit 9a such as a release button. A recording medium 11a is detachably attached to the recording unit 11 described above. The operation of the electronic camera 1 will be described later with reference to FIG.

図２は、図１中の固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。図において、画素数は、横に４行縦に４行の１６個の画素を示している。しかし、これに限られるものではない。本実施の形態では、画素として後述する５種類の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈを有しているが、図２ではそれらのいずれであるかを区別することなく、符号２０で示している。これらの画素２０は、周辺回路の駆動信号に従って撮像用信号、及び、焦点検出用信号のいずれかを出力する。又、すべての画素２０は、同時に光電変換部がリセットされて露光の時間とタイミングが同一にされることが可能となっている。   FIG. 2 is a circuit diagram showing a schematic configuration of the solid-state imaging device 3 in FIG. The solid-state imaging device 3 includes a plurality of pixels 20 arranged in a matrix and a peripheral circuit for outputting a signal from the pixels 20. In the figure, the number of pixels indicates 16 pixels of 4 rows horizontally and 4 rows vertically. However, it is not limited to this. In this embodiment, there are five types of pixels 20R, 20G, 20B, 20V, and 20H, which will be described later, as pixels, but in FIG. Yes. These pixels 20 output either an imaging signal or a focus detection signal in accordance with a peripheral circuit drive signal. Further, the exposure time and timing of all the pixels 20 can be made the same by simultaneously resetting the photoelectric conversion unit.

周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３，２４、画素からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ）２７、相関二重サンプリング回路２７から出力される信号を受け取る水平信号線２８、出力アンプ２９等からなる。   The peripheral circuit includes a vertical scanning circuit 21, a horizontal scanning circuit 22, driving signal lines 23 and 24 connected thereto, a vertical signal line 25 for receiving a signal from a pixel, and a constant current source 26 connected to the vertical signal line 25. And a correlated double sampling circuit (CDS) 27, a horizontal signal line 28 for receiving a signal output from the correlated double sampling circuit 27, an output amplifier 29, and the like.

垂直走査回路２１及び水平走査回路２２は、電子カメラ１の撮像制御部４からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、撮像用信号又は焦点検出用信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。   The vertical scanning circuit 21 and the horizontal scanning circuit 22 output drive signals based on a command from the imaging control unit 4 of the electronic camera 1. Each pixel 20 is driven by receiving a drive signal output from the vertical scanning circuit 21 from a predetermined drive signal line 23, and outputs an imaging signal or a focus detection signal to the vertical signal line 25. There are a plurality of drive signals output from the vertical scanning circuit 21, and accordingly, a plurality of drive wirings 23. These will be described later.

画素２０から出力された信号は、相関二重サンプリング回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８及び出力アンプ２９を介して外部に信号が出力される。   The signal output from the pixel 20 is subjected to predetermined noise removal by the correlated double sampling circuit 27. Then, a signal is output to the outside through the horizontal signal line 28 and the output amplifier 29 by the drive signal of the horizontal scanning circuit 22.

図３は、図１中の固体撮像素子３（特にその撮像領域３１）を模式的に示す概略平面図である。本実施の形態では、図３に示すように、固体撮像素子３の撮像領域３１には、中央に配置された十字状をなす２つの焦点検出領域３２，３３と、両側に配置された２つの焦点検出領域３４，３５と、上下に配置された２つの焦点検出領域３６，３７とが、設けられている。なお、図３に示すように、互いに直交するＸ軸、Ｙ軸及びＺ軸を定義する。また、Ｘ軸方向のうち矢印の向きを＋Ｘ方向又は＋Ｘ側、その反対の向きを−Ｘ方向又は−Ｘ側と呼び、Ｙ軸方向についても同様とする。ＸＹ平面と平行な平面が固体撮像素子３の撮像面（受光面）と一致している。Ｘ軸方向の並びを行、Ｙ軸方向の並びを列とする。なお、入射光は図３の紙面手前側から奥側に入射する。これらの点は、後述する図についても同様である。なお、本願明細書では、Ｘ軸方向を左右方向、＋Ｘ側を右側、−Ｘ側を左側、Ｙ軸方向を上下方向、＋Ｙ側を上側、−Ｙ側を下側と呼ぶ場合がある。   FIG. 3 is a schematic plan view schematically showing the solid-state imaging device 3 (particularly, its imaging region 31) in FIG. In the present embodiment, as shown in FIG. 3, the imaging region 31 of the solid-state imaging device 3 includes two focus detection regions 32 and 33 having a cross shape disposed in the center and two disposed on both sides. Focus detection areas 34 and 35 and two focus detection areas 36 and 37 arranged above and below are provided. As shown in FIG. 3, an X axis, a Y axis, and a Z axis that are orthogonal to each other are defined. The direction of the arrow in the X-axis direction is called the + X direction or + X side, and the opposite direction is called the -X direction or -X side, and the same applies to the Y-axis direction. A plane parallel to the XY plane coincides with the imaging surface (light receiving surface) of the solid-state imaging device 3. The arrangement in the X-axis direction is a row, and the arrangement in the Y-axis direction is a column. Incident light is incident from the front side of the drawing in FIG. These points are the same for the drawings described later. In the present specification, the X-axis direction may be referred to as the left-right direction, the + X side as the right side, the -X side as the left side, the Y-axis direction as the up-down direction, the + Y side as the upper side, and the -Y side as the lower side.

図４は、図３における焦点検出領域３５の付近を拡大した概略拡大図であり、画素配置を模式的に示している。図５は、図３における焦点検出領域３６の付近を拡大した概略拡大図であり、画素配置を模式的に示している。前述したように、固体撮像素子３は、画素２０として、５種類の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈを有している。図４及び図５において、画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈには、それぞれ符号「Ｒ」、「Ｇ」、「Ｂ」、「Ｖ」、「Ｈ」を付している。   FIG. 4 is a schematic enlarged view in which the vicinity of the focus detection region 35 in FIG. 3 is enlarged, and schematically shows the pixel arrangement. FIG. 5 is a schematic enlarged view in which the vicinity of the focus detection area 36 in FIG. 3 is enlarged, and schematically shows the pixel arrangement. As described above, the solid-state imaging device 3 has the five types of pixels 20R, 20G, 20B, 20V, and 20H as the pixels 20. 4 and 5, the pixels 20R, 20G, 20B, 20V, and 20H are denoted by reference signs “R”, “G”, “B”, “V”, and “H”, respectively.

画素２０Ｒ，２０Ｇ，２０Ｂは、撮影レンズ２によって結像される被写体像を示す画像信号を形成するための撮像用信号を出力する撮像用画素である。本実施の形態では、画素２０Ｒ，２０Ｇ，２０Ｂにはそれぞれ対応する色のカラーフィルタ（図示せず）が設けられることで、画素２０Ｒは赤色の撮像用信号、画素２０Ｇは緑色の撮像用信号、画素２０Ｂは青色の撮像用信号をそれぞれ出力するように構成されている。一方、画素２０Ｖ，２０Ｈは、撮影レンズ２の焦点調節状態を検出するための焦点検出用信号を出力する焦点検出用画素（以下、「ＡＦ用画素」という。）であり、画素２０Ｖ，２０Ｈにはカラーフィルタは設けられていない。ＡＦ用画素２０Ｖ，２０Ｈに対する入射光量を増大させ焦点検出精度を高めるためには、画素２０Ｖ，２０Ｈにはカラーフィルタを設けないことが好ましいが、本発明では必ずしもこれに限定されるものではない。   The pixels 20 </ b> R, 20 </ b> G, and 20 </ b> B are imaging pixels that output imaging signals for forming an image signal indicating a subject image formed by the photographing lens 2. In the present embodiment, each of the pixels 20R, 20G, and 20B is provided with a corresponding color filter (not shown), so that the pixel 20R has a red imaging signal, the pixel 20G has a green imaging signal, The pixels 20B are configured to output blue imaging signals. On the other hand, the pixels 20V and 20H are focus detection pixels (hereinafter referred to as “AF pixels”) that output a focus detection signal for detecting the focus adjustment state of the photographic lens 2, and are connected to the pixels 20V and 20H. Is not provided with a color filter. In order to increase the incident light quantity with respect to the AF pixels 20V and 20H and increase the focus detection accuracy, it is preferable that the pixels 20V and 20H are not provided with a color filter, but the present invention is not necessarily limited thereto.

本実施の形態では、図４及び図５に示すように、撮像用画素２０Ｒ，２０Ｇ，２０Ｂは基本的にベイヤー配列に従って配列され、Ｙ軸方向に延びた焦点検出領域３５には１画素置きにＡＦ用画素２０Ｖが配置され、Ｘ軸方向に延びた焦点検出領域３６には１画素置きにＡＦ用画素２０Ｈが配置されている。焦点検出領域３３，３４は焦点検出領域３５と同様であり、焦点検出領域３２，３７は焦点検出領域３６と同様である。もっとも、このような配置に限定されるものではなく、例えば、焦点検出領域３３〜３５の画素を全てＡＦ用画素２０Ｖとしたり、焦点検出領域３２，３６，３７の画素を全てＡＦ用画素２０Ｈとしてもよい。また、本発明では、白黒用として構成してもよく、その場合には撮像用画素にカラーフィルタを設けなくてよい。また、カラー用として構成する場合であっても、前述したようなベイヤー配列に限定されるものではない。   In the present embodiment, as shown in FIGS. 4 and 5, the imaging pixels 20R, 20G, and 20B are basically arranged according to the Bayer array, and every other pixel in the focus detection area 35 extending in the Y-axis direction. AF pixels 20V are arranged, and AF pixels 20H are arranged every other pixel in the focus detection region 36 extending in the X-axis direction. The focus detection areas 33 and 34 are the same as the focus detection area 35, and the focus detection areas 32 and 37 are the same as the focus detection area 36. However, the arrangement is not limited to such an arrangement. For example, all the pixels in the focus detection areas 33 to 35 are AF pixels 20V, and all the pixels in the focus detection areas 32, 36, and 37 are AF pixels 20H. Also good. Further, in the present invention, it may be configured for black and white, and in that case, it is not necessary to provide a color filter for the imaging pixels. Further, even when configured for color, it is not limited to the Bayer arrangement as described above.

図６は、図１中の固体撮像素子３の撮像用画素２０Ｒ，２０Ｇ，２０Ｂを示す回路図である。これらの画素は同一の回路構成を有している。各撮像用画素２０Ｒ，２０Ｇ，２０Ｂは、入射光に応じた電荷を生成し蓄積する光電変換部としての埋め込みフォトダイオード４１と、所定部位としてのフローティング拡散部４４と、埋め込みフォトダイオード４１からフローティング拡散部４４へ電荷を転送する転送トランジスタ４５と、フローティング拡散部４４の電荷量に応じた信号を出力する増幅部としての画素アンプ４８と、フローティング拡散部４４の電荷を排出するリセット部としてのリセットトランジスタ４９と、画素アンプ４８の信号を当該画素から出力する選択スイッチとしての選択トランジスタ５０とを有している。なお、図６において、ＶＤＤは電源であり、２３５は電源ＶＤＤに接続するための電源配線である。   FIG. 6 is a circuit diagram showing the imaging pixels 20R, 20G, and 20B of the solid-state imaging device 3 in FIG. These pixels have the same circuit configuration. Each of the imaging pixels 20R, 20G, and 20B includes an embedded photodiode 41 as a photoelectric conversion unit that generates and accumulates charges according to incident light, a floating diffusion unit 44 as a predetermined portion, and floating diffusion from the embedded photodiode 41. A transfer transistor 45 for transferring charge to the unit 44, a pixel amplifier 48 as an amplifying unit for outputting a signal corresponding to the amount of charge in the floating diffusion unit 44, and a reset transistor as a reset unit for discharging the charge in the floating diffusion unit 44 49 and a selection transistor 50 as a selection switch for outputting a signal from the pixel amplifier 48 from the pixel. In FIG. 6, VDD is a power supply, and 235 is a power supply wiring for connecting to the power supply VDD.

図７は、図１中の固体撮像素子３のＡＦ用画素２０Ｖ，２０Ｈを示す回路図である。これらの画素は同一の回路構成を有している。図７において、図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。ＡＦ用画素２０Ｖ，２０Ｈが撮像用画素２０Ｒ，２０Ｇ，２０Ｂと回路構成上異なる所は、１つの光電変換部としての１つの埋め込みフォトダイオード４１に代えて、それを２つに分割したような２つの光電変換部としての２つの埋め込みフォトダイオード４２，４３を有する点と、これに伴い、１つの転送トランジスタ４５に代えて、互いに独立して作動し得る２つの転送トランジスタ４６，４７を有する点のみである。転送トランジスタ４６は埋め込みフォトダイオード４２からフローティング拡散部４４へ電荷を転送し、転送トランジスタ４７は埋め込みフォトダイオード４３からフローティング拡散部４４へ電荷を転送する。   FIG. 7 is a circuit diagram showing the AF pixels 20V and 20H of the solid-state imaging device 3 in FIG. These pixels have the same circuit configuration. 7, elements that are the same as or correspond to the elements in FIG. 6 are given the same reference numerals, and redundant descriptions thereof are omitted. The AF pixels 20V and 20H are different from the imaging pixels 20R, 20G, and 20B in terms of circuit configuration in that the two pixels are divided into two instead of one embedded photodiode 41 as one photoelectric conversion unit. Only in that it has two embedded photodiodes 42 and 43 as one photoelectric conversion section, and accordingly, in place of one transfer transistor 45, it has two transfer transistors 46 and 47 that can operate independently of each other. It is. The transfer transistor 46 transfers charge from the embedded photodiode 42 to the floating diffusion 44, and the transfer transistor 47 transfers charge from the embedded photodiode 43 to the floating diffusion 44.

本実施の形態では、転送トランジスタ４５〜４７、画素アンプ４８、リセットトランジスタ４９、選択トランジスタ５０は、いずれもＮＭＯＳトランジスタで構成されている。   In this embodiment, the transfer transistors 45 to 47, the pixel amplifier 48, the reset transistor 49, and the selection transistor 50 are all configured by NMOS transistors.

撮像用画素２０Ｒ，２０Ｇ，２０Ｂの転送トランジスタ４５及びＡＦ用画素２０Ｖ，２０Ｈの一方の転送トランジスタ４６のゲート電極は、画素行ごとに共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３１を介して駆動信号φＴＧＡが供給される。ＡＦ用画素２０Ｖ，２０Ｈの他方の転送トランジスタ４７のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３２を介して駆動信号φＴＧＢが供給される。   The gate electrodes of the transfer transistors 45 of the imaging pixels 20R, 20G, and 20B and one of the transfer transistors 46 of the AF pixels 20V and 20H are connected in common to each pixel row, and are connected to the drive wiring 23 from the vertical scanning circuit 21. The drive signal φTGA is supplied through the wiring 231. The gate electrodes of the other transfer transistors 47 of the AF pixels 20V and 20H are connected in common to each pixel row, and the drive signal φTGB is supplied from the vertical scanning circuit 21 via the wiring 232 of the drive wiring 23. .

画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの選択トランジスタ５０のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３３を介して駆動信号φＳが供給される。画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９のゲート電極は、画素行毎に共通に接続されて、垂直走査回路２１から駆動配線２３のうちの配線２３４を介して駆動信号φＲが供給される。   The gate electrodes of the selection transistors 50 of the pixels 20R, 20G, 20B, 20V, and 20H are connected in common to each pixel row, and the drive signal φS is supplied from the vertical scanning circuit 21 via the wiring 233 of the drive wiring 23. Is done. The gate electrodes of the reset transistors 49 of the pixels 20R, 20G, 20B, 20V, and 20H are commonly connected to each pixel row, and the drive signal φR is supplied from the vertical scanning circuit 21 via the wiring 234 of the drive wiring 23. Is done.

なお、図６及び図７において、埋め込みフォトダイオード４１，４２，４３の一方の端子、及び、フローティング拡散部４４の一方の端子は、便宜的に接地として記載されている。しかし、本実施の形態では、実際は、後述する図９から理解されるとおりＰ型ウエル層５２の電位となる。   6 and 7, one terminal of the embedded photodiodes 41, 42, and 43 and one terminal of the floating diffusion portion 44 are described as ground for convenience. However, in the present embodiment, the potential of the P-type well layer 52 is actually as understood from FIG. 9 described later.

図８は、本実施の形態による固体撮像素子３の焦点検出領域３５付近の２×２個の画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖを模式的に示す概略平面図である。図８において各配線は簡略化して示している。ＡＦ用画素２０Ｈは図８には現れていないが、その構造はＡＦ用画素２０Ｖと基本的に同様あるので、ＡＦ用画素２０Ｈについても併せて説明する。   FIG. 8 is a schematic plan view schematically showing 2 × 2 pixels 20R, 20G, 20B, and 20V in the vicinity of the focus detection region 35 of the solid-state imaging device 3 according to the present embodiment. In FIG. 8, each wiring is shown in a simplified manner. Although the AF pixel 20H does not appear in FIG. 8, the structure thereof is basically the same as that of the AF pixel 20V, so the AF pixel 20H will also be described.

符号４４ａ、４４ｂ、６８、６９及び７０は、各トランジスタの一部となっているＮ型不純物拡散領域であり、符号６４、６５及び６６は、ポリシリコンによる各トランジスタのゲート（電極）である。なお、符号６８は、電源電圧ＶＤＤが印加される電源拡散部である。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。   Reference numerals 44a, 44b, 68, 69 and 70 are N-type impurity diffusion regions which are part of each transistor, and reference numerals 64, 65 and 66 are gates (electrodes) of the respective transistors made of polysilicon. Reference numeral 68 denotes a power supply diffusion unit to which the power supply voltage VDD is applied. These points are the same for the imaging pixels 20R, 20G, and 20B and the AF pixels 20V and 20H.

符号６１は、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに関する、ポリシリコンによる転送トランジスタ４５のゲート（電極）である。一方、符号６２，６３は、ＡＦ用画素２０Ｖ，２０Ｈに関する、ポリシリコンによる転送トランジスタ４６，４７のゲート（電極）である。   Reference numeral 61 denotes a gate (electrode) of the transfer transistor 45 made of polysilicon with respect to the imaging pixels 20R, 20G, and 20B. On the other hand, reference numerals 62 and 63 denote gates (electrodes) of transfer transistors 46 and 47 made of polysilicon for the AF pixels 20V and 20H.

撮像用画素２０Ｒ，２０Ｇ，２０Ｂの転送トランジスタ４５は、埋め込みフォトダイオード４１の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４５は、そのゲート６１に印加される駆動信号φＴＧＡにより駆動される。   The transfer transistors 45 of the imaging pixels 20R, 20G, and 20B are MOS transistors that have the charge storage layer 74 (see FIG. 9) of the embedded photodiode 41 as a drain and the N-type diffusion region 44a of the floating diffusion portion 44 as a source. The transfer transistor 45 is driven by a drive signal φTGA applied to its gate 61.

撮像用画素２０Ｖ，２０Ｈの転送トランジスタ４６は、埋め込みフォトダイオード４２の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４６は、そのゲート６２に印加される駆動信号φＴＧＡにより駆動される。また、撮像用画素２０Ｖの転送トランジスタ４７は、埋め込みフォトダイオード４３の電荷蓄積層７４（図９参照）をドレイン、フローティング拡散部４４のＮ型拡散領域４４ａをソースとしたＭＯＳトランジスタである。転送トランジスタ４７は、そのゲート６３に印加される駆動信号φＴＧＢにより駆動される。   The transfer transistors 46 of the imaging pixels 20V and 20H are MOS transistors using the charge storage layer 74 (see FIG. 9) of the embedded photodiode 42 as a drain and the N-type diffusion region 44a of the floating diffusion portion 44 as a source. The transfer transistor 46 is driven by a drive signal φTGA applied to its gate 62. The transfer transistor 47 of the imaging pixel 20V is a MOS transistor having the charge storage layer 74 (see FIG. 9) of the embedded photodiode 43 as a drain and the N-type diffusion region 44a of the floating diffusion portion 44 as a source. The transfer transistor 47 is driven by a drive signal φTGB applied to its gate 63.

図８に示すように、フローティング拡散部４４は、互いに分離してＰ型ウエル層５２（図９参照）に形成された２つのＮ型拡散領域４４ａ，４４ｂが配線６７で電気的に接続されることで、実質的に１つのフローティング拡散部として構成されている。また、フローティング拡散部４４は、配線６７によって画素アンプ４８のゲート６５と電気的に接続されている。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。   As shown in FIG. 8, in the floating diffusion portion 44, two N-type diffusion regions 44a and 44b formed in the P-type well layer 52 (see FIG. 9) separately from each other are electrically connected by a wiring 67. Thus, it is substantially configured as one floating diffusion portion. The floating diffusion portion 44 is electrically connected to the gate 65 of the pixel amplifier 48 by a wiring 67. These points are the same for the imaging pixels 20R, 20G, and 20B and the AF pixels 20V and 20H.

画素アンプ４８は、電源拡散部６８をドレイン、拡散領域６９をソース、ゲート電極６５をゲートとするＭＯＳトランジスタである。選択トランジスタ５０は、拡散領域６９をドレイン、拡散領域７０をソース、ゲート電極６６をゲートとするＭＯＳトランジスタである。拡散領域７０は、列毎に共通して、垂直信号線２５が接続されている。リセットトランジスタ４９は、電源拡散部３８をドレイン、フローティング拡散部４４の拡散領域４４ｂをソース、ゲート電極６４をゲートとするＭＯＳトランジスタである。これらの点は、撮像用画素２０Ｒ，２０Ｇ，２０ＢもＡＦ用画素２０Ｖ，２０Ｈも同一である。   The pixel amplifier 48 is a MOS transistor having a power source diffusion portion 68 as a drain, a diffusion region 69 as a source, and a gate electrode 65 as a gate. The selection transistor 50 is a MOS transistor having the diffusion region 69 as a drain, the diffusion region 70 as a source, and the gate electrode 66 as a gate. The diffusion region 70 is connected to the vertical signal line 25 in common for each column. The reset transistor 49 is a MOS transistor having the power source diffusion portion 38 as a drain, the diffusion region 44b of the floating diffusion portion 44 as a source, and the gate electrode 64 as a gate. These points are the same for the imaging pixels 20R, 20G, and 20B and the AF pixels 20V and 20H.

図９は、図８中のＡ−Ａ’線に沿った概略断面図である。図９において、シリコン酸化膜より上方部の構成は省略している。実際には、シリコン酸化膜の上方部には配線電極、保護膜、カラーフィルタ、マイクロレンズ等が配置されている。ただし、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに対してはそれぞれ対応する色のカラーフィルタが配置されるが、ＡＦ用画素２０Ｖ，２０Ｈにはカラーフィルタは配置されていない。図面には示していないが、本実施の形態では、マイクロレンズは、撮像用画素２０Ｒ，２０Ｇ，２０Ｂに対してもＡＦ用画素２０Ｖ，２０Ｈに対しても、１対１に配置されている。   FIG. 9 is a schematic cross-sectional view along the line A-A ′ in FIG. 8. In FIG. 9, the configuration above the silicon oxide film is omitted. Actually, a wiring electrode, a protective film, a color filter, a microlens, and the like are disposed above the silicon oxide film. However, although color filters of corresponding colors are arranged for the imaging pixels 20R, 20G, and 20B, no color filters are arranged for the AF pixels 20V and 20H. Although not shown in the drawings, in the present embodiment, the microlenses are arranged one-to-one with respect to the imaging pixels 20R, 20G, and 20B and the AF pixels 20V and 20H.

本実施の形態では、第１の半導体層としてのＮ型シリコン基板５１上に、第２の半導体層としてのＰ型ウエル層５２が配置されている。Ｎ型シリコン基板５１の不純物濃度は、１Ｅ１５／ｃｍ３（ここで、１Ｅ１５は１×１０１５を示す表記であり、以下同様である。）であり、Ｐ型ウエル層５２の不純物濃度（以下、単に濃度と記載する。）は、１Ｅ１６／ｃｍ３である。しかし、これらの濃度に限定されず、例えばＰ型ウエル層５２の濃度は５Ｅ１５／ｃｍ３から５Ｅ１６／ｃｍ３の範囲であるなら構わない。 In the present embodiment, a P-type well layer 52 as a second semiconductor layer is disposed on an N-type silicon substrate 51 as a first semiconductor layer. The impurity concentration of the N-type silicon substrate 51 is 1E15 / cm 3 (where 1E15 is a notation indicating 1 × 10 15 , and the same applies hereinafter), and the impurity concentration of the P-type well layer 52 (hereinafter referred to as Simply described as concentration) is 1E16 / cm 3 . However, the concentration is not limited to these, and for example, the concentration of the P-type well layer 52 may be in the range of 5E15 / cm 3 to 5E16 / cm 3 .

撮像用画素２０Ｒ，２０Ｇ，２０Ｂの光電変換部である埋め込みフォトダイオード４１、及び、ＡＦ用画素２０Ｖ，２０Ｈの２つの光電変換部である２つの埋め込みフォトダイオード４２，４３はそれぞれ、Ｐ型ウエル層５２に設けられたＮ型の電荷蓄積層７４と、その上面に設けられたＰ型の空乏化防止層７３とを有している。これらの光電変換部は必ずしも埋め込みフォトダイオードとして構成する必要はなく、必ずしも空乏化防止層７３を設ける必要はない。   The embedded photodiode 41 that is the photoelectric conversion unit of the imaging pixels 20R, 20G, and 20B and the two embedded photodiodes 42 and 43 that are the two photoelectric conversion units of the AF pixels 20V and 20H are respectively P-type well layers. N-type charge storage layer 74 provided on 52 and a P-type depletion prevention layer 73 provided on the upper surface thereof. These photoelectric conversion portions do not necessarily have to be configured as buried photodiodes, and it is not always necessary to provide the depletion prevention layer 73.

図８及び図９から理解されるとおり、埋め込みフォトダイオード４２，４３は、埋め込みフォトダイオード４１に相当する埋め込みフォトダイオードを２分割することによって構成されている。ＡＦ用画素２０Ｖでは、埋め込みフォトダイオード４２，４３は、＋Ｙ側と−Ｙ側とに分割することによって構成されている。したがって、ＡＦ用画素２０Ｖでは、前述した特許文献４の図６の場合と同様に、当該画素のマイクロレンズから導かれる入射光は瞳分割されて各埋め込みフォトダイオード４１，４２に入射される。なお、図面には示していないが、ＡＦ用画素２０ＨがＡＦ用画素２０Ｖと異なる所は、光電変換部の分割方向と、これに伴う転送トランジスタ４６，４７等の配置のみである。ＡＦ用画素２０Ｈでは、埋め込みフォトダイオード４１に相当する埋め込みフォトダイオードを＋Ｘ側と−Ｘ側に２分割することによって構成されている。   As understood from FIGS. 8 and 9, the embedded photodiodes 42 and 43 are configured by dividing the embedded photodiode corresponding to the embedded photodiode 41 into two parts. In the AF pixel 20V, the embedded photodiodes 42 and 43 are configured by being divided into a + Y side and a −Y side. Therefore, in the AF pixel 20V, as in the case of FIG. 6 of Patent Document 4 described above, incident light guided from the microlens of the pixel is divided into pupils and incident on the embedded photodiodes 41 and 42. Although not shown in the drawing, the AF pixel 20H differs from the AF pixel 20V only in the division direction of the photoelectric conversion unit and the arrangement of the transfer transistors 46, 47, and the like. The AF pixel 20H is configured by dividing an embedded photodiode corresponding to the embedded photodiode 41 into two on the + X side and the −X side.

例えば、電荷蓄積層７４の厚さは０．３マイクロメートルであり、その濃度は５Ｅ１６／ｃｍ３から５Ｅ１７／ｃｍ３の範囲である。また、例えば、空乏化防止層７３の厚さは０．２マイクロメートルであり、その濃度は１Ｅ１８／ｃｍ３から１Ｅ１９／ｃｍ３の範囲である。 For example, the thickness of the charge storage layer 74 is 0.3 micrometers, and its concentration ranges from 5E16 / cm 3 to 5E17 / cm 3 . For example, the thickness of the depletion preventing layer 73 is 0.2 micrometers, and the concentration thereof is in the range of 1E18 / cm 3 to 1E19 / cm 3 .

空乏化防止層７３の上面には薄いシリコン酸化膜７５が配置されている。ここでは、その膜厚を例えば０．０５マイクロメートルとしている。各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ間は、分離領域７６で電気的に分離されている。分離領域７６には、厚いＬＯＣＯＳシリコン酸化膜（以下、ＬＯＣＯＳ酸化膜）７８が配置され、更にその下部にＰ型の分離拡散層７９が配置されている。ＬＯＣＯＳ酸化膜７８の膜厚は、例えば０．８マイクロメートルである。しかし、これに限られるものではない。   A thin silicon oxide film 75 is disposed on the upper surface of the depletion prevention layer 73. Here, the film thickness is, for example, 0.05 micrometers. The pixels 20R, 20G, 20B, 20V, and 20H are electrically separated by the separation region 76. In the isolation region 76, a thick LOCOS silicon oxide film (hereinafter referred to as a LOCOS oxide film) 78 is disposed, and a P-type isolation diffusion layer 79 is further disposed therebelow. The thickness of the LOCOS oxide film 78 is, for example, 0.8 micrometers. However, it is not limited to this.

本実施の形態では、Ｐ型ウエル層５２の内部には、ＡＦ用画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４２，４３の電荷蓄積層７４に対向する部分に、クロストーク低減層７７が配置されている。クロストーク低減層７７は、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。クロストーク低減層７７は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。クロストーク低減層７７の濃度は、Ｐ型ウエル層５２の濃度の１０倍以上が好ましい。ここでは、クロストーク低減層７７のピーク濃度を例えば３Ｅ１７／ｃｍ３としている。 In the present embodiment, a crosstalk reducing layer 77 is disposed inside the P-type well layer 52 at a portion facing the charge storage layer 74 of the embedded photodiodes 42 and 43 of the AF pixels 20V and 20H. . The crosstalk reduction layer 77 constitutes a crosstalk reduction unit that reduces crosstalk in which charges generated in the AF pixels 20V and 20H are mixed into the imaging pixels 20R, 20G, and 20B adjacent to the AF pixels. . The crosstalk reducing layer 77 is P-type having the same conductivity type as the P-type well layer 52 and has a higher concentration than the P-type well layer 52. The concentration of the crosstalk reducing layer 77 is preferably 10 times or more the concentration of the P-type well layer 52. Here, the peak concentration of the crosstalk reducing layer 77 is, for example, 3E17 / cm 3 .

本実施の形態では、クロストーク低減層７７が配置されているので、図９に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいてこれより深い位置（Ｎ型シリコン基板５１側）まで入射した光８１によって発生する電荷（電子）８２は、ポテンシャルの高い方に（即ちＮ型シリコン基板５１側に）ドリフトされ、ひいては、Ｎ型シリコン基板５１に吸収される。したがって、入射された波長の長い光によってＡＦ用画素２０Ｈ，２０Ｖで発生する電荷は、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされない。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことはない。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。   In the present embodiment, since the crosstalk reducing layer 77 is disposed, as shown in FIG. 9, in the AF pixels 20V and 20H, light 81 incident to a position deeper than this (on the N-type silicon substrate 51 side) is used. The generated charges (electrons) 82 are drifted toward the higher potential (that is, toward the N-type silicon substrate 51), and are absorbed by the N-type silicon substrate 51. Therefore, the charges generated in the AF pixels 20H and 20V by the incident light having a long wavelength are not drifted toward the adjacent imaging pixels 20R, 20G, and 20B. Therefore, this charge is not captured by the charge storage layer 74 of the adjacent imaging pixels 20R, 20G, and 20B, and the imaging signal does not increase. Therefore, it is obtained from the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in regions other than the AF pixels 20V and 20H, and the imaging pixels 20R, 20G, and 20B in the regions near the AF pixels 20V and 20H. There is no difference in signal magnitude between the imaging signal and a high-quality image can be obtained.

クロストーク低減層７７の深さは、赤色の波長の光が進入する深さ以下なら良い。よって、シリコン表面からのクロストーク低減層７７のピーク濃度の地点の深さｄ１は、３．５ミクロン程度以下なら良い。ただし、前述した効果をより向上させるなら、深さｄ１はより浅い方が好ましい。ここでは、深さｄ１を例えば２．５ミクロンとしている。   The depth of the crosstalk reducing layer 77 may be equal to or less than the depth at which red wavelength light enters. Therefore, the depth d1 of the peak concentration point of the crosstalk reducing layer 77 from the silicon surface may be about 3.5 microns or less. However, in order to further improve the above-described effect, it is preferable that the depth d1 is shallower. Here, the depth d1 is set to 2.5 microns, for example.

また、本実施の形態では、クロストーク低減層７７は、分離領域７６側に、深さｄ１から深さｄ２に立ち上がった立ち上がり部７７ａを有している。図９に示すように、この立ち上がり部７７ａによって、分離領域７６側においてクロストーク低減層７７よりも浅い位置に入射した光８３によって生ずる電荷８４も、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされ難くなる。よって、前述した効果がより高まる。もっとも、本発明では、クロストーク低減層７７に必ずしも立ち上がり部７７ａを設けておく必要はない。   In the present embodiment, the crosstalk reducing layer 77 has a rising portion 77a rising from the depth d1 to the depth d2 on the separation region 76 side. As shown in FIG. 9, due to the rising portion 77a, the electric charge 84 generated by the light 83 incident on the separation region 76 side at a position shallower than the crosstalk reducing layer 77 is also applied to the adjacent imaging pixels 20R, 20G, and 20B. It becomes difficult to drift. Therefore, the effect mentioned above increases more. However, in the present invention, the rising portion 77 a is not necessarily provided in the crosstalk reducing layer 77.

次に、本実施の形態において用いられている固体撮像素子３の製造方法の一例について、図１０を参照して説明する。図１０は、その各製造工程を示す概略断面図であり、図９に対応している。   Next, an example of a method for manufacturing the solid-state imaging device 3 used in the present embodiment will be described with reference to FIG. FIG. 10 is a schematic sectional view showing each manufacturing process and corresponds to FIG.

まず、Ｎ型シリコン基板５１の所定の領域にＰ型ウエル層５２を形成する工程を行う。即ち、Ｎ型シリコン基板５１表面にシリコン熱酸化膜を設け、Ｐ型ウエル層５２となる部分のシリコン熱酸化膜をフォトリソエッチング法に従い除去し、この部分を開口としてイオン注入と所定の熱処理を行う。   First, a step of forming a P-type well layer 52 in a predetermined region of the N-type silicon substrate 51 is performed. That is, a silicon thermal oxide film is provided on the surface of the N-type silicon substrate 51, and the silicon thermal oxide film in the portion that becomes the P-type well layer 52 is removed by photolithography, and ion implantation and a predetermined heat treatment are performed using this portion as an opening. .

Ｐ型ウエル層５２の濃度は、５Ｅ１５／ｃｍ３から５Ｅ１６／ｃｍ３とされるようにイオン注入と熱処理が行われる。深さ方向にＰ型ウエル層５２の濃度を揃えるため、加速電圧を変えてイオン注入を複数回に分けて行うのが好ましい。 Ion implantation and heat treatment are performed so that the concentration of the P-type well layer 52 is 5E15 / cm 3 to 5E16 / cm 3 . In order to align the concentration of the P-type well layer 52 in the depth direction, it is preferable to perform ion implantation in a plurality of times by changing the acceleration voltage.

次に、ＬＯＣＯＳ酸化膜７８による分離領域を形成する工程を行う。即ち、先ず、シリコン窒化膜をＣＶＤ法により形成し、アクティブ領域となる部分を残すようにパターニングする。開口部には後に厚いＬＯＣＯＳ酸化膜が形成されるが、周知のように開口部に前もって分離拡散層７９が設けられる。分離拡散層７９は、最終的に深さが０．８マイクロメートル、濃度が１Ｅ１７／ｃｍ３から１Ｅ１８／ｃｍ３となる。次いで、この開口部に熱酸化法により膜厚が０．８マイクロメートルのＬＯＣＯＳ酸化膜７８を形成する。シリコン窒化膜を除去した後に、アクティブ領域にイオン注入のプロテクト膜を目的として薄いシリコン酸化膜７５を熱酸化法により形成する。図１０（ａ）はこの状態を示している。 Next, a step of forming an isolation region by the LOCOS oxide film 78 is performed. That is, first, a silicon nitride film is formed by a CVD method and patterned so as to leave a portion that becomes an active region. A thick LOCOS oxide film is later formed in the opening, but as is well known, an isolation diffusion layer 79 is provided in advance in the opening. The separation diffusion layer 79 finally has a depth of 0.8 micrometers and a concentration of 1E17 / cm 3 to 1E18 / cm 3 . Next, a LOCOS oxide film 78 having a thickness of 0.8 μm is formed in this opening by a thermal oxidation method. After removing the silicon nitride film, a thin silicon oxide film 75 is formed in the active region by a thermal oxidation method for the purpose of a protection film for ion implantation. FIG. 10A shows this state.

次に、クロストーク低減層７７を形成する工程を行う。すなわち、イオン注入して所定の熱処理を行い、深さ２．５マイクロメートルの位置にピーク濃度３Ｅ１７／ｃｍ３のクロストーク低減層７７を形成する。ここでの熱処理は、Ｐ型ウエル層５２を形成するときの熱処理より低い温度で行う。低い温度で行うことにより、クロストーク低減層７７のピーク濃度が高くなる。このとき、薄いシリコン酸化膜７５の部分は深く、厚いＬＯＣＯＳ酸化膜７８の部分は浅くイオンが打ち込まれ、これより立ち上がり部７７ａを持ったクロストーク低減層７７が所定の深さに容易に形成される。図１０（ｂ）はこの状態を示している。なお、クロストーク低減層７７を形成しない領域（イオンが注入されない領域）にレジストによるマスクを形成することは言うまでもない。レジストの厚さは、加速電圧により異なるが、３マイクロメートル乃至５マイクロメートル程度である。 Next, a step of forming the crosstalk reducing layer 77 is performed. That is, a predetermined heat treatment is performed by ion implantation to form a crosstalk reducing layer 77 having a peak concentration of 3E17 / cm 3 at a depth of 2.5 micrometers. The heat treatment here is performed at a lower temperature than the heat treatment for forming the P-type well layer 52. By performing at a low temperature, the peak concentration of the crosstalk reducing layer 77 is increased. At this time, ions are implanted deeply in the thin silicon oxide film 75 and shallow in the thick LOCOS oxide film 78, whereby a crosstalk reducing layer 77 having a rising portion 77a is easily formed to a predetermined depth. The FIG. 10B shows this state. Needless to say, a resist mask is formed in a region where the crosstalk reducing layer 77 is not formed (region where ions are not implanted). The thickness of the resist varies depending on the acceleration voltage, but is about 3 to 5 micrometers.

また、説明を簡略化するため、薄いシリコン酸化膜７５は固体撮像素子３の完成まで保持されるものとして説明する。しかし、ここで用いた薄いシリコン酸化膜７５は本工程終了後に除去され、各部の酸化膜は空乏化防止層７３上の保護膜、ゲート酸化膜など目的により膜厚を変えて再度形成されてもよい。   In order to simplify the description, it is assumed that the thin silicon oxide film 75 is held until the solid-state imaging device 3 is completed. However, the thin silicon oxide film 75 used here is removed after the completion of this process, and the oxide film in each part may be formed again by changing the film thickness depending on the purpose, such as a protective film on the depletion prevention layer 73 or a gate oxide film. Good.

次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。ＭＯＳトランジスタの拡散部等は、ＬＯＣＯＳ酸化膜、及び、ポリシリコンを用いたセルフアラインにより形成する。光電変換部に配置する拡散部（電荷蓄積層７４、空乏化防止層７３）は、電荷転送のバラツキを抑えるためポリシリコンによる各ゲート電極を設けた後に形成するのが好ましい。図１０（ｃ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子３は完成する。   Next, a step of providing a predetermined diffusion portion is performed. That is, the known photolithographic etching method and impurity diffusion method are repeated to form active elements in the respective pixels 20R, 20G, 20B, 20V, and 20H and active elements of peripheral circuits. The diffusion part of the MOS transistor is formed by self-alignment using a LOCOS oxide film and polysilicon. The diffusion portion (charge accumulation layer 74, depletion prevention layer 73) disposed in the photoelectric conversion portion is preferably formed after each gate electrode made of polysilicon is provided in order to suppress variation in charge transfer. FIG. 10C shows this state. Then, the solid-state imaging device 3 is completed by forming wirings, color filters, microlenses, protective films, and the like.

次に、固体撮像素子３の駆動手順の各例について、図１１及び図１２を参照して説明する。図１１は、焦点検出モード（固体撮像素子３から焦点検出用信号を読み出す動作モード）時の固体撮像素子３の駆動手順を示すタイミングチャートである。図１２は、撮像モード（固体撮像素子３から撮像用信号を読み出す動作モード）時の固体撮像素子３の駆動手順を示すタイミングチャートである。なお、各画素に含まれるトランジスタはＮＭＯＳトランジスタであり、ハイレベル（ハイ）の駆動信号を受けてオン状態とされる。   Next, each example of the driving procedure of the solid-state imaging device 3 will be described with reference to FIGS. 11 and 12. FIG. 11 is a timing chart showing a driving procedure of the solid-state image sensor 3 in the focus detection mode (operation mode for reading a focus detection signal from the solid-state image sensor 3). FIG. 12 is a timing chart showing a driving procedure of the solid-state image sensor 3 in the image-capturing mode (an operation mode for reading an imaging signal from the solid-state image sensor 3). Note that a transistor included in each pixel is an NMOS transistor, and is turned on in response to a high level (high) driving signal.

最初に、図１１を参照して焦点検出モード時の駆動手順を説明する。まず、期間Ｔ１において、全行のφＴＧＡ，φＴＧＢがハイにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５〜４７がオンにされる。このとき、全行のφＲがハイにされて全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９がオンにされているので、期間Ｔ１において、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの埋め込みフォトダイオード４１〜４３及びフローティング拡散部４４がリセットされる。全行のφＴＧＡ，φＴＧＢは、期間Ｔ１後にローにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５〜４７がオフにされる。   First, a driving procedure in the focus detection mode will be described with reference to FIG. First, in the period T1, φTGA and φTGB of all rows are set to high, and the transfer transistors 45 to 47 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. At this time, φR of all rows is set high and the reset transistors 49 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. Therefore, in the period T1, all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. The embedded photodiodes 41 to 43 and the floating diffusion portion 44 are reset. ΦTGA and φTGB of all the rows are set to low after the period T1, and the transfer transistors 45 to 47 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned off.

期間Ｔ１の後の期間Ｔ２において、メカニカルシャッタ（図示せず）が開かれる。この期間Ｔ２が露光期間となる。   In a period T2 after the period T1, a mechanical shutter (not shown) is opened. This period T2 is an exposure period.

次いで、期間Ｔ３において、１行目のφＳがハイにされる。これにより、１行目の選択トランジスタ５０がオンにされ、１行目の行選択が開始され、１行目の画素アンプ４８によるソースフォロワ読み出しが開始される。   Next, in a period T3, φS in the first row is set high. As a result, the selection transistor 50 in the first row is turned on, row selection in the first row is started, and source follower readout by the pixel amplifier 48 in the first row is started.

期間Ｔ３の開始時点から所定期間経過した後に期間Ｔ１１が開始される。期間Ｔ１１では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、１行目のフローティング拡散部４４のリセットが終了される。期間Ｔ１１の開始時点から期間Ｔ１４の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＡに応答して埋め込みフォトダイオード４１，４２（図１１では、ＰＤＡと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するダークレベルとして用いられる。   The period T11 is started after a predetermined period has elapsed since the start of the period T3. In the period T11, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and the reset of the floating diffusion portion 44 in the first row is completed. Between the start time of the period T11 and the start time of the period T14, the dark level of the first row (the signal output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) is a pixel. Clamped (stored) in the CDS circuit 27 from the amplifier 48 via the vertical signal line 25. This dark level is due to the signal charge transferred from the embedded photodiodes 41 and 42 (denoted as PDA in FIG. 11) in response to the φTGA in the first row because the next read signal is embedded. Used as a dark level for the photodiodes 41 and 42 (PDA).

期間Ｔ１４において、１行目のφＴＧＡがハイにされて１行目の転送トランジスタ４５，４６がオンにされる。これにより、１行目の撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に蓄積されていた信号電荷及び１行目のＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ１４の終了時に、１行目のφＴＧＡがローにされて１行目の転送トランジスタ４５，４６がオフにされる。期間Ｔ１４の終了時点から期間Ｔ１１の終了時点（期間Ｔ１２の開始時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４１，４２（ＰＤＡ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するこの信号と、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関する先のダークレベルとの差分信号が取得される。この差分信号のうちＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に関するもののみが、焦点検出用信号として用いられる。   In period T14, φTGA in the first row is set high, and the transfer transistors 45 and 46 in the first row are turned on. As a result, the signal charge accumulated in the embedded photodiode 41 of the imaging pixels 20R, 20G, and 20B in the first row and the embedded photodiode 42 in one of the AF pixels 20V and 20H in the first row were accumulated. The signal charge is transferred to the floating diffusion portion 44 of the pixel. Then, at the end of the period T14, φTGA in the first row is set low, and the transfer transistors 45 and 46 in the first row are turned off. Between the end time of the period T14 and the end time of the period T11 (start time of the period T12), the potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the embedded photodiodes 41 and 42 (PDA) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal related to the embedded photodiodes 41 and 42 (PDA) and the previous dark level related to the embedded photodiodes 41 and 42 (PDA). Of these differential signals, only the one relating to one of the embedded photodiodes 42 of the AF pixels 20V and 20H is used as a focus detection signal.

期間Ｔ１２において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４がリセットされる。   In period T12, φR in the first row is set high, the reset transistor 49 in the first row is turned on, and the floating diffusion portion 44 in the first row is reset.

期間Ｔ１２の終了時点から期間Ｔ１３が開始される。期間Ｔ１３では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、フローティング拡散部４４のリセットが終了される。期間Ｔ１３の開始時点（期間Ｔ１２の終了時点）から期間Ｔ１５の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＢに応答して埋め込みフォトダイオード４３（図１１では、ＰＤＢと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４３（ＰＤＢ）に関するダークレベルとして用いられる。   Period T13 starts from the end of period T12. In period T13, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and the reset of the floating diffusion portion 44 is completed. Between the start time of the period T13 (end time of the period T12) and the start time of the period T15, the dark level of the first row (output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) Signal) is clamped (stored) from the pixel amplifier 48 to the CDS circuit 27 via the vertical signal line 25. This dark level is due to the signal charge transferred from the embedded photodiode 43 (indicated as PDB in FIG. 11) in response to the φTGB in the first row for the next read signal. Used as the dark level for 43 (PDB).

期間Ｔ１５において、１行目のφＴＧＢがハイにされて１行目の転送トランジスタ４７がオンにされる。これにより、１行目のＡＦ用画素２０Ｖ，２０Ｈの他方の埋め込みフォトダイオード４３に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ１５の終了時に、１行目のφＴＧＢがローにされて１行目の転送トランジスタ４７がオフにされる。期間Ｔ１５の終了時点から期間Ｔ１３の終了時点（期間Ｔ３の終了時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４３（ＰＤＢ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４３（ＰＤＢ）に関するこの信号と、埋め込みフォトダイオード４３（ＰＤＢ）に関する先のダークレベルとの差分信号が取得される。この差分信号が、焦点検出用信号として用いられる。   In period T15, φTGB in the first row is set high, and the transfer transistor 47 in the first row is turned on. As a result, the signal charge accumulated in the other embedded photodiode 43 of the AF pixels 20V and 20H in the first row is transferred to the floating diffusion portion 44 of the pixel. Then, at the end of the period T15, φTGB in the first row is set low and the transfer transistor 47 in the first row is turned off. Between the end point of the period T15 and the end point of the period T13 (end point of the period T3), the potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the embedded photodiode 43 (PDB) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal related to the embedded photodiode 43 (PDB) and the previous dark level related to the embedded photodiode 43 (PDB). This difference signal is used as a focus detection signal.

その後、期間Ｔ３の終了時点（期間Ｔ１３の終了時点）において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４のリセットが開始されるとともに、１行目のφＳがローにされて１行目の選択トランジスタ５０がオフにされ、１行目の行選択が終了される。   Thereafter, at the end of the period T3 (end of the period T13), φR in the first row is set high, the reset transistor 49 in the first row is turned on, and resetting of the floating diffusion portion 44 in the first row is started. At the same time, φS in the first row is set low, the selection transistor 50 in the first row is turned off, and the row selection in the first row is completed.

次に、水平帰線期間を経て次の２行目の選択動作の期間Ｔ４へと移行する。２行目以降も１行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、焦点検出モードを終了する。   Next, the process proceeds to the selection operation period T4 of the next second row through the horizontal blanking period. Since the same operation as the first line is repeated in the second and subsequent lines, the description thereof is omitted here. In this way, when signals are read from all rows, the focus detection mode is terminated.

次に、図１２を参照して撮像モード時の駆動手順を説明する。撮像モード時では、ＡＦ用画素２０Ｖ，２０Ｈの埋め込みフォトダイオード４３からの信号は使用せず意味を持たないため、φＴＧＢは任意でよい。したがって、図１２には、φＴＧＢを記載していない。   Next, a driving procedure in the imaging mode will be described with reference to FIG. In the imaging mode, the signal from the embedded photodiode 43 of the AF pixels 20V and 20H is not used and has no meaning, so φTGB may be arbitrary. Accordingly, FIG. 12 does not describe φTGB.

撮像モード時には、まず、期間Ｔ２１において、全行のφＴＧＡがハイにされ、全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５，４６がオンにされる。このとき、全行のφＲがハイにされて全画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈのリセットトランジスタ４９がオンにされているので、期間Ｔ２１において、少なくとも画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１及びフローティング拡散部４４がリセットされる。全行のφＴＧＡは、期間Ｔ２１後にローにされ、画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈの転送トランジスタ４５，４６がオフにされる。   In the imaging mode, first, in a period T21, φTGA of all the rows is set high, and the transfer transistors 45 and 46 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on. At this time, φR of all rows is set high, and the reset transistors 49 of all the pixels 20R, 20G, 20B, 20V, and 20H are turned on, so that at least the embedded photodiodes of the pixels 20R, 20G, and 20B are turned on in the period T21. 41 and the floating diffusion 44 are reset. ΦTGA of all rows is set to low after period T21, and the transfer transistors 45 and 46 of the pixels 20R, 20G, 20B, 20V, and 20H are turned off.

期間Ｔ２１の後の期間Ｔ２２において、メカニカルシャッタ（図示せず）が開かれる。この期間Ｔ２２が露光期間となる。   In a period T22 after the period T21, a mechanical shutter (not shown) is opened. This period T22 is an exposure period.

次いで、期間Ｔ２３において、１行目のφＳがハイにされる。これにより、１行目の選択トランジスタ５０がオンにされ、１行目の行選択が開始され、１行目の画素アンプ４８によるソースフォロワ読み出しが開始される。   Next, in a period T23, φS in the first row is set high. As a result, the selection transistor 50 in the first row is turned on, row selection in the first row is started, and source follower readout by the pixel amplifier 48 in the first row is started.

期間Ｔ２３の開始時点から所定期間経過した後に期間Ｔ３１が開始される。期間Ｔ３１では、１行目のφＲがローにされて１行目のリセットトランジスタ４９がオフにされ、１行目のフローティング拡散部４４のリセットが終了される。期間Ｔ３１の開始時点から期間Ｔ３２の開始時点までの間に、１行目のダークレベル（フローティング拡散部４４のリセット状態に対応して１行目の画素アンプ４８から出力される信号）が、画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプ（保存）される。このダークレベルは、次回に読み出しされる信号が１行目のφＴＧＡに応答して埋め込みフォトダイオード４１，４２（図１１では、ＰＤＡと表記）から転送されて来る信号電荷によるものであるため、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するダークレベルとして用いられる。   The period T31 is started after a predetermined period has elapsed since the start of the period T23. In period T31, φR in the first row is set low, the reset transistor 49 in the first row is turned off, and resetting of the floating diffusion portion 44 in the first row is completed. Between the start time of the period T31 and the start time of the period T32, the dark level of the first row (the signal output from the pixel amplifier 48 of the first row corresponding to the reset state of the floating diffusion portion 44) is the pixel. Clamped (stored) in the CDS circuit 27 from the amplifier 48 via the vertical signal line 25. This dark level is due to the signal charge transferred from the embedded photodiodes 41 and 42 (denoted as PDA in FIG. 11) in response to the φTGA in the first row because the next read signal is embedded. Used as a dark level for the photodiodes 41 and 42 (PDA).

期間Ｔ３２において、１行目のφＴＧＡがハイにされて１行目の転送トランジスタ４５，４６がオンにされる。これにより、１行目の撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に蓄積されていた信号電荷及び１行目のＡＦ用画素２０Ｖ，２０Ｈの一方の埋め込みフォトダイオード４２に蓄積されていた信号電荷が、当該画素のフローティング拡散部４４に転送される。そして、期間Ｔ３２の終了時に、１行目のφＴＧＡがローにされて１行目の転送トランジスタ４５，４６がオフにされる。期間Ｔ３２の終了時点から期間Ｔ３１の終了時点（期間Ｔ２３の終了時点）までの間に、１行目のフローティング拡散部４４に転送された電荷による電位変動が画素アンプ４８から垂直信号線２５を介してＣＤＳ回路２７にクランプされる。すなわち、埋め込みフォトダイオード４１，４２（ＰＤＡ）の信号読出しが行われる。そして、ＣＤＳ回路２７によって、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関するこの信号と、埋め込みフォトダイオード４１，４２（ＰＤＡ）に関する先のダークレベルとの差分信号が取得される。この差分信号のうち撮像用画素２０Ｒ，２０Ｇ，２０Ｂの埋め込みフォトダイオード４１に関するもののみが、撮像用信号として用いられる。   In the period T32, φTGA in the first row is set high, and the transfer transistors 45 and 46 in the first row are turned on. As a result, the signal charge accumulated in the embedded photodiode 41 of the imaging pixels 20R, 20G, and 20B in the first row and the embedded photodiode 42 in one of the AF pixels 20V and 20H in the first row were accumulated. The signal charge is transferred to the floating diffusion portion 44 of the pixel. Then, at the end of the period T32, φTGA in the first row is set to low, and the transfer transistors 45 and 46 in the first row are turned off. Between the end point of the period T32 and the end point of the period T31 (end point of the period T23), potential fluctuation due to the charge transferred to the floating diffusion portion 44 in the first row is transmitted from the pixel amplifier 48 via the vertical signal line 25. And is clamped to the CDS circuit 27. That is, signal reading of the embedded photodiodes 41 and 42 (PDA) is performed. Then, the CDS circuit 27 acquires a difference signal between this signal related to the embedded photodiodes 41 and 42 (PDA) and the previous dark level related to the embedded photodiodes 41 and 42 (PDA). Of these difference signals, only those relating to the embedded photodiode 41 of the imaging pixels 20R, 20G, and 20B are used as imaging signals.

その後、期間Ｔ２３の終了時点（期間Ｔ３１の終了時点）において、１行目のφＲがハイにされて１行目のリセットトランジスタ４９がオンにされ、１行目のフローティング拡散部４４のリセットが開始されるとともに、１行目のφＳがローにされて１行目の選択トランジスタ５０がオフにされ、１行目の行選択が終了される。   Thereafter, at the end of the period T23 (end of the period T31), φR in the first row is set high, the reset transistor 49 in the first row is turned on, and resetting of the floating diffusion portion 44 in the first row is started. At the same time, φS in the first row is set low, the selection transistor 50 in the first row is turned off, and the row selection in the first row is completed.

次に、水平帰線期間を経て次の２行目の選択動作の期間Ｔ２４へと移行する。２行目以降も１行目と同様な動作が繰り返されるので、ここではその説明は省略する。このようにして、すべての行から信号が読み出されると、撮像モードを終了する。   Next, the process proceeds to the selection operation period T24 of the second row through the horizontal blanking period. Since the same operation as the first line is repeated in the second and subsequent lines, the description thereof is omitted here. In this way, when signals are read from all rows, the imaging mode is terminated.

ここで、本実施の形態による電子カメラ１の動作の一例について、図１３及び図１を参照して説明する。図１３は、本実施の形態による電子カメラ１の動作を示す概略フローチャートである。   Here, an example of the operation of the electronic camera 1 according to the present embodiment will be described with reference to FIGS. FIG. 13 is a schematic flowchart showing the operation of the electronic camera 1 according to the present embodiment.

操作部９ａのレリーズ釦の半押し操作が行われる（ステップＳ１）と、電子カメラ１内のマイクロプロセッサ９は、その半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、被写体の確認を行うために予め定めた公知の手法により、撮像用画素２０Ｒ，２０Ｇ，２０Ｂのうちの全画素又は所定画素から被写体確認用の撮像信号を読み出し、メモリ７に蓄積する。このとき、全画素を読み出す場合は、例えば、前記図１２に示す動作と同様の動作を行う。そして、画像処理部１３は、その信号から、画像認識技術を利用して被写体を認識する（ステップＳ２）。例えば、顔認識モードの場合、被写体として顔を認識する。このとき、画像処理部１３は、被写体の位置及び形状を得る。   When the half-press operation of the release button of the operation unit 9a is performed (step S1), the microprocessor 9 in the electronic camera 1 drives the imaging control unit 4 in synchronization with the half-press operation. The imaging control unit 4 reads out an imaging signal for subject confirmation from all the pixels of the imaging pixels 20R, 20G, and 20B or a predetermined pixel by a known method that is predetermined for confirming the subject, and stores it in the memory 7. accumulate. At this time, when all the pixels are read out, for example, the same operation as that shown in FIG. 12 is performed. Then, the image processing unit 13 recognizes the subject from the signal using an image recognition technique (step S2). For example, in the face recognition mode, a face is recognized as a subject. At this time, the image processing unit 13 obtains the position and shape of the subject.

その後、マイクロプロセッサ９は、ステップ２で得られた被写体の位置及び形状に従って、焦点検出領域３２〜３７のうちから、被写体に対する焦点調節状態を精度良く検出するのに最適な、焦点検出に用いるべき、オートフォーカス用ラインセンサに相当する焦点検出領域を設定する（ステップＳ３）。また、マイクロプロセッサ９は、ステップＳ２の認識結果等に基づいて、焦点検出用の撮影条件（絞り、焦点調節状態、シャッタ時間等）を設定する（ステップＳ４）。   Thereafter, the microprocessor 9 should be used for focus detection, which is optimal for accurately detecting the focus adjustment state for the subject from the focus detection regions 32 to 37 according to the position and shape of the subject obtained in step 2. A focus detection area corresponding to the autofocus line sensor is set (step S3). Further, the microprocessor 9 sets shooting conditions (aperture, focus adjustment state, shutter time, etc.) for focus detection based on the recognition result in step S2 (step S4).

引き続いて、マイクロプロセッサ９は、ステップＳ４で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、ステップＳ４で設定したシャッタ時間等の条件でかつステップＳ３で設定した焦点検出領域のＡＦ用画素２０Ｖ又は２０Ｈの画素列の座標に従って、撮像制御部４を駆動することで、焦点検出用信号を読み出し、メモリ７に蓄積する（ステップＳ５）。このとき、前述した図１１に示す動作と同様の動作によって、焦点検出用信号を読み出す。   Subsequently, the microprocessor 9 operates the lens control unit 2a so as to satisfy the conditions such as the diaphragm set in step S4, and the focus detection region set in step S3 under the conditions such as the shutter time set in step S4. By driving the imaging control unit 4 according to the coordinates of the pixel row of the AF pixel 20V or 20H, the focus detection signal is read out and stored in the memory 7 (step S5). At this time, the focus detection signal is read out by the same operation as that shown in FIG.

次に、マイクロプロセッサ９は、ステップＳ５で取得されメモリ７に格納された全画素の信号のうちから、ステップＳ３で設定した焦点検出領域のＡＦ用画素２０Ｖ又は２０Ｈからの焦点検出用信号をピックアップし、それらの信号に基づいて瞳分割位相差方式に従った演算（焦点調節状態の検出処理）を焦点検出演算部１０に行わせることで、焦点検出演算部１０にデフォーカス量を算出させる（ステップＳ６）。   Next, the microprocessor 9 picks up a focus detection signal from the AF pixel 20V or 20H in the focus detection area set in step S3 from all the pixel signals acquired in step S5 and stored in the memory 7. Then, the focus detection calculation unit 10 is made to calculate the defocus amount by causing the focus detection calculation unit 10 to perform calculation (focus adjustment state detection processing) according to the pupil division phase difference method based on these signals ( Step S6).

次いで、マイクロプロセッサ９は、ステップＳ６で算出されたデフォーカス量に応じて合焦状態となるように、レンズ制御部２ａに撮影レンズ２を調節させる。引き続いて、マイクロプロセッサ９は、本撮影のための撮影条件（絞り、シャッタ時間等）を設定する（ステップＳ８）。   Next, the microprocessor 9 causes the lens control unit 2a to adjust the photographing lens 2 so as to be in focus according to the defocus amount calculated in step S6. Subsequently, the microprocessor 9 sets shooting conditions (aperture, shutter time, etc.) for the main shooting (step S8).

次に、マイクロプロセッサ９は、ステップＳ８で設定した絞り等の条件となるようにレンズ制御部２ａを作動させ、操作部９ａのレリーズ釦の全押し操作に同期して、ステップＳ９で設定したシャッタ時間等の条件で撮像制御部４を駆動することで、画像信号を読み出して本撮影を行う（ステップＳ９）。このとき、前述した図１２に示す動作と同様の動作によって、撮像用信号を読み出す。撮像制御部４によって、この撮像用信号は、メモリ７に蓄積される。   Next, the microprocessor 9 operates the lens control unit 2a so as to satisfy the conditions such as the aperture set in step S8, and the shutter set in step S9 in synchronization with the full pressing operation of the release button of the operation unit 9a. By driving the imaging control unit 4 under conditions such as time, an image signal is read out and actual imaging is performed (step S9). At this time, the imaging signal is read out by the same operation as that shown in FIG. The imaging control unit 4 accumulates the imaging signal in the memory 7.

その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。   Thereafter, the microprocessor 9 performs a desired process in the image processing unit 13 or the image compression unit 12 as necessary based on a command from the operation unit 9a, and outputs a processed signal to the recording unit to the recording medium 11a. Record.

本実施の形態によれば、図９を参照して説明したように、固体撮像素子３においてＰ型ウエル層５２にクロストーク低減層７７が配置されているので、ＡＦ用画素２０Ｖ，２０Ｈからその付近の撮像用画素２０Ｒ，２０Ｇ，２０Ｂへ電荷が混入するクロストークが低減され、これにより高品質の画像を得ることができる。   According to the present embodiment, as described with reference to FIG. 9, since the crosstalk reducing layer 77 is disposed in the P-type well layer 52 in the solid-state imaging device 3, the AF pixels 20V and 20H Crosstalk in which charges are mixed into the neighboring imaging pixels 20R, 20G, and 20B is reduced, and thereby a high-quality image can be obtained.

［第２の実施の形態］   [Second Embodiment]

図１４は、本発明の第２の実施の形態による電子カメラで用いられている固体撮像素子９０を模式的に示す概略断面図であり、図９に対応している。図１４において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 14 is a schematic cross-sectional view schematically showing a solid-state imaging device 90 used in an electronic camera according to the second embodiment of the present invention, and corresponds to FIG. 14, elements that are the same as or correspond to those in FIG. 9 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子９０が用いられている点のみである。固体撮像素子９０が固体撮像素子３と異なる所は、Ｐ型ウエル層５２にはクロストーク低減層７７は設けられておらず、固体撮像素子３の分離拡散層７９に相当するＰ型（Ｐ型ウエル層５２と同じ導電型）の分離拡散層７９ａ，７９ｂのうち、ＡＦ用画素２０Ｖ，２０Ｈとこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂとの間の分離領域７６に配置される分離拡散層７９ａの大部分の深さｄ３が、撮像用画素２０Ｒ，２０Ｇ，２０Ｂ同士の間の分離領域７６に配置されるＰ型の分離拡散層７９ｂの深さｄ４よりも深くされている点のみである。分離拡散層７９ａ，７９ｂの濃度は、Ｐ型ウエル層５２の濃度よりも高く、例えば、固体撮像素子３の分離拡散層７９と同様の濃度とされている。本実施の形態では、分離拡散層７９ｂの深さｄ４は、固体撮像素子３の分離拡散層７９の深さと同様の深さとされている。   The present embodiment is different from the first embodiment only in that a solid-state image sensor 90 is used instead of the solid-state image sensor 3. Where the solid-state image sensor 90 is different from the solid-state image sensor 3, the P-type well layer 52 is not provided with the crosstalk reducing layer 77, and the P-type (P-type) corresponding to the separation diffusion layer 79 of the solid-state image sensor 3. Of the separation diffusion layers 79a and 79b of the same conductivity type as the well layer 52), the separation diffusion disposed in the separation region 76 between the AF pixels 20V and 20H and the imaging pixels 20R, 20G and 20B adjacent thereto. Most of the depth d3 of the layer 79a is only deeper than the depth d4 of the P-type separation diffusion layer 79b disposed in the separation region 76 between the imaging pixels 20R, 20G, and 20B. is there. The concentration of the separation diffusion layers 79 a and 79 b is higher than the concentration of the P-type well layer 52, for example, the same concentration as that of the separation diffusion layer 79 of the solid-state imaging device 3. In the present embodiment, the depth d4 of the separation diffusion layer 79b is the same as the depth of the separation diffusion layer 79 of the solid-state imaging device 3.

分離拡散層７９ｂは、画素間、あるいは、画素内の素子間の電気的な繋がりを単に分離するものであるのに対し、深さｄ３の部分を有する分離拡散層７９ａは、そのような分離機能を担うのみならず、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部としての機能も担う。このようなクロストーク低減のためには、分離拡散層７９ａの深さｄ３は、深いほど好ましい。しかし、ここでは、その深さｄ３は、例えば、２．５ミクロンとしている。   The isolation diffusion layer 79b simply isolates electrical connections between pixels or between elements in the pixel, whereas the isolation diffusion layer 79a having a portion of depth d3 has such an isolation function. It also functions as a crosstalk reducing unit that reduces crosstalk in which the charges generated in the AF pixels 20V and 20H are mixed into the imaging pixels 20R, 20G, and 20B adjacent to the AF pixels. In order to reduce such crosstalk, the depth d3 of the isolation diffusion layer 79a is preferably as deep as possible. However, here, the depth d3 is, for example, 2.5 microns.

本実施の形態で用いる固体撮像素子９０を製造する場合は、例えば、図１０（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同様の工程を行う。ただし、このとき、分離拡散層７９ａに相当する位置には、分離拡散層７９ｂと同時にイオン注入するのに加えて、分離拡散層７９ａの深い部分を形成するように適当な条件で更にイオン注入する。その後、固体撮像素子３の製造方法として説明した図１０（ｂ）以降の工程を行うことで、本固体撮像素子９０が完成する。   In the case of manufacturing the solid-state imaging device 90 used in the present embodiment, for example, the same steps as the manufacturing method of the solid-state imaging device 3 described with reference to FIG. I do. However, at this time, in addition to ion implantation at the same time as the separation diffusion layer 79b, further ion implantation is performed at a position corresponding to the separation diffusion layer 79a under appropriate conditions so as to form a deep portion of the separation diffusion layer 79a. . Thereafter, the solid-state imaging device 90 is completed by performing the steps after FIG. 10B described as the manufacturing method of the solid-state imaging device 3.

本実施の形態では、分離拡散層７９ａの大部分の深さｄ３が深くされているので、図１４に示すように、分離拡散層７９ａ側で比較的深い位置まで入射した光１０１によって発生する電荷（電子）１０２は、、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされ難くなる。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことが低減される。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。   In this embodiment, since most of the depth d3 of the separation diffusion layer 79a is deepened, as shown in FIG. 14, the charge generated by the light 101 incident to a relatively deep position on the separation diffusion layer 79a side. The (electron) 102 is less likely to drift toward the adjacent imaging pixels 20R, 20G, and 20B. For this reason, it is reduced that this charge is captured by the charge storage layer 74 of the adjacent imaging pixels 20R, 20G, and 20B and the imaging signal increases. Therefore, it is obtained from the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in regions other than the AF pixels 20V and 20H, and the imaging pixels 20R, 20G, and 20B in the regions near the AF pixels 20V and 20H. There is no difference in signal magnitude between the imaging signal and a high-quality image can be obtained.

本実施の形態では、基板５１は、ここではＮ型シリコン基板としている。このように基板５１の導電型をＰ型ウエル層５２と逆導電型のＮ型とすれば、深い位置で光電変換された電荷（図示せず）が基板５１に吸収され、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトする電荷がより少なくなるので、一層好ましい。もっとも、本発明では、本実施の形態を、基板５１としてＰ型の基板を用いるように変形してもよい。   In the present embodiment, the substrate 51 is an N-type silicon substrate here. Thus, if the conductivity type of the substrate 51 is N-type opposite to that of the P-type well layer 52, the charge (not shown) photoelectrically converted at a deep position is absorbed by the substrate 51 and is adjacent to the imaging pixel. This is more preferable because less charge drifts toward 20R, 20G, and 20B. However, in the present invention, the present embodiment may be modified so that a P-type substrate is used as the substrate 51.

［第３の実施の形態］   [Third Embodiment]

図１５は、本発明の第３の実施の形態による電子カメラで用いられている固体撮像素子１１０を模式的に示す概略断面図であり、図９に対応している。図１５において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 15 is a schematic sectional view schematically showing a solid-state imaging device 110 used in an electronic camera according to the third embodiment of the present invention, and corresponds to FIG. 15, elements that are the same as or correspond to those in FIG. 9 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子１１０が用いられている点のみである。固体撮像素子１１０が固体撮像素子３と異なる所は、Ｐ型ウエル層５２にはクロストーク低減層７７の代わりにクロストーク低減層１１１が配置されている点のみである。   The present embodiment differs from the first embodiment only in that a solid-state image sensor 110 is used instead of the solid-state image sensor 3. The solid-state image sensor 110 is different from the solid-state image sensor 3 only in that a crosstalk reducing layer 111 is disposed in the P-type well layer 52 instead of the crosstalk reducing layer 77.

クロストーク低減層１１１は、Ｐ型ウエル層５２中において、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡るように形成されている。クロストーク低減層１１１は、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。クロストーク低減層１１１は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。クロストーク低減層１１１の濃度は、Ｐ型ウエル層５２の濃度の１０倍以上が好ましい。   The crosstalk reduction layer 111 is formed in the P-type well layer 52 so as to extend to the AF pixels 20V and 20H and the imaging pixels 20R, 20G, and 20B adjacent thereto. The crosstalk reduction layer 111 constitutes a crosstalk reduction unit that reduces crosstalk in which charges generated in the AF pixels 20V and 20H are mixed into the imaging pixels 20R, 20G, and 20B adjacent to the AF pixels. . The crosstalk reducing layer 111 is P-type having the same conductivity type as the P-type well layer 52 and has a higher concentration than the P-type well layer 52. The concentration of the crosstalk reducing layer 111 is preferably 10 times or more the concentration of the P-type well layer 52.

本実施の形態では、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈと当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂとの間の分離領域７６に配置された部分１１１ａのピーク濃度の地点の、シリコン表面からの深さｄ５は、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂのピーク濃度の地点の、シリコン表面からの深さｄ６よりも浅くされている。   In the present embodiment, the peak density of the portion 111a disposed in the separation region 76 between the AF pixels 20V and 20H and the imaging pixels 20R, 20G, and 20B adjacent to the AF pixel in the crosstalk reduction layer 111. The depth d5 from the silicon surface of the point is made shallower than the depth d6 from the silicon surface at the point of the peak concentration of the portion 111b arranged in the AF pixels 20V and 20H in the crosstalk reducing layer 111. Yes.

また、本実施の形態では、前記深さｄ６は、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置された部分１１１ｃのピーク濃度の地点の、シリコン表面からの深さｄ７よりも、浅くされている。   Further, in the present embodiment, the depth d6 is the peak density point of the portion 111c arranged in the imaging pixels 20R, 20G, 20B adjacent to the AF pixels 20V, 20H in the crosstalk reduction layer 111. It is shallower than the depth d7 from the silicon surface.

次に、本実施の形態で用いられる固体撮像素子１１０の製造方法の一例について、図１６を参照して説明する。図１６は、その各製造工程を示す概略断面図であり、図１５に対応している。   Next, an example of a method for manufacturing the solid-state imaging device 110 used in the present embodiment will be described with reference to FIG. FIG. 16 is a schematic sectional view showing each manufacturing process, and corresponds to FIG.

まず、図１０（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同じ工程を行う。次に、焦点検出用画素２０Ｖ，２０Ｈの下部と、当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂの下部とで、クロストーク低減層１１１に段差を設けるため、追加のマスク材として、ＡＦ用画素２０Ｖ，２０Ｈとその周囲の分離領域７６に相当する部分に、レジスト１２０をパターニングする。シリコン酸化膜の厚さが厚いほどシリコン表面からイオンが注入される距離は、低減される。レジストは、イオン注入に対する同様な効果を有している。イオン注入の飛程距離よりも薄いレジスト１２０を配置させたＡＦ用画素２０Ｖ，２０Ｈの箇所では、レジスト１２０を配置させていない撮像用画素２０Ｒ，２０Ｇ，２０Ｂの箇所より浅くイオンが注入される。図１６（ａ）は、レジスト１２０を配置させた状態を示している。   First, the same steps as those in the method for manufacturing the solid-state imaging device 3 described with reference to FIG. 10A are performed until the state shown in FIG. Next, since a step is provided in the crosstalk reduction layer 111 between the lower part of the focus detection pixels 20V and 20H and the lower part of the imaging pixels 20R, 20G, and 20B adjacent to the AF pixel, as an additional mask material The resist 120 is patterned in portions corresponding to the AF pixels 20V and 20H and the separation region 76 around them. The thicker the silicon oxide film is, the shorter the distance from which ions are implanted from the silicon surface. The resist has a similar effect on ion implantation. In the AF pixels 20V and 20H where the resist 120 thinner than the ion implantation range is disposed, ions are implanted shallower than the imaging pixels 20R, 20G and 20B where the resist 120 is not disposed. FIG. 16A shows a state in which the resist 120 is arranged.

なお、本実施の形態では、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡る領域以外の領域には、クロストーク低減層１１１を形成しない。このため、図面には示していないが、クロストーク低減層１１１を形成しない領域には、イオン注入が阻止されるような十分な厚さのレジスト（イオン注入阻止用レジスト）を形成しておく。もっとも、クロストーク低減層１１１は、適宜、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡る領域以外の領域にも形成しておいてもよく、その領域にはイオン注入が行われるようにしておいてもよい。   In the present embodiment, the crosstalk reduction layer 111 is not formed in a region other than the region extending over the AF pixels 20V and 20H and the imaging pixels 20R, 20G, and 20B adjacent thereto. For this reason, although not shown in the drawing, a resist (ion implantation prevention resist) having a sufficient thickness to prevent ion implantation is formed in a region where the crosstalk reducing layer 111 is not formed. However, the crosstalk reduction layer 111 may be formed in a region other than the region extending over the AF pixels 20V and 20H and the imaging pixels 20R, 20G, and 20B adjacent to the AF pixels 20V and 20H as appropriate. Ion implantation may be performed.

次に、クロストーク低減層１１１を形成する工程を行う。すなわち、イオンを注入し、レジスト１２０及びイオン注入阻止用レジストを除去した後に、所定の熱処理を行う。これにより、段差を持ったクロストーク低減層１１１が所定の深さに容易に形成される。図１６（ｂ）はこの状態を示している。   Next, a step of forming the crosstalk reducing layer 111 is performed. That is, ions are implanted and the resist 120 and the ion implantation blocking resist are removed, and then a predetermined heat treatment is performed. Thereby, the crosstalk reducing layer 111 having a step is easily formed to a predetermined depth. FIG. 16B shows this state.

次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図１６（ｃ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１１０は完成する。   Next, a step of providing a predetermined diffusion portion is performed. That is, the known photolithographic etching method and impurity diffusion method are repeated to form active elements in the respective pixels 20R, 20G, 20B, 20V, and 20H and active elements of peripheral circuits. FIG. 16C shows this state. Then, the solid-state imaging device 110 is completed by forming wirings, color filters, microlenses, protective films, and the like.

本実施の形態によれば、前述したように、クロストーク低減層１１１が、ＡＦ用画素２０Ｖ，２０Ｈ及びこれに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに渡るように形成されている。したがって、図１５に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１より深い位置（基板５１側）まで入射した光１３１，１３２によって発生する電荷１３３，１３４は、ＡＦ用画素２０Ｖ，２０Ｈに隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足されることがない。このため、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１より基板５１側まで侵入した入射光によって発生する電荷が、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークは、確実に防止される。したがって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。   According to the present embodiment, as described above, the crosstalk reduction layer 111 is formed so as to extend over the AF pixels 20V and 20H and the imaging pixels 20R, 20G, and 20B adjacent thereto. Therefore, as shown in FIG. 15, the charges 133 and 134 generated by the light 131 and 132 incident to the deeper position (on the substrate 51 side) than the crosstalk reducing layer 111 in the AF pixels 20V and 20H are the AF pixels 20V and 20H. The charge accumulation layer 74 of the imaging pixels 20R, 20G, and 20B adjacent to 20H is not supplemented. For this reason, the crosstalk in which the charges generated by the incident light entering the substrate 51 side from the crosstalk reducing layer 111 in the AF pixels 20V and 20H are mixed into the adjacent imaging pixels 20R, 20G, and 20B is surely prevented. Is done. Accordingly, it is obtained from the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in regions other than the AF pixels 20V and 20H, and the imaging pixels 20R, 20G, and 20B in the regions near the AF pixels 20V and 20H. There is no difference in signal magnitude between the imaging signal and a high-quality image can be obtained.

また、本実施の形態では、前述したように、クロストーク低減層１１１における分離領域７６に配置された部分１１１ａの深さｄ５が、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂの深さｄ６よりも浅くされている。したがって、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１の表面側で発生する電荷は、当該ＡＦ用画素の電荷蓄積層７４に捕捉される確率が高くなり、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足される確率が低くなる。よって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈから撮像用画素２０Ｒ，２０Ｇ，２０Ｂへのクロストークが低減される。したがって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。   Further, in the present embodiment, as described above, the depth d5 of the portion 111a disposed in the isolation region 76 in the crosstalk reducing layer 111 is disposed in the AF pixels 20V and 20H in the crosstalk reducing layer 111. It is made shallower than the depth d6 of the portion 111b. Therefore, the charges generated on the surface side of the crosstalk reducing layer 111 in the AF pixels 20V and 20H have a high probability of being captured by the charge accumulation layer 74 of the AF pixel, and the adjacent imaging pixels 20R, 20G, The probability of being supplemented by the 20B charge storage layer 74 is reduced. Therefore, also from this point, crosstalk from the AF pixels 20V and 20H to the imaging pixels 20R, 20G, and 20B is reduced. Therefore, also from this point, the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in areas other than the AF pixels 20V and 20H, and the imaging pixels 20R and 20G in the areas near the AF pixels 20V and 20H. , 20B, no difference occurs in the magnitude of the signal from the imaging signal obtained from 20B, and a high-quality image can be obtained.

さらに、本実施の形態では、前述したように、クロストーク低減層１１１におけるＡＦ用画素２０Ｖ，２０Ｈに配置された部分１１１ｂの深さｄ６は、クロストーク低減層１１１における隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置された部分１１１ｃの深さｄ７よりも、浅くされている。したがって、ＡＦ用画素２０Ｖ，２０Ｈにおいてクロストーク低減層１１１の表面側で発生する電荷は、当該ＡＦ用画素の電荷蓄積層７４に捕捉される確率が高くなり、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に補足される確率が低くなる。よって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈから撮像用画素２０Ｒ，２０Ｇ，２０Ｂへのクロストークが低減される。したがって、この点からも、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。もっとも、本発明では、必ずしも深さｄ６を深さｄ７より浅くする必要はなく、例えば、深さｄ６と深さｄ７とが同じであってもよい。   Furthermore, in the present embodiment, as described above, the depth d6 of the portion 111b arranged in the AF pixels 20V and 20H in the crosstalk reduction layer 111 is equal to the adjacent imaging pixels 20R and 20B in the crosstalk reduction layer 111. It is made shallower than the depth d7 of the part 111c arrange | positioned at 20G, 20B. Therefore, the charges generated on the surface side of the crosstalk reducing layer 111 in the AF pixels 20V and 20H have a high probability of being captured by the charge accumulation layer 74 of the AF pixel, and the adjacent imaging pixels 20R, 20G, The probability of being supplemented by the 20B charge storage layer 74 is reduced. Therefore, also from this point, crosstalk from the AF pixels 20V and 20H to the imaging pixels 20R, 20G, and 20B is reduced. Therefore, also from this point, the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in areas other than the AF pixels 20V and 20H, and the imaging pixels 20R and 20G in the areas near the AF pixels 20V and 20H. , 20B, no difference occurs in the magnitude of the signal from the imaging signal obtained from 20B, and a high-quality image can be obtained. However, in the present invention, it is not always necessary to make the depth d6 shallower than the depth d7. For example, the depth d6 and the depth d7 may be the same.

さらに、本実施の形態では、クロストーク低減層１１１における撮像用画素２０Ｒ，２０Ｇ，２０Ｂに配置される部分１１１ｃの深さｄ７が深い。したがって、撮像用画素２０Ｒ，２０Ｇ，２０Ｂの感度が向上するという効果も得られる。   Furthermore, in the present embodiment, the depth d7 of the portion 111c arranged in the imaging pixels 20R, 20G, and 20B in the crosstalk reducing layer 111 is deep. Therefore, the effect that the sensitivity of the imaging pixels 20R, 20G, and 20B is improved is also obtained.

なお、本発明では、本実施の形態を、基板５１としてＰ型の基板を用いるように変形してもよい。   In the present invention, this embodiment may be modified to use a P-type substrate as the substrate 51.

［第４の実施の形態］   [Fourth Embodiment]

図１７は、本発明の第４の実施の形態による電子カメラで用いられている固体撮像素子１４０を模式的に示す概略断面図であり、図９に対応している。図１７において、図９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 17 is a schematic cross-sectional view schematically showing a solid-state imaging device 140 used in an electronic camera according to the fourth embodiment of the present invention, and corresponds to FIG. 17, elements that are the same as or correspond to those in FIG. 9 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第１の実施の形態と異なる所は、固体撮像素子３に代えて固体撮像素子１４０が用いられている点のみである。固体撮像素子１４０が固体撮像素子３と異なる所は、クロストーク低減層７７が除去されている点と、第１の半導体層をなすＮ型シリコン基板５１上には、Ｐ型ウエル層５２に代えてＰ型エピタキシャル層１５２が第２の半導体層として形成されている点と、Ｎ型シリコン基板５１は、ＡＦ用画素２０Ｖ，２０Ｈにおいて当該ＡＦ用画素の埋め込みフォトダイオード４２，４３の電荷蓄積層７４側に突出した凸部５１ａを有している点のみである。本実施の形態では、凸部５１ａが、ＡＦ用画素２０Ｖ，２０Ｈで発生した電荷が当該ＡＦ用画素に隣り合う撮像用画素２０Ｒ，２０Ｇ，２０Ｂに混入するクロストークを低減するクロストーク低減部を構成している。   The present embodiment differs from the first embodiment only in that a solid-state image sensor 140 is used instead of the solid-state image sensor 3. The solid-state imaging device 140 is different from the solid-state imaging device 3 in that the crosstalk reduction layer 77 is removed and the P-type well layer 52 is provided on the N-type silicon substrate 51 forming the first semiconductor layer. The P-type epitaxial layer 152 is formed as the second semiconductor layer, and the N-type silicon substrate 51 includes the charge storage layers 74 of the embedded photodiodes 42 and 43 of the AF pixels in the AF pixels 20V and 20H. It is only the point which has the convex part 51a which protruded in the side. In the present embodiment, the convex portion 51a includes a crosstalk reducing unit that reduces crosstalk in which charges generated in the AF pixels 20V and 20H are mixed into the imaging pixels 20R, 20G, and 20B adjacent to the AF pixels. It is composed.

次に、本実施の形態で用いられる固体撮像素子１４０の製造方法の一例について、図１８及び図１９を参照して説明する。図１８及び図１９は、その各製造工程を示す概略断面図であり、図１７に対応している。   Next, an example of a method for manufacturing the solid-state imaging device 140 used in the present embodiment will be described with reference to FIGS. 18 and 19 are schematic sectional views showing the respective manufacturing steps, and correspond to FIG.

まず、Ｎ型シリコン基板５１を準備して、Ｎ型シリコン基板５１上において前記凸部５１ａに相当する領域のみが覆われるようにマスク材をパターニングし、凸部５１ａに相当する領域以外の領域をドライエッチングし、前記マスク材を除去する。図１８（ａ）はこの状態を示している。前記マスク材は、シリコンエッチングに耐久性のあるものなら何でもよく、例えばレジストを使用する。また、ドライエッチングに代えて、ウエットエッチングを行ってもよい。   First, an N-type silicon substrate 51 is prepared, and a mask material is patterned on the N-type silicon substrate 51 so as to cover only the region corresponding to the convex portion 51a, and regions other than the region corresponding to the convex portion 51a are formed. The mask material is removed by dry etching. FIG. 18A shows this state. The mask material may be anything that is durable to silicon etching. For example, a resist is used. Further, wet etching may be performed instead of dry etching.

次いで、図１８（ａ）に示す状態のＮ型シリコン基板５１上に、Ｐ型エピタキシャル層１５２を周知のエピタキシャル技術を用いて形成する。図１８（ｂ）はこの状態を示している。Ｐ型エピタキシャル層１５２の表面には、凸部５１ａの形状に応じた段差が生じている。   Next, a P-type epitaxial layer 152 is formed on the N-type silicon substrate 51 in the state shown in FIG. 18A using a known epitaxial technique. FIG. 18B shows this state. On the surface of the P-type epitaxial layer 152, there is a step corresponding to the shape of the convex portion 51a.

引き続いて、周知のＣＭＰ技術に従い、段差を有するＰ型エピタキシャル層１５２の表面を研磨して平坦化を行う。図１８（ｃ）はこの状態を示している。   Subsequently, the surface of the P-type epitaxial layer 152 having a step is polished and planarized according to a well-known CMP technique. FIG. 18C shows this state.

次に、ＬＯＣＯＳ酸化膜７８による分離領域を形成する工程を行う。即ち、先ず、シリコン窒化膜をＣＶＤ法により形成し、アクティブ領域となる部分を残すようにパターニングする。開口部には後に厚いＬＯＣＯＳ酸化膜が形成されるが、周知のように開口部に前もって分離拡散層７９が設けられる。次いで、この開口部に熱酸化法によりＬＯＣＯＳ酸化膜７８を形成する。シリコン窒化膜を除去した後に、アクティブ領域にイオン注入のプロテクト膜を目的として薄いシリコン酸化膜７５を熱酸化法により形成する。図１９（ａ）はこの状態を示している。   Next, a step of forming an isolation region by the LOCOS oxide film 78 is performed. That is, first, a silicon nitride film is formed by a CVD method and patterned so as to leave a portion that becomes an active region. A thick LOCOS oxide film is later formed in the opening, but as is well known, an isolation diffusion layer 79 is provided in advance in the opening. Next, a LOCOS oxide film 78 is formed in the opening by a thermal oxidation method. After removing the silicon nitride film, a thin silicon oxide film 75 is formed in the active region by a thermal oxidation method for the purpose of a protection film for ion implantation. FIG. 19A shows this state.

次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図１９（ｂ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１４０は完成する。   Next, a step of providing a predetermined diffusion portion is performed. That is, the known photolithographic etching method and impurity diffusion method are repeated to form active elements in the respective pixels 20R, 20G, 20B, 20V, and 20H and active elements of peripheral circuits. FIG. 19B shows this state. Then, the solid-state imaging device 140 is completed by forming wirings, color filters, microlenses, protective films, and the like.

本実施の形態では、前述したように、Ｎ型シリコン基板５１は、ＡＦ用画素２０Ｖ，２０Ｈにおいて当該ＡＦ用画素の埋め込みフォトダイオード４２，４３の電荷蓄積層７４側に突出した凸部５１ａを有している。これにより、ＡＦ用画素２０Ｖ，２０Ｈの電荷蓄積層７４は、撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４に比べて、Ｎ型シリコン基板５１に接近している。したがって、図１７に示すように、ＡＦ用画素２０Ｖ，２０Ｈにおいて深い位置まで入射した光１６１によって発生する電荷１６２は、基板５１の凸部５１ａに吸収され、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの方にドリフトされない。このため、隣接する撮像用画素２０Ｒ，２０Ｇ，２０Ｂの電荷蓄積層７４にこの電荷が捕捉されて撮像用信号が増大してしまうことはない。よって、ＡＦ用画素２０Ｖ，２０Ｈ付近以外の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号と、ＡＦ用画素２０Ｖ，２０Ｈ付近の領域の撮像用画素２０Ｒ，２０Ｇ，２０Ｂから得られる撮像用信号との間で、信号の大きさに差が生じず、高品質の画像を得ることができる。   In the present embodiment, as described above, the N-type silicon substrate 51 has the protrusions 51a protruding toward the charge storage layer 74 of the embedded photodiodes 42 and 43 of the AF pixels in the AF pixels 20V and 20H. is doing. Thereby, the charge storage layers 74 of the AF pixels 20V and 20H are closer to the N-type silicon substrate 51 than the charge storage layers 74 of the imaging pixels 20R, 20G, and 20B. Therefore, as shown in FIG. 17, the electric charge 162 generated by the light 161 incident to a deep position in the AF pixels 20V and 20H is absorbed by the convex portion 51a of the substrate 51 and is adjacent to the imaging pixels 20R, 20G, and 20B. It is not drifted towards. Therefore, this charge is not captured by the charge storage layer 74 of the adjacent imaging pixels 20R, 20G, and 20B, and the imaging signal does not increase. Therefore, it is obtained from the imaging signals obtained from the imaging pixels 20R, 20G, and 20B in regions other than the AF pixels 20V and 20H, and the imaging pixels 20R, 20G, and 20B in the regions near the AF pixels 20V and 20H. There is no difference in signal magnitude between the imaging signal and a high-quality image can be obtained.

［第５の実施の形態］   [Fifth Embodiment]

図２０は、本発明の第５の実施の形態による電子カメラで用いられている固体撮像素子１７０を模式的に示す概略断面図であり、図１７に対応している。図２０において、図１７中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。   FIG. 20 is a schematic cross-sectional view schematically showing a solid-state imaging device 170 used in an electronic camera according to the fifth embodiment of the present invention, and corresponds to FIG. 20, elements that are the same as or correspond to those in FIG. 17 are given the same reference numerals, and redundant descriptions thereof are omitted.

本実施の形態が前記第４の実施の形態と異なる所は、固体撮像素子１４０に代えて固体撮像素子１７０が用いられている点のみである。固体撮像素子１７０が固体撮像素子３と異なる所は、凸部５１ａを有するＮ型シリコン基板５１（第１の半導体層）上には、Ｐ型エピタキシャル層１５２からなる第２の半導体層に代えて、Ｐ型ウエル層１５２ａ及びＰ型埋め込み層が全体としてなす第２の半導体が設けられている点のみであり、両者は実質的に等価である。したがって、本実施の形態によっても、前記第４の実施の形態と同様の利点が得られる。   This embodiment is different from the fourth embodiment only in that a solid-state image sensor 170 is used instead of the solid-state image sensor 140. The solid-state imaging device 170 is different from the solid-state imaging device 3 in place of the second semiconductor layer made of the P-type epitaxial layer 152 on the N-type silicon substrate 51 (first semiconductor layer) having the convex portions 51a. Only the second semiconductor formed by the P-type well layer 152a and the P-type buried layer as a whole is provided, and both are substantially equivalent. Therefore, the present embodiment can provide the same advantages as those of the fourth embodiment.

この固体撮像素子１７０では、固体撮像素子１４０と異なり、凸部５１ａの形成のためにＣＭＰ技術を用いなくてすむので、製造がより容易となる。この固体撮像素子１７０の製造方法の一例について、図２１及び図２２を参照して説明する。図２１及び図２２は、その各製造工程を示す概略断面図であり、図２０に対応している。   Unlike the solid-state imaging device 140, the solid-state imaging device 170 can be manufactured more easily because the CMP technique is not required for forming the convex portions 51a. An example of a method for manufacturing the solid-state imaging element 170 will be described with reference to FIGS. 21 and 22 are schematic sectional views showing the respective manufacturing steps, and correspond to FIG.

まず、図１０（ａ）に示す状態と同じである図２１（ａ）に示す状態まで、図１０（ａ）を参照して説明した固体撮像素子３の製造方法と同じ工程を行う。ただし、Ｐ型ウエル層には、図１０（ａ）では符号５２を付しているのに対し、図２１では図１７に合わせて符号１５２ａを付している。また、Ｐ型ウエル層１５２ａの厚さは、Ｐ型ウエル層５２の厚さよりも薄くされている。   First, the same steps as the method for manufacturing the solid-state imaging device 3 described with reference to FIG. 10A are performed up to the state shown in FIG. 21A, which is the same as the state shown in FIG. However, in FIG. 10A, the reference numeral 52 is attached to the P-type well layer, whereas in FIG. 21, the reference numeral 152a is attached in accordance with FIG. Further, the thickness of the P-type well layer 152a is made thinner than the thickness of the P-type well layer 52.

次に、凸部５１ａに相当する領域に、イオン注入を阻止するためのマスク材としてのレジスト１８１を形成する。図２１（ｂ）はこの状態を示している。   Next, a resist 181 as a mask material for preventing ion implantation is formed in a region corresponding to the convex portion 51a. FIG. 21B shows this state.

引き続いて、Ｐ型イオンを注入し、レジスト１８１を除去した後に、所定の熱処理を行う。これにより、Ｎ型シリコン基板５１の一部にＰ型埋め込み層１５２ｂを形成し、ひいては凸部５１ａを形成する。図２２（ａ）はこの状態を示している。   Subsequently, after p-type ions are implanted and the resist 181 is removed, a predetermined heat treatment is performed. As a result, the P-type buried layer 152b is formed on a part of the N-type silicon substrate 51, and the convex portion 51a is formed. FIG. 22A shows this state.

次に、所定の拡散部を設ける工程を行う。即ち、周知のフォトリソエッチング法及び不純物拡散法による工程を繰り返し、各画素２０Ｒ，２０Ｇ，２０Ｂ，２０Ｖ，２０Ｈ内の能動素子、及び、周辺回路の能動素子を形成する。図２２（ｂ）はこの状態を示している。そして、配線、カラーフィルタ、マイクロレンズ、保護膜等を形成して本固体撮像素子１７０は完成する。   Next, a step of providing a predetermined diffusion portion is performed. That is, the known photolithographic etching method and impurity diffusion method are repeated to form active elements in the respective pixels 20R, 20G, 20B, 20V, and 20H and active elements of peripheral circuits. FIG. 22B shows this state. Then, wiring, a color filter, a microlens, a protective film, and the like are formed to complete the solid-state image sensor 170.

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。   Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments.

例えば、前述した実施の形態では、ＡＦ用画素２０Ｖ，２０Ｈは、いわゆる２分割された光電変換部を持つ画素であったが、１つの光電変換部のみを持つ画素をＡＦ用画素として用いることも可能である。例えば、前述したＡＦ用画素２０Ｖにおいて埋め込みフォトダイオード４２を取り除いて埋め込みフォトダイオード４３のみを持つようにした画素、及び、前述したＡＦ用画素２０Ｖにおいて埋め込みフォトダイオード４３を取り除いて埋め込みフォトダイオード４２のみを持つようにした画素を、ＡＦ用画素２０Ｖの代わりに用いることができる。   For example, in the above-described embodiment, the AF pixels 20V and 20H are pixels having a so-called two-divided photoelectric conversion unit. However, a pixel having only one photoelectric conversion unit may be used as the AF pixel. Is possible. For example, in the above-described AF pixel 20V, the embedded photodiode 42 is removed and only the embedded photodiode 43 is provided, and in the AF pixel 20V, the embedded photodiode 43 is removed and only the embedded photodiode 42 is provided. The pixel having the pixel can be used instead of the AF pixel 20V.

また、前述した各実施の形態の各特徴事項は、それらの趣旨に反しない限り、適宜任意に組み合わせてもよいことは、言うまでもない。例えば、図１４に示す固体撮像素子９０において、基板５１に、図１７に示す固体撮像素子１４０の凸部５１ａと同様の凸部を設けてもよい。   Further, it goes without saying that each feature of each of the above-described embodiments may be arbitrarily combined as long as it does not contradict the gist thereof. For example, in the solid-state imaging device 90 shown in FIG. 14, the substrate 51 may be provided with a convex portion similar to the convex portion 51a of the solid-state imaging device 140 shown in FIG.

本発明の第１の実施形態に係る撮像装置としての電子カメラを示す概略ブロック図である。It is a schematic block diagram which shows the electronic camera as an imaging device which concerns on the 1st Embodiment of this invention. 図１中の固体撮像素子の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the solid-state image sensor in FIG. 図１中の固体撮像素子を模式的に示す概略平面図である。It is a schematic plan view which shows typically the solid-state image sensor in FIG. 図３における所定の焦点検出領域の付近を拡大した概略拡大図である。FIG. 4 is a schematic enlarged view in which the vicinity of a predetermined focus detection region in FIG. 3 is enlarged. 図３における他の焦点検出領域の付近を拡大した概略拡大図である。FIG. 4 is a schematic enlarged view in which the vicinity of another focus detection region in FIG. 3 is enlarged. 図１中の固体撮像素子の撮像用画素を示す回路図である。It is a circuit diagram which shows the pixel for an imaging of the solid-state image sensor in FIG. 図１中の固体撮像素子の焦点検出用画素（ＡＦ用画素）を示す回路図である。It is a circuit diagram which shows the focus detection pixel (AF pixel) of the solid-state image sensor in FIG. 図１中の固体撮像素子の２×２個の画素を模式的に示す概略平面図である。FIG. 2 is a schematic plan view schematically showing 2 × 2 pixels of the solid-state imaging device in FIG. 1. 図８中のＡ−Ａ’線に沿った概略断面図である。It is a schematic sectional drawing in alignment with the A-A 'line in FIG. 図１中の固体撮像素子の各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process of the solid-state image sensor in FIG. 焦点検出モード時の図１中の固体撮像素子の駆動手順を示すタイミングチャートである。It is a timing chart which shows the drive procedure of the solid-state image sensor in FIG. 1 at the time of focus detection mode. 撮像モード時の図１中の固体撮像素子の駆動手順を示すタイミングチャートである。It is a timing chart which shows the drive procedure of the solid-state image sensor in FIG. 1 at the time of imaging mode. 第１の実施の形態による電子カメラの動作を示す概略フローチャートである。It is a schematic flowchart which shows operation | movement of the electronic camera by 1st Embodiment. 第２の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state image sensor used by 2nd Embodiment. 第３の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state image sensor used in 3rd Embodiment. 図１５に示す固体撮像素子の各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process of the solid-state image sensor shown in FIG. 第４の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state image sensor used in 4th Embodiment. 図１７に示す固体撮像素子の各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process of the solid-state image sensor shown in FIG. 図１８に続く各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process following FIG. 第５の実施の形態で用いられている固体撮像素子を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the solid-state image sensor used in 5th Embodiment. 図２０に示す固体撮像素子の各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process of the solid-state image sensor shown in FIG. 図２１に続く各製造工程を示す概略断面図である。It is a schematic sectional drawing which shows each manufacturing process following FIG.

符号の説明Explanation of symbols

１ 電子カメラ
３，９０，１１０，１４０，１７０ 固体撮像素子
２０ 画素
２０Ｖ，２０Ｈ 焦点検出用画素（ＡＦ用画素）
２０Ｒ，２０Ｇ，２０Ｂ 撮像用画素
５１ａ 凸部
５１ 基板（第１の半導体層）
５２ ウエル層（第２の半導体層）
７４ 電荷蓄積層
７６ 分離領域
７７，１１１ クロストーク低減層
７９，７９ａ，７９ｂ 分離拡散層 DESCRIPTION OF SYMBOLS 1 Electronic camera 3,90,110,140,170 Solid-state image sensor 20 pixels 20V, 20H Focus detection pixel (AF pixel)
20R, 20G, 20B Imaging pixels 51a Convex part 51 Substrate (first semiconductor layer)
52 well layer (second semiconductor layer)
74 charge storage layer 76 isolation region 77, 111 crosstalk reduction layer 79, 79a, 79b isolation diffusion layer

Claims (8)

光学系により結像される被写体像を光電変換する固体撮像素子であって、
２次元状に配置され各々が入射光に応じた電荷を生成し蓄積する光電変換部を有する複数の画素を備え、
前記複数の画素間に分離領域を有し、
前記複数の画素は、前記被写体像を示す画像信号を形成するための撮像用信号を出力する複数の撮像用画素と、前記光学系の焦点調節状態を検出するための焦点検出用信号を出力する複数の焦点検出用画素と、を含み、
前記焦点検出用画素に、及び／又は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に、当該焦点検出用画素で発生した電荷が当該焦点検出用画素に隣り合う前記撮像用画素に混入するクロストークを低減するクロストーク低減部が設けられたことを特徴とする固体撮像素子。 A solid-state imaging device that photoelectrically converts a subject image formed by an optical system,
A plurality of pixels having a photoelectric conversion unit that is two-dimensionally arranged and each generates and accumulates charges according to incident light,
A separation region between the plurality of pixels;
The plurality of pixels output a plurality of imaging pixels that output an imaging signal for forming an image signal indicating the subject image, and a focus detection signal for detecting a focus adjustment state of the optical system. A plurality of focus detection pixels,
Charge generated in the focus detection pixel is applied to the focus detection pixel and / or to a separation region between the focus detection pixel and the imaging pixel adjacent to the focus detection pixel in the separation region. A solid-state imaging device, comprising: a crosstalk reducing unit that reduces crosstalk mixed in the imaging pixels adjacent to the detection pixels. 第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素の前記電荷蓄積層に対向するように配置された第３の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第３の半導体層を、含むことを特徴とする請求項１記載の固体撮像素子。 A first conductivity type first semiconductor layer, and a second conductivity type second semiconductor layer provided on the first semiconductor layer,
The photoelectric conversion units of the plurality of pixels include the first conductivity type charge storage layer provided in the second semiconductor layer,
The crosstalk reducing unit is a third semiconductor layer disposed in the second semiconductor layer so as to face the charge storage layer of the focus detection pixel, and is more than the second semiconductor layer. The solid-state imaging device according to claim 1, further comprising a third semiconductor layer of the second conductivity type having a high concentration. 第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記分離領域のうち前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置される前記第２導電型の分離拡散層であって、前記分離領域のうち前記撮像用画素同士の間の分離領域に配置される前記第２導電型の分離拡散層よりも深い部分を持つ分離拡散層を、含むことを特徴とする請求項１記載の固体撮像素子。 A first conductivity type or second conductivity type first semiconductor layer, and the second conductivity type second semiconductor layer provided on the first semiconductor layer;
The photoelectric conversion units of the plurality of pixels include the first conductivity type charge storage layer provided in the second semiconductor layer,
The crosstalk reducing unit is the second conductive type separation diffusion layer disposed in a separation region between the focus detection pixel and the imaging pixel adjacent thereto in the separation region, 2. The solid state according to claim 1, further comprising: a separation diffusion layer having a portion deeper than the separation diffusion layer of the second conductivity type disposed in a separation region between the imaging pixels among the separation regions. Image sensor. 第１導電型又は第２導電型の第１の半導体層と、該第１の半導体層上に設けられた前記第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記クロストーク低減部は、前記第２の半導体層中において前記焦点検出用画素及びこれに隣り合う前記撮像用画素に渡るように配置された第４の半導体層であって、前記第２の半導体層よりも高濃度の前記第２導電型の第４の半導体層を、含み、
前記第４の半導体層における前記焦点検出用画素とこれに隣り合う前記撮像用画素との間の分離領域に配置された部分が、前記第４の半導体層における前記焦点検出用画素に配置された部分よりも浅い位置に配置されたことを特徴とする請求項１記載の固体撮像素子。 A first conductivity type or second conductivity type first semiconductor layer, and the second conductivity type second semiconductor layer provided on the first semiconductor layer;
The photoelectric conversion units of the plurality of pixels include the first conductivity type charge storage layer provided in the second semiconductor layer,
The crosstalk reducing unit is a fourth semiconductor layer arranged in the second semiconductor layer so as to extend over the focus detection pixel and the imaging pixel adjacent to the focus detection pixel. A fourth semiconductor layer of the second conductivity type having a higher concentration than the layer,
A portion disposed in a separation region between the focus detection pixel in the fourth semiconductor layer and the imaging pixel adjacent thereto is disposed in the focus detection pixel in the fourth semiconductor layer. The solid-state imaging device according to claim 1, wherein the solid-state imaging device is disposed at a position shallower than the portion. 前記第４の半導体層における前記焦点検出用画素に配置された部分が、前記第４の半導体層における前記撮像用画素に配置された部分よりも浅い位置に配置されたことを特徴とする請求項４記載の固体撮像素子。   The portion of the fourth semiconductor layer disposed in the focus detection pixel is disposed at a position shallower than the portion of the fourth semiconductor layer disposed in the imaging pixel. 4. The solid-state imaging device according to 4. 第１導電型の第１の半導体層と、該第１の半導体層上に設けられた第２導電型の第２の半導体層とを備え、
前記複数の画素の前記光電変換部は、前記第２の半導体層に設けられた前記第１導電型の電荷蓄積層を有し、
前記第１の半導体層は、前記焦点検出用画素において当該焦点検出用画素の前記光電変換部の前記電荷蓄積層側に突出した凸部を有し、
前記クロストーク低減部は、前記凸部を含むことを特徴とする請求項１記載の固体撮像素子。 A first conductivity type first semiconductor layer, and a second conductivity type second semiconductor layer provided on the first semiconductor layer,
The photoelectric conversion units of the plurality of pixels include the first conductivity type charge storage layer provided in the second semiconductor layer,
The first semiconductor layer has a convex portion protruding toward the charge storage layer of the photoelectric conversion unit of the focus detection pixel in the focus detection pixel,
The solid-state imaging device according to claim 1, wherein the crosstalk reducing unit includes the convex portion. 前記撮像用画素にはカラーフィルタが設けられ、前記焦点検出用画素にはカラーフィルタが設けられていないことを特徴とする請求項１乃至６のいずれかに記載の固体撮像素子。   The solid-state imaging device according to claim 1, wherein a color filter is provided in the imaging pixel, and a color filter is not provided in the focus detection pixel. 請求項１乃至７のいずれかに記載の固体撮像素子と、
前記複数の焦点検出用画素の少なくとも一部の画素からの前記焦点検出用信号に基づいて、前記光学系の焦点調節状態を示す検出信号を出力する検出処理部と、
前記検出処理部からの前記検出信号に基づいて前記光学系の焦点調節を行う調節部と、
を備えたことを特徴とする撮像装置。 A solid-state imaging device according to any one of claims 1 to 7,
A detection processing unit that outputs a detection signal indicating a focus adjustment state of the optical system based on the focus detection signal from at least some of the plurality of focus detection pixels;
An adjusting unit that adjusts the focus of the optical system based on the detection signal from the detection processing unit;
An imaging apparatus comprising:
JP2007107621A 2007-04-16 2007-04-16 Solid-state image sensor and imaging apparatus employing the same Pending JP2008270298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007107621A JP2008270298A (en) 2007-04-16 2007-04-16 Solid-state image sensor and imaging apparatus employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007107621A JP2008270298A (en) 2007-04-16 2007-04-16 Solid-state image sensor and imaging apparatus employing the same

Publications (1)

Publication Number Publication Date
JP2008270298A true JP2008270298A (en) 2008-11-06

Family

ID=40049457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007107621A Pending JP2008270298A (en) 2007-04-16 2007-04-16 Solid-state image sensor and imaging apparatus employing the same

Country Status (1)

Country Link
JP (1) JP2008270298A (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187544A (en) * 2010-03-05 2011-09-22 Sony Corp Solid-state imaging device, manufacturing method for the same, driving method for the same, and electronic device
JP2013080797A (en) * 2011-10-03 2013-05-02 Canon Inc Solid-state image pickup device and camera
JP2013084742A (en) * 2011-10-07 2013-05-09 Canon Inc Photoelectric conversion device and imaging system
JP2013149743A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
WO2014061820A1 (en) * 2012-10-19 2014-04-24 株式会社ニコン Solid-state image pickup element
JP2014086462A (en) * 2012-10-19 2014-05-12 Nikon Corp Solid state image sensor, image pick-up device and manufacturing method of solid state image sensor
JP2014116472A (en) * 2012-12-10 2014-06-26 Canon Inc Solid-state image pickup device and method for manufacturing the same
JP2014187068A (en) * 2013-03-21 2014-10-02 Canon Inc Solid state image pickup device and image pickup system
JP2014187067A (en) * 2013-03-21 2014-10-02 Canon Inc Solid state image pickup device and image pickup system
JP2015146465A (en) * 2015-04-30 2015-08-13 キヤノン株式会社 photoelectric conversion device
JP2015230962A (en) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device and semiconductor device
JP2016058754A (en) * 2015-12-22 2016-04-21 キヤノン株式会社 Solid state image sensor and camera
US9357186B2 (en) 2013-05-02 2016-05-31 Canon Kabushiki Kaisha Solid-state imaging apparatus and camera
JP2017135423A (en) * 2017-04-27 2017-08-03 キヤノン株式会社 Photoelectric conversion device
JP2017188633A (en) * 2016-04-08 2017-10-12 キヤノン株式会社 Imaging device and imaging apparatus
US9818781B2 (en) 2014-08-05 2017-11-14 Samsung Electronics Co., Ltd. Image pixel including a plurality of trenches, image sensor including the same, and image processing system including the same
JP2017212456A (en) * 2017-07-13 2017-11-30 キヤノン株式会社 Solid state image sensor and camera
JP2018037672A (en) * 2017-10-18 2018-03-08 キヤノン株式会社 Solid-state image pickup device and camera
JP2018107358A (en) * 2016-12-27 2018-07-05 キヤノン株式会社 Manufacturing method of imaging apparatus and imaging system
JP2018142739A (en) * 2018-06-06 2018-09-13 キヤノン株式会社 Photoelectric conversion device
JP2021061637A (en) * 2012-03-30 2021-04-15 株式会社ニコン Imaging element
US11006036B2 (en) 2016-04-08 2021-05-11 Canon Kabushiki Kaisha Image sensor and image capturing apparatus

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187544A (en) * 2010-03-05 2011-09-22 Sony Corp Solid-state imaging device, manufacturing method for the same, driving method for the same, and electronic device
US8704924B2 (en) 2010-03-05 2014-04-22 Sony Corporation Solid-state imaging device with a photoelectric conversion element, and method thereof
JP2013080797A (en) * 2011-10-03 2013-05-02 Canon Inc Solid-state image pickup device and camera
US9300884B2 (en) 2011-10-03 2016-03-29 Canon Kabushiki Kaisha Solid-state image sensor and camera having a plurality of photoelectric converters under a microlens
US11348953B2 (en) 2011-10-03 2022-05-31 Canon Kabushiki Kaisha Solid-state image sensor and camera
US9773827B2 (en) 2011-10-03 2017-09-26 Canon Kabushiki Kaisha Solid-state image sensor and camera where the plurality of pixels form a pixel group under a single microlens
US10504947B2 (en) 2011-10-03 2019-12-10 Canon Kabushiki Kaisha Solid-state image sensor and camera
JP2013084742A (en) * 2011-10-07 2013-05-09 Canon Inc Photoelectric conversion device and imaging system
US9123603B2 (en) 2011-10-07 2015-09-01 Canon Kabushiki Kaisha Photoelectric conversion device and imaging system
CN105405858A (en) * 2011-10-07 2016-03-16 佳能株式会社 Photoelectric conversion device and imaging system
JP2013149743A (en) * 2012-01-18 2013-08-01 Canon Inc Imaging device and imaging system
JP2021061637A (en) * 2012-03-30 2021-04-15 株式会社ニコン Imaging element
US11689832B2 (en) 2012-03-30 2023-06-27 Nikon Corporation Image pickup element and image pickup device
JP7359166B2 (en) 2012-03-30 2023-10-11 株式会社ニコン Image sensor and electronic equipment
CN108551558A (en) * 2012-10-19 2018-09-18 株式会社尼康 Photographing element and photographic device
KR102125673B1 (en) * 2012-10-19 2020-06-23 가부시키가이샤 니콘 Solid-state image pickup element
CN104871315A (en) * 2012-10-19 2015-08-26 株式会社尼康 Solid-state image pickup element
WO2014061820A1 (en) * 2012-10-19 2014-04-24 株式会社ニコン Solid-state image pickup element
JP2014086462A (en) * 2012-10-19 2014-05-12 Nikon Corp Solid state image sensor, image pick-up device and manufacturing method of solid state image sensor
CN108551559B (en) * 2012-10-19 2021-06-22 株式会社尼康 Image pickup device
CN108551558B (en) * 2012-10-19 2021-03-09 株式会社尼康 Image pickup element and image pickup apparatus
JPWO2014061820A1 (en) * 2012-10-19 2016-09-05 株式会社ニコン Solid-state image sensor
EP2911203A4 (en) * 2012-10-19 2016-09-14 Nikon Corp Solid-state image pickup element
US9620558B2 (en) 2012-10-19 2017-04-11 Nikon Corporation Solid-state image sensor
US20170179175A1 (en) * 2012-10-19 2017-06-22 Nikon Corporation Solid-state image sensor
US10580810B2 (en) 2012-10-19 2020-03-03 Nikon Corporation Solid-state image sensor
JP2018207121A (en) * 2012-10-19 2018-12-27 株式会社ニコン Imaging device and imaging apparatus
JP2017135422A (en) * 2012-10-19 2017-08-03 株式会社ニコン Imaging device and imaging apparatus
KR20150070376A (en) * 2012-10-19 2015-06-24 가부시키가이샤 니콘 Solid-state image pickup element
CN108551559A (en) * 2012-10-19 2018-09-18 株式会社尼康 Photographing element
US10038020B2 (en) 2012-10-19 2018-07-31 Nikon Corporation Solid-state image sensor
CN104871315B (en) * 2012-10-19 2018-07-13 株式会社尼康 Solid-state image pickup element
US10325948B2 (en) 2012-12-10 2019-06-18 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US11276722B2 (en) 2012-12-10 2022-03-15 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US9887227B2 (en) 2012-12-10 2018-02-06 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US10763291B2 (en) 2012-12-10 2020-09-01 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US9704905B2 (en) 2012-12-10 2017-07-11 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
US10038023B2 (en) 2012-12-10 2018-07-31 Canon Kabushiki Kaisha Solid-state image sensor and method of manufacturing the same
JP2014116472A (en) * 2012-12-10 2014-06-26 Canon Inc Solid-state image pickup device and method for manufacturing the same
US9305950B2 (en) 2013-03-21 2016-04-05 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
US9086577B2 (en) 2013-03-21 2015-07-21 Canon Kabushiki Kaisha Solid-state imaging apparatus and imaging system
JP2014187067A (en) * 2013-03-21 2014-10-02 Canon Inc Solid state image pickup device and image pickup system
JP2014187068A (en) * 2013-03-21 2014-10-02 Canon Inc Solid state image pickup device and image pickup system
US9357186B2 (en) 2013-05-02 2016-05-31 Canon Kabushiki Kaisha Solid-state imaging apparatus and camera
JP2015230962A (en) * 2014-06-05 2015-12-21 ルネサスエレクトロニクス株式会社 Method of manufacturing semiconductor device and semiconductor device
US9818781B2 (en) 2014-08-05 2017-11-14 Samsung Electronics Co., Ltd. Image pixel including a plurality of trenches, image sensor including the same, and image processing system including the same
JP2015146465A (en) * 2015-04-30 2015-08-13 キヤノン株式会社 photoelectric conversion device
JP2016058754A (en) * 2015-12-22 2016-04-21 キヤノン株式会社 Solid state image sensor and camera
US11006036B2 (en) 2016-04-08 2021-05-11 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
JP2017188633A (en) * 2016-04-08 2017-10-12 キヤノン株式会社 Imaging device and imaging apparatus
JP2018107358A (en) * 2016-12-27 2018-07-05 キヤノン株式会社 Manufacturing method of imaging apparatus and imaging system
JP2017135423A (en) * 2017-04-27 2017-08-03 キヤノン株式会社 Photoelectric conversion device
JP2017212456A (en) * 2017-07-13 2017-11-30 キヤノン株式会社 Solid state image sensor and camera
JP2018037672A (en) * 2017-10-18 2018-03-08 キヤノン株式会社 Solid-state image pickup device and camera
JP2018142739A (en) * 2018-06-06 2018-09-13 キヤノン株式会社 Photoelectric conversion device

Similar Documents

Publication Publication Date Title
JP2008270298A (en) Solid-state image sensor and imaging apparatus employing the same
JP5422889B2 (en) Solid-state imaging device and imaging apparatus using the same
US11444115B2 (en) Solid-state imaging device and electronic apparatus
JP5045012B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5076528B2 (en) Photoelectric conversion unit connection / separation structure, solid-state imaging device, and imaging apparatus
JP4839990B2 (en) Solid-state imaging device and imaging apparatus using the same
TWI420660B (en) Dual-sided image sensor
JP4835270B2 (en) Solid-state imaging device and imaging apparatus using the same
JP4957413B2 (en) Solid-state imaging device and imaging apparatus using the same
JP5471174B2 (en) SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US20160337605A1 (en) Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5566457B2 (en) Solid-state imaging device and digital camera
JP2007243744A (en) Solid-state imaging device and electronic camera using the same
JP2009033316A (en) Solid-state imaging apparatus, and electronic camera using the same
JP5326507B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP2008078302A (en) Imaging apparatus and imaging system
TWI617014B (en) Solid-state imaging device, manufacturing method, and electronic device
US7259361B2 (en) Producing method for solid-state image pickup device including formation of a carrier accumulating region
JP5413481B2 (en) Photoelectric conversion unit connection / separation structure, solid-state imaging device, and imaging apparatus
WO2021193084A1 (en) Solid-state imaging device, and method for manufacturing solid-state imaging device
TWI534997B (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and camera module
JP2012004264A (en) Solid-state imaging element and imaging device
US9276024B2 (en) Solid-state imaging device and method of manufacturing the same
JP2008227263A (en) Solid imaging apparatus and its manufacturing method
JP2006323018A (en) Optical module