JP2008269635A - Semiconductor processor - Google Patents
Semiconductor processor Download PDFInfo
- Publication number
- JP2008269635A JP2008269635A JP2008144035A JP2008144035A JP2008269635A JP 2008269635 A JP2008269635 A JP 2008269635A JP 2008144035 A JP2008144035 A JP 2008144035A JP 2008144035 A JP2008144035 A JP 2008144035A JP 2008269635 A JP2008269635 A JP 2008269635A
- Authority
- JP
- Japan
- Prior art keywords
- card
- terminal
- memory
- interface control
- card slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本発明は、ＡＴＡ（ＡＴアタッチメント）カード又はＣＦ（コンパクトフラッシュ）カード等の規格に準拠したフラッシュメモリカードに代表されるカード型電子装置等の半導体処理装置に関し、特に動作中における半導体処理装置の不所望な抜き取りによるデータ破壊の防止もしくはデータ復旧を可能にする技術に適用して有効な技術に関する。 The present invention relates to a semiconductor processing apparatus such as a card-type electronic device typified by a flash memory card conforming to a standard such as an ATA (AT attachment) card or a CF (compact flash) card, and more particularly to a malfunction of the semiconductor processing apparatus during operation. The present invention relates to a technique effective when applied to a technique that enables prevention of data destruction or data recovery due to desired extraction.
カードスロットに対するＡＴＡカード等の装着及び引き抜き検出にはカード内でプルダウンされた端子とカードスロット内部でプルアップされた端子との対応端子を用いる。カードスロットにカードが装着されて前記対応端子が接続されるとカードスロットの対応端子がグランドに引かれ、当該対応端子を監視するカードスロット内のインタフェース回路がカードの装着を検出してカードに動作電源の供給を開始する。カードの引き抜き時は先に前記対応端子が分離することによってカードスロットのインタフェース回路が当該端子が電源電圧にされるのを検出することによりカード引き抜きを検出する。カードスロットのインタフェース回路はカード引き抜きを検出して動作電源の供給を停止する（特許文献１参照）。 For detection of attachment or withdrawal of an ATA card or the like with respect to the card slot, a corresponding terminal between a terminal pulled down in the card and a terminal pulled up in the card slot is used. When a card is inserted into the card slot and the corresponding terminal is connected, the corresponding terminal of the card slot is pulled to the ground, and the interface circuit in the card slot that monitors the corresponding terminal detects the insertion of the card and operates on the card Start supplying power. When the card is pulled out, the corresponding terminal is separated before the card slot interface circuit detects that the terminal is set to the power supply voltage, thereby detecting the card pulling out. The card slot interface circuit detects card removal and stops the operation power supply (see Patent Document 1).
しかしながら上記従来技術はカード引き抜きによる電源遮断によってカード側で発生する不都合について考慮されていない。本発明者の検討によれば、フラッシュメモリカードにデータの書込みを行っている最中にカードが引き抜かれて動作電源の供給が遮断され、電源電圧が低下する中でメモリ部に単にデータ書き込み動作を続けるとメモリ部に悪影響を及ぼす場合がある。例えば、書込み処理前の消去処理を行ったところで動作電源が遮断されると、過消去状態の不揮発性メモリセルが残る場合がある。ここで過消去状態の不揮発性メモリセルとは、消去状態のメモリセルのしきい値電圧が含まれるべきしきい値電圧分布を超えて、メモリセルのしきい値電圧が変化している状態をいい、例えば消去状態のしきい値電圧分布が低電圧側にある場合、しきい値電圧がしきい値電圧分布よりも低い電圧になり負電圧状態になっている様なメモリセルを指す。しきい値電圧が負電圧になっている様なメモリセルではワード線に非選択レベルの電圧（例えば0V）を印可したとしても、メモリセルはオン状態となりチャネルに電流が流れてしまう。このような過消去メモリセルがノーマリ・オンの状態になると、これとビット線を共有するメモリセルは誤動作を生ずる。これに対しては、過消去メモリセルを残さないようにする、過消去メモリセルの発生の虞を把握して後から復旧や救済処理を可能にする、或は、誤動作の虞のある回路部分を後から切り離し可能にする、等の対策を講ずることが必要になる。 However, the above prior art does not take into account the inconvenience that occurs on the card side when the power is cut off by pulling out the card. According to the study of the present inventor, while data is being written to the flash memory card, the card is pulled out, the supply of the operating power is cut off, and the data writing operation is simply performed in the memory unit while the power supply voltage decreases. Continued operation may adversely affect the memory unit. For example, if the operating power supply is cut off after performing the erasing process before the writing process, an over-erased nonvolatile memory cell may remain. Here, the over-erased nonvolatile memory cell is a state in which the threshold voltage of the memory cell is changed beyond the threshold voltage distribution that should include the threshold voltage of the erased memory cell. For example, when the threshold voltage distribution in the erased state is on the low voltage side, it indicates a memory cell whose threshold voltage is lower than the threshold voltage distribution and is in a negative voltage state. In a memory cell in which the threshold voltage is a negative voltage, even if a non-selection level voltage (for example, 0 V) is applied to the word line, the memory cell is turned on and a current flows through the channel. When such an overerased memory cell is normally on, the memory cell sharing the bit line with it will malfunction. To avoid this, do not leave over-erased memory cells, grasp the possibility of over-erased memory cells and enable recovery or repair later, or circuit parts that may malfunction It is necessary to take measures such as making it possible to detach it later.
そのために、（１）予備バッテリを持つ、（２）容量の大きなコンデンサを持つ、（３）データ領域の２重化、（４）ユーザへの注意徹底等で対処することも可能である。しかしながら、（１）については小型のカードでは予備バッテリを搭載する容積的な余裕はない。また原価も上昇する。（２）については容量の大きなコンデンサも項目（１）と同様である。（３）についてはデータの管理方式が複雑になる。（４）については全てのユーザへの徹底は不可能である。 Therefore, it is possible to deal with (1) having a spare battery, (2) having a large capacity capacitor, (3) duplicating the data area, and (4) thorough attention to the user. However, with regard to (1), a small card does not have the capacity to mount a spare battery. Costs will also rise. Regarding (2), a capacitor having a large capacity is the same as item (1). For (3), the data management method is complicated. Regarding (4), it is impossible to make all users thorough.
本発明の目的は、カード引き抜きによる電源遮断による不都合を比較的容易に解消することができるカード型電子装置に代表される半導体処理装置を提供することにある。 An object of the present invention is to provide a semiconductor processing apparatus typified by a card-type electronic device that can relatively easily eliminate the inconvenience due to power interruption caused by card removal.
本発明の別の目的は、カード引き抜きによる電源遮断による不都合をメモリやデータ管理方式等に応じて対策することが可能なカード型電子装置に代表される半導体処理装置を提供することにある。 Another object of the present invention is to provide a semiconductor processing apparatus typified by a card-type electronic apparatus capable of taking measures against the inconvenience caused by power supply interruption due to card removal in accordance with a memory, a data management system, or the like.
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 The following is a brief description of an outline of typical inventions disclosed in the present application.
〔１〕半導体処理装置例えばカード型電子装置（１）は、インタフェース制御回路（４）と処理回路（５）を有し外部装置例えばカードスロット（１１）に装着されて動作電源の供給を受ける。カード引き抜きによる電源遮断による不都合を解消する第１形態として、前記インタフェース制御回路は、カードスロットから引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子（Ｐ１、Ｐｖｓ２）から分離する第１外部端子（Ｈ１、Ｆｖｓ２）に生ずる電位変化を検出し、動作状態の処理回路に終了処理を指示する。上記より、電源供給が完全に遮断される前にカード型電子装置は自らで終了処理を行うことができる。 [1] A semiconductor processing device such as a card-type electronic device (1) has an interface control circuit (4) and a processing circuit (5), and is mounted in an external device such as a card slot (11) to receive operation power. As a first mode for solving the inconvenience due to power interruption due to card removal, the interface control circuit separates from a predetermined terminal (P1, Pvs2) of the card slot before power supply from the card slot is interrupted when being pulled out from the card slot. A potential change occurring at the first external terminal (H1, Fvs2) is detected, and an end process is instructed to the processing circuit in the operating state. As described above, the card type electronic device can perform the termination process by itself before the power supply is completely cut off.
第２形態として、前記インタフェース制御回路は、カードスロットから引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子から分離する第１外部端子に生ずる電位変化を検出し、電源遮断の発生を示すフラグを不揮発性ラッチ回路（２５）に保持する。上記より、インタフェース制御回路は電源投入後にフラグをチェックし、電源遮断発生の有無を判別し、電源遮断が有ったときは、処理回路の異常を検出し、必要に応じて復旧処理を行えばよい。 As a second form, the interface control circuit detects a potential change occurring at a first external terminal separated from a predetermined terminal of the card slot before the power supply from the card slot is cut off when the interface control circuit is pulled out from the card slot. A flag indicating the occurrence is held in the nonvolatile latch circuit (25). From the above, the interface control circuit checks the flag after turning on the power, determines whether or not the power is cut off, and if the power is cut off, detects an abnormality in the processing circuit and performs recovery processing if necessary. Good.
第３形態として、前記インタフェース制御回路は、カードスロットから引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子から分離する第１外部端子に生ずる電位変化を検出し、電源回路例えばチャージポンプ回路（３０）を起動させて処理回路の動作電源を補う。上記より、電源供給が完全に遮断されるまでの時間を引き延ばすことができ、その間に必要な処理を完了することが容易になる。チャージポンプ回路のような電源回路は元々処理回路に内蔵されているもの、或はそれ専用に増設されたもの、の何れであってもよい。 As a third form, the interface control circuit detects a potential change occurring at a first external terminal separated from a predetermined terminal of the card slot before the power supply from the card slot is cut off when the interface control circuit is pulled out from the card slot. The charge pump circuit (30) is activated to supplement the operation power supply of the processing circuit. From the above, it is possible to extend the time until the power supply is completely cut off, and it becomes easy to complete necessary processing during that time. The power supply circuit such as a charge pump circuit may be either one originally built in the processing circuit or one added exclusively for it.
動作状態の処理回路に対する終了処理の指示状況を逸早くホスト装置にも知らせるには、前記第１外部端子に接続するモニタ端子（Ｈ２）を設ける。前記モニタ端子は前記第１外部端子に生ずる電位変化をホスト装置にモニタ可能にする端子である。 In order to quickly inform the host device of the end processing instruction status for the processing circuit in the operating state, a monitor terminal (H2) connected to the first external terminal is provided. The monitor terminal is a terminal that enables a host device to monitor a potential change occurring in the first external terminal.
〔２〕電源遮断検出の第１形態として、前記第１外部端子（Ｈ１）はリセット指示の解除後に第１電圧にされるリセット端子であり、前記リセット端子は第２外部端子（Ｈｖｄ）に抵抗素子（７）を介して接続され、前記第２外部端子はカードスロットから前記第１電圧とは逆極性の第２電圧が供給される。 [2] As a first form of power shutoff detection, the first external terminal (H1) is a reset terminal that is set to the first voltage after canceling the reset instruction, and the reset terminal is a resistance to the second external terminal (Hvd). The second external terminal is connected via an element (7), and a second voltage having a polarity opposite to the first voltage is supplied from the card slot.
第２形態として、前記第１外部端子は処理回路の動作状態において第１電圧にされる外部端子であり、前記外部端子は第２外部端子に抵抗素子を介して接続され、前記第２外部端子はカードスロットから前記第１電圧とは逆極性の第２電圧が供給される。前記外部端子は、例えば処理回路が動作中であることを間接的に示し得る信号端子である。 As a second form, the first external terminal is an external terminal that is set to a first voltage in an operating state of the processing circuit, the external terminal is connected to the second external terminal via a resistance element, and the second external terminal A second voltage having a polarity opposite to the first voltage is supplied from the card slot. The external terminal is, for example, a signal terminal that can indirectly indicate that the processing circuit is operating.
上記第１及び第２形態において、前記第１電圧は回路の接地電圧（ＧＮＤ）であり第２電圧は電源電圧（Ｖｄｄ）であり、第２外部端子は外部電源端子（Ｈｖｄ）である。その逆であってもよい。即ち、前記第１電圧は電源電圧（Ｖｄｄ）であり第２電圧は回路の接地電圧（ＧＮＤ）であり、第２外部端子はグランド源端（Ｈｖｓ）である。 In the first and second embodiments, the first voltage is a circuit ground voltage (GND), the second voltage is a power supply voltage (Vdd), and the second external terminal is an external power supply terminal (Hvd). The reverse is also possible. That is, the first voltage is a power supply voltage (Vdd), the second voltage is a circuit ground voltage (GND), and the second external terminal is a ground source terminal (Hvs).
電源遮断検出の第３形態として、第１外部端子は複数のグランド端子（Ｆｖｓ１，Ｆｖｓ２）の内の一つ（Ｆｖｓ２）であり、前記一つのグランド端子は抵抗素子（７）を介して電源端子（Ｆｖｄ）に接続される。 As a third form of power shutdown detection, the first external terminal is one (Fvs2) of a plurality of ground terminals (Fvs1, Fvs2), and the one ground terminal is a power supply terminal via a resistance element (7). Connected to (Fvd).
電源遮断検出の何れの形態であっても、電源供給端子はカードスロットの対応端子に対し第１外部端子が分離された後に分離される。 In any form of power shutdown detection, the power supply terminal is separated after the first external terminal is separated from the corresponding terminal of the card slot.
〔３〕本発明が不揮発性メモリカードに適用される場合、前処理回路は電気的に消去及び書き込み可能な不揮発性メモリ（５）であり、前記インタフェース制御回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路（４）である。 [3] When the present invention is applied to a nonvolatile memory card, the preprocessing circuit is an electrically erasable and writable nonvolatile memory (5), and the interface control circuit includes an external interface control and the nonvolatile memory. 4 is a control circuit (4) for performing memory control on the.
このとき、前記終了処理は、例えば消去及び書き込み処理途中の不揮発性メモリセルの閾値電圧を所定の閾値電圧分布に揃える処理である。データの書込み途中で不所望な電源遮断が発生しても過消去状態のメモリセルが残らない。 At this time, the termination process is a process for aligning the threshold voltages of the nonvolatile memory cells in the middle of the erase and write processes with a predetermined threshold voltage distribution, for example. Even if an undesired power interruption occurs during data writing, no overerased memory cells remain.
別の例として前記終了処理は、消去及び書き込み処理途中の不揮発性メモリセルのブロック（消去及び書き込み単位）を識別可能な識別フラグをフラッシュメモリにセットして保存する処理である。これにより、インタフェース制御回路は電源投入後に不揮発性メモリ上の識別フラグをチェックし、消去及び書き込み処理途中で電源遮断が発生したメモリブロックの有無を判別し、そのようなメモリブロックに対しては過消去による不都合を生じないように、データ管理方式等に応じてメモリブロックの代替などの復旧処理を行えばよい。 As another example, the termination process is a process of setting an identification flag that can identify a block (erase and write unit) of a nonvolatile memory cell that is in the process of being erased and written in a flash memory. As a result, the interface control circuit checks the identification flag on the non-volatile memory after the power is turned on, determines whether there is a memory block in which the power is cut off during the erasing and writing process, and overloads such a memory block. Recovery processing such as replacement of a memory block may be performed in accordance with a data management method or the like so as not to cause inconvenience due to erasure.
識別フラグのセットと共に消去及び書き込み処理途中の不揮発性メモリセルに対する完全遂行処理を併用してもよい。 The complete execution process for the nonvolatile memory cell in the middle of the erasing and writing process may be used together with the setting of the identification flag.
〔４〕本発明の別の観点による半導体処理装置例えばカード型電子装置は、外部装置例えばカードスロットの対応端子に着脱可能な複数の外部端子と、前記複数の外部端子に接続する第１処理回路（４）と、前記第１処理回路の制御を受ける第２処理回路（５）と、前記複数の外部端子の内の第１外部端子と第２外部端子とを接続する抵抗素子（７）と、を有する。前記第１外部端子は第２処理回路の動作状態において第１電圧にされる。前記第２外部端子は第２電圧を受ける。前記第１処理回路は、前記カードスロットから離脱するときカードスロットからの電源供給が遮断される前に前記第１外部端子が前記第１電圧から第２圧に変化するのを検出してそれに応答する処理を行う。応答する処理は前記終了処理の指示などである。 [4] A semiconductor processing device according to another aspect of the present invention, for example, a card-type electronic device, includes a plurality of external terminals that can be attached to and detached from corresponding terminals of an external device such as a card slot, and a first processing circuit that is connected to the plurality of external terminals. (4), a second processing circuit (5) that is controlled by the first processing circuit, and a resistance element (7) that connects a first external terminal and a second external terminal of the plurality of external terminals. Have. The first external terminal is set to the first voltage in the operating state of the second processing circuit. The second external terminal receives a second voltage. The first processing circuit detects that the first external terminal changes from the first voltage to the second pressure before the power supply from the card slot is cut off when the card is removed from the card slot, and responds to the detection. Perform the process. The process to respond is an instruction of the end process.
前記第１外部端子は、例えば、リセット指示の解除後に第１電圧にされるリセット端子である。 The first external terminal is, for example, a reset terminal that is set to the first voltage after the reset instruction is canceled.
例えば前記第２処理回路は電気的に消去及び書き込み可能な不揮発性メモリであり、前記第１処理回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路である。 For example, the second processing circuit is an electrically erasable and writable nonvolatile memory, and the first processing circuit is a control circuit that performs external interface control and memory control for the nonvolatile memory.
本発明の更に別の観点による半導体処理装置例えばカード型電子装置は、外部装置例えばカードスロットの対応端子に着脱可能な複数の外部端子と、前記複数の外部端子に接続する第１処理回路と、前記第１処理回路の制御を受ける第２処理回路と、前記複数の外部端子の内の第１外部端子と第２外部端子とを接続する抵抗素子と、を有する。前記第１外部端子は複数のグランド端子の内の一つである。前記第２端子は電源端子である。前記第１処理回路は、前記カードスロットから離脱するときカードスロットからの電源供給が遮断される前に前記第１外部端子が回路の接地電圧から電源電圧に変化するのを検出してそれに応答する処理を行う。例えば、前記第１外部端子は、カードスロットから引き抜かれるとき他のグランド端子に比べてカードスロットの対応端子からの早く分離される配置を有する。 A semiconductor processing device, for example, a card-type electronic device according to still another aspect of the present invention, includes a plurality of external terminals that can be attached to and detached from corresponding terminals of an external device, such as a card slot, and a first processing circuit connected to the plurality of external terminals A second processing circuit that is controlled by the first processing circuit; and a resistance element that connects the first external terminal and the second external terminal of the plurality of external terminals. The first external terminal is one of a plurality of ground terminals. The second terminal is a power supply terminal. The first processing circuit detects and responds to the change of the first external terminal from the circuit ground voltage to the power supply voltage before the power supply from the card slot is cut off when the first processing circuit is detached from the card slot. Process. For example, when the first external terminal is pulled out from the card slot, the first external terminal is separated earlier from the corresponding terminal of the card slot than other ground terminals.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、電源供給が完全に遮断される前にカード型電子装置に代表される半導体処理装置それ自体で引き抜きを検出し、電源遮断に至る前にそれに対所することができる。したがって、メモリカードであれば、メモリやデータ管理方式に応じて遮断対策を講ずることができる。これにより、予備バッテリを備えたり、大きなコンデンサを持たなくても済み、原価低減と小型軽量化に寄与することができる。電源遮断による不良が減り、カード型電子装置等の半導体処理装置の信頼性を向上させることができる。 That is, before the power supply is completely cut off, the semiconductor processing apparatus represented by the card-type electronic device itself can detect the pulling out and can take action against it before the power is cut off. Therefore, in the case of a memory card, a blocking measure can be taken according to the memory and the data management method. Thereby, it is not necessary to provide a spare battery or a large capacitor, which can contribute to cost reduction and reduction in size and weight. Defects due to power interruption are reduced, and the reliability of a semiconductor processing apparatus such as a card-type electronic apparatus can be improved.
図１には本発明に係る半導体処理装置の一例であるフラッシュメモリカードが例示される。同図に示されるフラッシュメモリカードは例えばＰＣＭＣＩＡ（Personal Computer Memory Card International Association）の規格に準拠したＰＣカードの一種である。 FIG. 1 illustrates a flash memory card which is an example of a semiconductor processing apparatus according to the present invention. The flash memory card shown in FIG. 1 is a kind of PC card that conforms to the standard of PCMCIA (Personal Computer Memory Card International Association), for example.
フラッシュメモリカード１はカード基板２にインタフェース端子部３、コントローラ４及び電気的に消去及び書込み可能な不揮発性メモリの一種であるフラッシュメモリメモリ５が搭載されて構成される。インタフェース端子部３はパーソナルコンピュータなどのカードホスト装置１０に設けられているカードスロット１１に着脱される。インタフェース端子の種類及び物理的構成はメモリカードが準拠する規格に従って決定される。例えば、インタフェース端子部３には電源端子Ｈｖｄ、接地端子Ｈｖｓ、カードディテクト端子Ｈｃｄ、及び複数の信号端子Ｈ１〜Ｈｎが設けられる。信号端子Ｈ１〜Ｈｎにはクロック信号端子を含んでいる。カードスロット１１にはそれらに対応する端子として、電源端子Ｐｖｄ、接地端子Ｐｖｓ、カードディテクト端子Ｐｃｄ、及び複数の信号端子Ｐ１〜Ｐｎが設けられる。例えばカードスロット１１側のインタフェース端子Ｐｖｄ、Ｐｖｓ、Ｐｃｄ、Ｐ１〜Ｐｎはピン、メモリカード側のインタフェース端子Ｈｖｄ、Ｈｖｓ、Ｈｃｄ、Ｈ１〜Ｈｎはピンが挿入されるホールによって構成される。ホールで構成されるインタフェース端子Ｈｖｄ、Ｈｖｓ、Ｈｃｄ、Ｈ１〜Ｈｎの先端部は揃えられている。ピンで構成されるインタフェース端子Ｐｖｄ、Ｐｖｓ、Ｐｃｄ、Ｐ１〜Ｐｎは電源系端子Ｐｖｄ，Ｐｖｓの先端部が最も突出され、その次に信号端子Ｐ１〜Ｐｎ、カードディテクト端子Ｐｃｄの順に短くされる。
The
カードスロット１１のインタフェース端子Ｐｖｄ，Ｐｖｓ，Ｐｃｄ，Ｐ１〜Ｐｎは図示を省略するカード制御部に接続され、カード装着分離の検出、カード装着分離検出に応ずる電源の供給と停止の制御、信号インタフェース制御を行う。特に図示はしないが、メモリカード内でカードディテクト端子Ｈｃｄはプルダウンされ、カードスロット内部でカードディテクト端子Ｐｃｄはプルアップされる。カードスロット１１にメモリカード１が装着されて前記対応端子ＨｃｄとＰｃｄが接続されるとカードスロット１１の端子Ｐｃｄが回路の接地電圧（グランド電圧）ＧＮＤに引かれ、当該対応端子を監視するカードスロット１１内のインタフェース回路がカードの装着を検出してメモリカード１に動作電源の供給を開始する。メモリカード１の引き抜き時は先に前記カードディテクト端子ＰｃｄとＨｃｄが分離することによってカードスロット１１のインタフェース回路が当該端子が電源電圧にされるのを検出することによりカード引き抜きを検出する。カードスロット１１のインタフェース回路はカード引き抜きを検出して動作電源の供給を停止する。
The interface terminals Pvd, Pvs, Pcd, P1 to Pn of the
メモリカード１においてコントローラ４及びフラッシュメモリ５は電源端子Ｈｖｄとグランド端子Ｈｖｓに接続され、カードスロット１１より動作電源の供給を受ける。コントローラ４はホスト装置とのインタフェース制御を行い、またフラッシュメモリ５に対しメモリインタフェース制御を行う。
In the
フラッシュメモリ５は、電気的に消去及び書き込み可能な多数の不揮発性メモリセルがマトリクス配置されたメモリマットを有する。前記不揮発性メモリセルは、特に制限されないが、ソース（ソース線接続）、ドレイン（ビット線接続）、チャネル、チャネル上に相互に絶縁されて積み上げられたフローティングゲート及びコントロールゲート（ワード線接続）を持つスタックドゲート構造とされる。例えばワード線に負の高電圧を印加してフローティングゲートから電子をウェル領域に引き抜くことによって消去処理が行なわれ、また、ワード線電圧に正の高電圧を印加してドレイン領域からフローティングゲートへホットキャリアを注入して書込み処理が行なわれる。消去処理と書込み処理ではその後のコントロールゲートから見た閾値電圧が相違され、この相違により情報記憶を行う。
The
コントローラ４はフラッシュメモリ５をハードディスク互換のファイルメモリとしてアクセス制御する。例えば、フラッシュメモリ５のデータ領域をセクタ単位でアクセス可能にアドレス管理すると共に、不良セクタに対する代替セクタの割り当て制御などを行う。フラッシュメモリ５に対するアクセスでは、物理アドレスを用いて、消去処理、書込み処理、読み出し処理のアクセス制御を行う。
The
メモリカード１自らがカードスロット１１からの引き抜きを検出する構成について説明する。図１の例では信号端子Ｈ１が電源端子Ｈｖｄに抵抗素子７でプルアップされる。信号端子Ｈ１は、カードホスト装置１０の対応端子Ｐ１に接続されているとき、カードホスト装置１０からのリセット指示の解除後に接地電圧ＧＮＤにされるリセット端子である。リセット端子Ｐ１は出力端子であり、カードホスト装置１０はメモリカード１の装着を検出すると、リセット端子Ｐ１をハイレベルのパルス状に変化させてコントローラ４を初期化する。その後リセット端子Ｐ１は常時ローレベルを維持する。この意味において、コントローラ４からの指示に応答してフラッシュメモリ５が消去及び書込み処理等を行っているビジー状態においてローレベルにされる信号の一つと位置付けることができる。
A configuration in which the
図２にはメモリカード１がカードホスト装置１０に装着されている状態を示す。図２においてリセット端子Ｐ１とグランド端子Ｐｖｓの間にスイッチが図示されているが、このスイッチはリセット解除後にオン状態にされてリセット端子Ｐ１をローレベルにするための回路要素を模式的に示すものである。
FIG. 2 shows a state in which the
図２の状態において、リセット端子Ｈ１は接地電圧ＧＮＤを維持する。カードホスト装置１０からメモリカード１を引き抜こうとすると、先ず最初にカードディテクト端子Ｈｃｄがカードスロット１１の対応端子Ｐｃｄから分離し、カードホスト装置１０のカードコントローラは端子Ｐｖｄに対する動作電源の供給を停止する。動作電源の供給が停止されてもカードホスト装置１０側の電源供給系における寄生容量成分により、実際に端子Ｐｖｄ，Ｈｖｄの電源電圧が低下するには比較的時間がかかる。この間に、先ず、リセット端子Ｈ１がカードホスト装置１０の信号端子Ｐ１から離脱する。これにより、リセット端子Ｈ１は抵抗素子７を介して電源電圧Ｖｄｄが印加され、ハイレベルに反転される。リセット端子Ｈ１のハイレベルはラッチ回路２２に保持され、ラッチ回路２２の出力信号２３によってフラッシュメモリ５に終了処理が指示される。この後、更にメモリカード１が引き抜かれてカードスロット１１の端子Ｐｖｄ，Ｐｖｓからメモリカード１の端子Ｈｖｄ，Ｈｖｓが離脱するまでには時間が有り、この間に、フラッシュメモリ５は前記指示に応答して終了処理を完了する。
In the state of FIG. 2, the reset terminal H1 maintains the ground voltage GND. When an attempt is made to pull out the
前記終了処理は、例えば消去及び書き込み処理途中の不揮発性メモリセルの閾値電圧を所定の閾値電圧分布に揃える処理（書き上げ処理とも称する）である。ここでは終了処理の指示信号２３はフラッシュメモリ５のリセット信号（ｒｅｓｅｔ）である。フラッシュメモリ５は消去処理又は書き込み処理の途中でリセット信号がアサートされると、書き上げ処理を行う。例えばフラッシュメモリにおいて消去及び書込みがワード線単位のメモリセルに対して行なわれるとすると、書き上げ処理とは過消去もしくはそれに近い消去状態のメモリセルに対して軽い書き込みを行う処理である。軽い書き込みとは、書き込み高電圧印加時間を通常の書き込み処理よりも短くする書き込み処理であり、消去対象のメモリセルのうち、しきい値電圧が負電圧となっているメモリセルのしきい値電圧を正電圧にまで高くする処理である。ワード線単位に消去及び書込が行われる場合に、ワード線に書込電圧を印可した場合、しきい値電圧が負電圧となっているメモリセルでは電荷を蓄積する電荷蓄積層に印可される電位差が、しきい値電圧が正電圧となっているメモリセルの電荷蓄積層に印可される電位差に比べて大きくなるため、しきい値電圧が負電圧となっているメモリセル程、早く書込が行われることになる。書き上げ処理では過消去状態特にしきい値電圧が負電圧状態になっているメモリセルのしきい値電圧を正電圧にすることが目的であるため、通常の書込処理よりも書込電圧の印加時間は短くて良い。これにより、フラッシュメモリカード１は、電源供給が完全に遮断される前に、データの書込み途中で不所望な電源遮断が発生しても過消去状態のメモリセルが残らないように、自らで処理を行うことができる。
The termination process is, for example, a process (also referred to as a write-up process) for aligning the threshold voltages of the nonvolatile memory cells in the middle of the erase and write processes with a predetermined threshold voltage distribution. Here, the end
別の終了処理として、消去及び書き込み処理途中の不揮発性メモリセルのブロックを識別可能な識別フラグをセットして保存する。識別フラグの格納場所はフラッシュメモリの識別フラグ専用領域であっても、或はセクタ管理領域であってもよい。セクタ管理領域の場合には、その後の電源投入によって読み出し可能であることが保証されなければならない。この意味では、識別フラグ専用領域を用いた方が高い信頼性を得る。この時の終了処理の指示もフラッシュメモリ５に対するリセット信号（ｓｅｓｅｔ）として与えられればよい。このリセット信号（ｒｅｓｅｔ）がアサートされたとき消去処理又は書き込み処理中であれば上記識別フラグを格納する終了処理を行えばよい。これにより、コントローラ４は電源投入後にフラッシュメモリ５上の識別フラグをチェックし、消去及び書き込み処理途中で電源遮断が発生したメモリブロックの有無を判別し、そのようなメモリブロックに対しては過消去による不都合を生じないように、データ管理方式等に応じてメモリブロックの代替などの復旧処理を行えばよい。
As another end process, an identification flag that can identify a block of the nonvolatile memory cell in the middle of the erase and write process is set and stored. The storage location of the identification flag may be an identification flag dedicated area of the flash memory or a sector management area. In the case of the sector management area, it must be ensured that the data can be read by subsequent power-on. In this sense, higher reliability is obtained by using the identification flag dedicated area. An instruction for termination processing at this time may also be given as a reset signal (set) to the
識別フラグのセットと共に消去及び書き込み処理途中の不揮発性メモリセルに対する完全遂行処理を併用してもよい。セクタの代替を減らすことができ、代替セクタの消費を抑えることが可能になる。 The complete execution process for the nonvolatile memory cell in the middle of the erasing and writing process may be used together with the setting of the identification flag. Sector replacement can be reduced, and consumption of alternative sectors can be suppressed.
図４には終了処理の指示経路の別の例が示される。コントローラ４にはインタフェース制御及びメモリ制御用のマイクロコンピュータ２０が設けられている。マイクロコンピュータ２０のコントロールレジスタ（図示を省略）の１ビットはカード引き抜き検出機能を有効にするか否かを設定するための設定ビットを有する。この設定ビットは論理値“１”でカード引き抜き検出機能を有効とする。この有効ビット信号は端子Ｈ１の信号と共に２入力論理積（ＡＮＤ）ゲート２１に入力され、その出力をＤ型ラッチ回路２２のクロック端子で受ける。Ｄ型ラッチ回路２２のデータ端子Ｄは接地端子Ｖｓｓに接続され、その出力端子Ｑからフラッシュメモリに対するリセット信号２３（ｒｅｓｅｔ）が出力される。フラッシュメモリーカード１はカードスロット１１に対して任意の着脱を許容しない、ハードディスクと完全互換の用途もあり、その時は終了処理の指示は全く不用になる。このとき設定ビットは論理値“０”固定されればよい。
FIG. 4 shows another example of an instruction path for end processing. The
図５には終了処理のモニタ端子を設けた例が示される。フラッシュメモリ５に対する終了処理の指示状況を逸早くカードホスト装置１０にも知らせるには、前記外部端子Ｈ１に接続するモニタ端子Ｈ２を設ける。前記モニタ端子Ｈ２は前記外部端子Ｈ１に生ずる電位変化をカードホスト装置１０にモニタ可能にする端子である。これにより、カードホスト装置１０は書き込みデータの待避などを行って電源遮断時のデータを再度書き込みを可能にすることが可能になる。また、消去及び書き込み処理中のカード引き抜き禁止についてユーザに注意を促すことができる。
FIG. 5 shows an example in which a monitor terminal for termination processing is provided. In order to promptly notify the
カードスロット１１からの引き抜き検出の別の構成について説明する。図６の例では信号端子Ｈ１がグランド端子Ｈｖｓに抵抗素子７でプルダウンされる。信号端子Ｈ１に供給されるリセット信号ＲＳＴは上記とは逆にローレベルパルスでリセット処理を指示し、その後ハイレベルに維持される。図６にはメモリカード１がカードホスト装置１０に装着されている状態を示す。この状態において、信号端子Ｈ１は電源電圧Ｖｄｄを維持する。図７のようにカードホスト装置１０からメモリカード１を引き抜こうとすると、先ず最初にカードディテクト端子Ｈｃｄがカードスロット１１の対応端子Ｐｃｄから分離し、カードホスト装置１０のカードコントローラ４は端子Ｐｖｄに対する動作電源の供給を停止する。動作電源の供給が停止されてもカードホスト装置１０側の電源供給系における寄生容量成分により、実際に端子Ｐｖｄ，Ｈｖｄの電源電圧が低下するには比較的時間がかかる。この間に、先ず、信号端子Ｈ１がカードホスト装置１０の信号端子Ｐ１から離脱する。これにより、信号端子Ｈ１は抵抗素子７を介して接地電圧ＧＮＤが印加され、ローレベルに反転される。端子Ｈ１のローレベルはラッチ回路２２に保持され、ラッチ回路２２の出力信号２３によってフラッシュメモリ５に終了処理が指示される。この後、更にメモリカード１が引き抜かれてカードスロット１１の端子Ｐｖｄ，Ｐｖｓからカードの端子Ｈｖｄ，Ｈｖｓが離脱するまでには時間が有り、この間に、フラッシュメモリ５は前記指示に応答して前記同様の終了処理を完了する。
Another configuration for detecting withdrawal from the
カードスロット１１からの引き抜き検出の別の構成について説明する。図８の例ではカードの引き抜きによる信号端子Ｈ１の電位変化を検出する点は上記の例と同様であり、コントローラ４はその電位変化に応答して電源遮断発生を示すフラグを保存する。保存先はフラッシュメモリ５ではなく、コントローラ４内部の不揮発性ラッチ回路２５である。不揮発性ラッチ回路２５は各ビットにフラッシュメモリ５と同様の不揮発性メモリセルを採用して構成される。コントローラ４は、カードホスト装置１０からメモリカード１が引き抜かれようとするとき、信号端子Ｈ１のレベルが反転されると、前記不揮発性ラッチ回路２５に電源遮断の発生を示すフラグとセクタアドレスを保存する。コントローラ４は電源投入後に前記フラグをチェックし、電源遮断発生の有無を判別し、電源遮断が有ったときは、フラッシュメモリ５の電源遮断発生セクタの異常を判別し、必要に応じてセクタ代替などの復旧処理を行えばよい。
Another configuration for detecting withdrawal from the
カードスロット１１からの引き抜き検出の別の構成について説明する。図９の例ではメモリカード１の引き抜きによる信号端子Ｈ１の電位変化を検出する点は上記の例と同様であり、コントローラ４はその電位変化に応答して、チャージポンプ回路３０を起動させてフラッシュメモリ５の動作電源を補う。上記より、電源供給が完全に遮断されるまでの時間を引き延ばすことができ、その間に必要な処理を完了することが容易になる。チャージポンプ回路３０は元々フラッシュ５に内蔵されているもの、或はそれ専用に増設されたもの、の何れであってもよい。
Another configuration for detecting withdrawal from the
図１０には本発明に係るカード型電子装置の別の例であるフラッシュメモリカードが例示される。同図に示されるフラッシュメモリカードは例えばＭＭＣ（Multi Medium Card）の規格に準拠する。 FIG. 10 illustrates a flash memory card which is another example of the card type electronic device according to the present invention. The flash memory card shown in the figure complies with the MMC (Multi Medium Card) standard, for example.
フラッシュメモリカード１はカード基板２にインタフェース端子部３、コントローラ４及び電気的に消去及び書込み可能な不揮発性メモリの一種であるフラッシュメモリメモリ５が搭載されて構成される。インタフェース端子部３はパーソナルコンピュータなどのカードホスト装置１０に設けられているカードスロット１１に着脱される。インタフェース端子の種類及び物理的構成はメモリカードが準拠する規格に従って決定される。例えば、インタフェース端子部３には電源端子Ｆｖｄ、接地端子Ｆｖｓ１、Ｆｖｓ２、及び複数の信号端子Ｆ１〜Ｆ４が設けられる。カードスロット１１にはそれらに対応する端子として、電源端子Ｐｖｄ、接地端子Ｐｖｓ１、Ｐｖｓ２、及び複数の信号端子Ｐ１〜Ｐｎが設けられる。例えばカードスロット１１側のインタフェース端子Ｐｖｄ、Ｐｖｓ１、Ｐｖｓ２、Ｐ１〜Ｐｎはピン、メモリカード側のインタフェース端子Ｆｖｄ、Ｆｖｓ１、Ｆｖｓ２、Ｆ１〜Ｆ４はピンが接触される平面よって構成される。平面で構成される電源系端子Ｆｖｄ、Ｆｖｓ１、Ｆｖｓ２と、これに対応する電源系インタフェース端子Ｐｖｄ、Ｐｖｓ１、Ｐｖｓ２との接続分離は、Ｆｖｄ、Ｆｖｓ１とＰｖｄ，Ｐｖｓ１との接続分離がＦｖｓ２とＰｖｓ２の接続分離に比べて先とされる。要するに、メモリカード１をカードスロット１１に挿入するとき、Ｐｖｓ１、Ｐｖｄが先にＦｖｓ１、Ｆｖｄに接続し、その後にＰｖｓ２がＦｖｓ２に接続する。引き抜くときはその逆で、Ｐｖｓ２がＦｖｓ２から分離した後に、Ｐｖｓ１、ＰｖｄがＦｖｓ１、Ｆｖｄから分離する。例えば端子Ｐｖｓ２は端子Ｐｖｄ、Ｐｖｓ１よりも１ｍｍ短い。
The
カードスロット１１のインタフェース端子Ｐｖｄ，Ｐｖｓ１，Ｐｖｓ２，Ｐ１〜Ｐ４は図示を省略するカード制御部に接続され、カード装着分離の検出、カード装着分離検出に応ずる電源の供給と停止の制御、信号インタフェース制御を行う。
The interface terminals Pvd, Pvs1, Pvs2, and P1 to P4 of the
メモリカード１においてコントローラ４及びフラッシュメモリ５は電源端子Ｆｖｄとグランド端子Ｆｖｓに接続され、カードスロット１１より動作電源の供給を受ける。コントローラ４はカードホスト装置１０とのインタフェース制御を行い、またフラッシュメモリ５に対しメモリインタフェース制御を行う。
In the
フラッシュメモリ５は、上記同様に電気的に消去及び書き込み可能な多数の不揮発性メモリセルがマトリクス配置されたメモリマットを有し、前記不揮発性メモリセルに高電圧が印加されて消去及び書き込みが可能にされる。
The
コントローラ４はフラッシュメモリ５をハードディスク互換のファイルメモリとしてアクセス制御する。例えば、フラッシュメモリ５のデータ領域をセクタ単位でアクセス可能にアドレス管理すると共に、不良セクタに対する代替セクタの割り当て制御などを行う。フラッシュメモリ５に対するアクセスでは、物理アドレスを用いて、消去処理、書込み処理、読み出し処理のアクセス制御を行う。
The
メモリカード１自らがカードスロット１１からの引き抜きを検出する構成について説明する。図１０の例では端子Ｆｖｄが電源端子Ｆｖｓ１に抵抗素子７でプルアップされる。
A configuration in which the
メモリカード１がカードホスト１１に装着されている状態において、端子Ｆｖｓ１は接地電圧ＧＮＤを維持する。カードホスト装置１０からメモリカード１を引き抜こうとすると、端子Ｆｖｓ１がカードホスト装置１０の信号端子Ｐ１から離脱する。これにより、信号端子Ｆｖｓ１は抵抗素子７を介して電源電圧Ｖｄｄが印加され、ハイレベルに反転される。端子Ｆｖｓ１のハイレベルはラッチ回路２２に保持され、ラッチ回路２２の出力信号２３によってフラッシュメモリ５に終了処理が指示される。この後、更にメモリカード１が引き抜かれてカードスロット１１の端子Ｐｖｄ，Ｐｖｓ２からメモリカード１の端子Ｆｖｄ，Ｆｖｓ２が離脱するまでには時間が有り、この間に、フラッシュメモリ５は前記指示に応答して終了処理を完了する。
In a state where the
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Although the invention made by the present inventor has been specifically described based on the embodiments, it is needless to say that the present invention is not limited thereto and can be variously modified without departing from the gist thereof.
例えば、不揮発性メモリセルには、ソース（ソース線接続）、ドレイン（ビット線接続）、チャネル、前記チャネル上で隣合って相互に絶縁形成された選択ゲート（ワード線接続）及びメモリゲート（メモリゲート制御線接続）を持つスプリットゲート構造等を採用してもよい。不揮発性メモリの情報記憶は閾値電圧の相違の他に、シリコン窒化膜などの電荷トラップ膜に対するキャリアのトラップ位置の相違によって記憶情報を決定する形式であってもよい。また、一つの不揮発性メモリセルが記憶する情報量は１ビットに限定されず、２ビット以上であってもよい。 For example, a nonvolatile memory cell includes a source (source line connection), a drain (bit line connection), a channel, a selection gate (word line connection) and a memory gate (memory connected to each other adjacent to each other on the channel). A split gate structure having a gate control line connection) may be employed. The information storage of the nonvolatile memory may be a format in which the stored information is determined by the difference in the trap position of carriers with respect to the charge trap film such as a silicon nitride film in addition to the difference in threshold voltage. Further, the amount of information stored in one nonvolatile memory cell is not limited to 1 bit, and may be 2 bits or more.
カード型電子装置をフラッシュメモリカードに適用する場合にはカードの規格は上記の例に限定されず、その他種々の規格のカードに適用可能である。 When the card-type electronic device is applied to a flash memory card, the card standard is not limited to the above example, and can be applied to cards of various other standards.
カード型電子装置はフラッシュメモリカードに限定されず、ＳＲＡＭ（Static Random Access Memory）カード、ＬＡＮ（Local area network）カード、モデムカード、グラフィックカード等であってもよい。この場合、制御情報を記憶する不揮発性記憶装置が有れば、その部分に対してはフラッシュメモリカードと同様に前記終了処理を指示すればよい。本発明は不揮発性メモリを搭載しないカード型電子装置にも適用可能である。例えば通信カードにおいて送信途中で不所望なカードの抜き出しが行なわれるときに送信先に電源遮断エラーコードを送信したり、また、通信カードにおいて受信途中で不所望なカードの抜き出しが行なわれるときには送信元に受信エラーコードを送信して、再送処理の円滑化を図るようにしてもよい。 The card-type electronic device is not limited to a flash memory card, and may be an SRAM (Static Random Access Memory) card, a LAN (Local Area Network) card, a modem card, a graphic card, or the like. In this case, if there is a non-volatile storage device that stores the control information, the end process may be instructed to that portion in the same manner as the flash memory card. The present invention is also applicable to a card-type electronic device that is not equipped with a nonvolatile memory. For example, when an undesired card is extracted during transmission in a communication card, a power-off error code is transmitted to the transmission destination, or when an undesired card is extracted during reception in a communication card The reception error code may be transmitted to the terminal to facilitate the retransmission process.
本発明はリムーバブルメディアなど種々のカード型電子装置等の半導体処理装置に広く適用することができる。 The present invention can be widely applied to semiconductor processing devices such as various card-type electronic devices such as removable media.
１ フラッシュメモリカード
２ カード基板
３ インタフェース端子部
４ コントローラ
５ フラッシュメモリ
１０ ホスト装置
１１ カードスロット
Ｈｖｄ、Ｐｖｄ 電源端子
Ｈｖｓ、Ｐｖｓ 接地端子
Ｈｃｄ、Ｐｃｄ カードディテクト端子
Ｈ１〜Ｈｎ、Ｐ１〜Ｐｎ 信号端子
７ 抵抗素子
ＧＮＤ 接地電圧（グランド電圧）
Ｖｄｄ 電源電圧
２０ マイクロコンピュータ
２２ Ｄ型ラッチ回路
DESCRIPTION OF
Vdd
Claims (5)
前処理回路は電気的に消去及び書き込み可能な不揮発性メモリであり、
前記インタフェース制御回路は外部インタフェース制御と前記不揮発性メモリに対すメモリ制御を行う制御回路であり、外部装置から引き抜かれるとき外部装置からの電源供給遮断前に外部装置の所定の端子から分離する第１外部端子に生ずる電位変化を検出し、動作状態の処理回路に終了処理を指示することを特徴とする半導体処理装置。 A semiconductor processing apparatus that has an interface control circuit and a processing circuit and is attached to an external device and receives supply of operating power,
The preprocessing circuit is an electrically erasable and writable nonvolatile memory,
The interface control circuit is a control circuit that performs external interface control and memory control for the non-volatile memory. When the interface control circuit is pulled out from the external device, it is separated from a predetermined terminal of the external device before the power supply from the external device is cut off. A semiconductor processing apparatus characterized by detecting a potential change occurring at an external terminal and instructing a processing circuit in an operating state to end processing.
前記インタフェース制御回路は、外部装置から引き抜かれるとき外部装置からの電源供給遮断前に外部装置の所定の端子から分離する第１外部端子に生ずる電位変化を検出し、電源遮断の発生を示すフラグを不揮発的に保存することを特徴とする半導体処理装置。 A semiconductor processing apparatus that has an interface control circuit and a processing circuit and is attached to an external device and receives supply of operating power,
The interface control circuit detects a potential change occurring at a first external terminal separated from a predetermined terminal of the external device before the power supply from the external device is cut off when the interface control circuit is pulled out from the external device, and sets a flag indicating the occurrence of the power cutoff. A semiconductor processing apparatus, wherein the semiconductor processing apparatus is stored in a nonvolatile manner.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008144035A JP4803757B2 (en) | 2008-06-02 | 2008-06-02 | Semiconductor processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008144035A JP4803757B2 (en) | 2008-06-02 | 2008-06-02 | Semiconductor processing equipment |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003089691A Division JP2004295724A (en) | 2003-03-28 | 2003-03-28 | Semiconductor processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008269635A true JP2008269635A (en) | 2008-11-06 |
| JP4803757B2 JP4803757B2 (en) | 2011-10-26 |
Family
ID=40048957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008144035A Expired - Fee Related JP4803757B2 (en) | 2008-06-02 | 2008-06-02 | Semiconductor processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4803757B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010160619A (en) * | 2009-01-07 | 2010-07-22 | Lenovo Singapore Pte Ltd | Information processor, device processing method therefor and computer-executable program |
| JP2015049722A (en) * | 2013-09-02 | 2015-03-16 | 株式会社デンソー | Microcomputer and block control method of non-volatile memory |
| JP2016038778A (en) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | Storage medium management apparatus |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137079A (en) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ic memory card |
| JPH04143817A (en) * | 1990-10-04 | 1992-05-18 | Fujitsu Ltd | Exchange module capable of active exchange |
| JPH0778231A (en) * | 1993-09-07 | 1995-03-20 | Toshiba Corp | Memory card |
| JPH08221333A (en) * | 1995-02-10 | 1996-08-30 | Nec Home Electron Ltd | Ic card device |
| JPH11288327A (en) * | 1998-04-03 | 1999-10-19 | Nec Kofu Ltd | Live line insertion/removal protecting system |
| JP2000172575A (en) * | 1998-12-07 | 2000-06-23 | Nec Eng Ltd | Memory backup system |
| JP2001282402A (en) * | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | Recording medium controller |
-
2008
- 2008-06-02 JP JP2008144035A patent/JP4803757B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137079A (en) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ic memory card |
| JPH04143817A (en) * | 1990-10-04 | 1992-05-18 | Fujitsu Ltd | Exchange module capable of active exchange |
| JPH0778231A (en) * | 1993-09-07 | 1995-03-20 | Toshiba Corp | Memory card |
| JPH08221333A (en) * | 1995-02-10 | 1996-08-30 | Nec Home Electron Ltd | Ic card device |
| JPH11288327A (en) * | 1998-04-03 | 1999-10-19 | Nec Kofu Ltd | Live line insertion/removal protecting system |
| JP2000172575A (en) * | 1998-12-07 | 2000-06-23 | Nec Eng Ltd | Memory backup system |
| JP2001282402A (en) * | 2000-04-03 | 2001-10-12 | Mitsubishi Electric Corp | Recording medium controller |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010160619A (en) * | 2009-01-07 | 2010-07-22 | Lenovo Singapore Pte Ltd | Information processor, device processing method therefor and computer-executable program |
| JP2015049722A (en) * | 2013-09-02 | 2015-03-16 | 株式会社デンソー | Microcomputer and block control method of non-volatile memory |
| JP2016038778A (en) * | 2014-08-08 | 2016-03-22 | 株式会社デンソー | Storage medium management apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4803757B2 (en) | 2011-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8266418B2 (en) | Computer system and method of booting the same | |
| JP5101286B2 (en) | Method and apparatus for protecting integrated circuits from erroneous operation | |
| US6982919B2 (en) | Memory card and data processing system | |
| US8351288B2 (en) | Flash storage device and data protection method thereof | |
| US9165667B2 (en) | Electronic device with solid state drive and associated control method | |
| US8897092B2 (en) | Memory storage device, memory controller and controlling method | |
| JP2006172477A (en) | Power-off control part, memory storage device including it and its operation method | |
| US20140082406A1 (en) | Data protection through power loss prediction | |
| CN102004706A (en) | Flash erasing power-fail protection method based on FTL(Flash Translation Layer) | |
| US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| JP2005284700A (en) | Memory card | |
| US20130339584A1 (en) | Method for accessing flash memory having pages used for data backup and associated memory device | |
| CN105786544A (en) | Method for booting computer system rapidly and booting system of computer | |
| KR101074231B1 (en) | Semiconductor processing device | |
| US10191533B2 (en) | Method of enabling sleep mode, memory control circuit unit and storage apparatus | |
| JP4803757B2 (en) | Semiconductor processing equipment | |
| CN104765625A (en) | Sleep mode starting method, memory control circuit unit and storing equipment | |
| JPWO2006033157A1 (en) | Semiconductor device | |
| CN103198861A (en) | Memory storage device, memory controller and memory control method | |
| CN108052293A (en) | A kind of memory data processing method | |
| US8345507B2 (en) | Storage device, substrate, liquid container, system and control method of storage device | |
| TW201430853A (en) | Non-volatile memory storage apparatus, memory controller and data storage method | |
| KR100690831B1 (en) | Apparatus for managing memory card of mobile terminal and method thereof | |
| CN213601200U (en) | SSD data retention and convenient storage device | |
| US20200342951A1 (en) | System for detecting computer startup and method of system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110805 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |