JP2008268615A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】走査電極群に対応した走査電極駆動回路の一部を共有化してプラズマディスプレイ装置の回路構成を簡略化する。
【解決手段】第１走査電極駆動部６０は、その基準電圧を緩やかに低下させる下り傾斜電圧発生部６１と、基準電圧と所定の電圧とを比較する電圧比較部６３と、電圧比較部６３の出力を固定するゲート回路６７と、第１走査電極群に属する走査電極に電圧を出力する複数の第１出力部７２（１）〜７２（ｎ−１）とを備え、第２走査電極駆動部８０は、電圧比較部６３の出力を第２走査電極駆動部８０に伝達する信号伝達部８１と、第２走査電極群に属する走査電極に電圧を出力する複数の第２出力部８２（２）〜８２（ｎ）とを備え、さらに第１走査電極駆動部６０の基準電圧と第２走査電極駆動部８０の基準電圧とを接続するスイッチング素子Ｑ９９を備え、ゲート回路６７は第３スイッチング素子Ｑ９９をオンオフする際に電圧比較部６３の出力を固定する。
【選択図】図５

Description

本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。

前面板には走査電極と維持電極とからなる表示電極対がガラス製の前面基板上に互いに平行に複数対形成され、背面板にはデータ電極がガラス製の背面基板上に平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。

パネルを駆動する方法としては、サブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般に用いられている。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極のそれぞれに走査パルスを順次印加するとともに表示を行うべき放電セルのデータ電極に選択的に書込みパルスを印加して書込み放電を発生させる。そして維持期間では、表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ発光させることにより画像表示を行う。

しかしサブフィールド法を用いてパネルを駆動する場合に、走査電極に走査パルスを印加しなくてもデータ電極に書込みパルスを印加するだけで書込み動作に必要な壁電荷が減少し、正常な書込み放電を発生しないことがあった。この課題を解決するために、例えば特許文献１には、走査電極を４つの走査電極群に分割するとともに、各走査電極群に属する走査電極に走査パルスを順次印加する４つの期間に書込み期間を分割し、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加する駆動方法が開示されている。
特開２００３−４３９８９号公報

しかしながら、上記の駆動方法によれば、隣り合う走査電極の電圧差が過大となるタイミングが生じ、パネルの電極端子間やプリント基板の配線パターン間でスパークが発生する、またはマイグレーションによりパネルの走査電極引き出し部分でショートする等の可能性があった。また、走査電極群のそれぞれに対応した走査電極駆動回路から駆動電圧が供給されるので、走査電極群毎に駆動電圧波形にわずかな差異が生じ、走査電極群の境界に対応する画像表示領域に輪郭が発生して画像表示品質が低下する等の課題があった。さらに走査電極群のそれぞれに対応した走査電極駆動回路を独立に設けるため回路規模が大きくなり、それらの制御も複雑になるといった課題があった。

本発明はこれらの課題に鑑みてなされたものであり、スパークやショートを生じる恐れがなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができ、かつ走査電極群のそれぞれに対応した走査電極駆動回路の一部を共有化して回路構成を簡略化したプラズマディスプレイ装置を提供することを目的とする。

本発明は、パネルの複数の走査電極を第１走査電極群と第２走査電極群とに分け、第１走査電極群に属する走査電極を駆動する第１走査電極駆動部と、第２走査電極群に属する走査電極を駆動する第２走査電極駆動部とを備えたプラズマディスプレイ装置であって、第１走査電極駆動部は、第１走査電極駆動部の基準電圧を緩やかに低下させる下り傾斜電圧発生部と、第１走査電極駆動部の基準電圧と所定の電圧とを比較する電圧比較部と、電圧比較部の出力を固定するゲート回路と、第１走査電極駆動部の基準電圧に重畳する電圧を発生させる第１フローティング電源と、第１走査電極群に属する走査電極に第１フローティング電源の低圧側の電圧または高圧側の電圧を電圧比較部の出力にもとづき出力する複数の第１出力部とを備え、第２走査電極駆動部は、電圧比較部の出力を第２走査電極駆動部に伝達する信号伝達部と、第２走査電極駆動部の基準電圧に重畳する電圧を発生させる第２フローティング電源と、第２走査電極群に属する走査電極に第２フローティング電源の低圧側の電圧または高圧側の電圧を信号伝達部の出力にもとづき出力する複数の第２出力部とを備え、さらに第１走査電極駆動部の基準電圧と第２走査電極駆動部の基準電圧とを接続する第３スイッチング素子を備え、ゲート回路は、第３スイッチング素子をオンオフする際に、電圧比較部の出力を固定することを特徴とする。この構成により、スパークやショートを生じる恐れがなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができ、かつ走査電極群のそれぞれに対応した走査電極駆動回路の一部を共有化して回路構成を簡略化したプラズマディスプレイ装置を提供することができる。

また本発明のプラズマディスプレイ装置は、第１走査電極群に属する走査電極で書込み放電を発生させる第１書込み期間と第２走査電極群に属する走査電極で書込み放電を発生させる第２書込み期間とを有する複数のサブフィールドで１フィールド期間を構成し、ゲート回路は、第１書込み期間から第２書込み期間に切換える際に、電圧比較部の出力を固定することが望ましい。

本発明によれば、スパークやショートを生じる恐れがなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができ、かつ走査電極群のそれぞれに対応した走査電極駆動回路の一部を共有化して回路構成を簡略化したプラズマディスプレイ装置を提供することが可能となる。

以下、本発明の実施の形態におけるパネルの駆動方法およびプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態）
図１は、本発明の実施の形態におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。

これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、本発明の実施の形態におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本（ｎは偶数）の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。

なお、本実施の形態においてはｎを偶数とし、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１が第１走査電極群に属し、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎが第２走査電極群に属するものとして説明する。

図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。プラズマディスプレイ装置１００は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源部（図示せず）を備えている。

画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。

タイミング発生回路４５は水平同期信号および垂直同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３はタイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動し、維持電極駆動回路４４はタイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。

次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１００は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

なお、本実施の形態においては、書込み期間を、第１走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第１書込み期間と、第２走査電極群に属する走査電極のそれぞれに走査パルスを順次印加する第２書込み期間とに分割する。そして、第１走査電極群に属する走査電極は奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１であり、第２走査電極群に属する走査電極は偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎである。そこで以下、第１書込み期間を「奇数期間」、第２書込み期間を「偶数期間」と略記する。

次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。図４は本発明の実施の形態におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。１フィールド期間は、例えば１０のサブフィールドで構成されているが、図４には２つのサブフィールドの駆動電圧波形を示している。

第１サブフィールドの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍに書込みパルス電圧Ｖｗを印加し、維持電極ＳＵ１〜ＳＵｎに電圧０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵｎ上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間の後半部では、データ電極Ｄ１〜Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。

なお、１フィールドを構成するサブフィールドのうち、いくつかのサブフィールドでは初期化期間の前半部を省略してもよく、その場合には、直前のサブフィールドで維持放電を行った放電セルに対して選択的に初期化動作が行われる。図４には、第１サブフィールドの初期化期間では前半部および後半部を有する初期化動作、第２サブフィールドおよびそれ以降の初期化期間では後半部のみを有する初期化動作を行う駆動電圧波形を示した。

続く書込み期間の奇数期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を印加し、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれには第２の電圧Ｖｓ２を、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれには第４の電圧Ｖｓ４を印加する。ここで、第４の電圧Ｖｓ４は第２の電圧Ｖｓ２より高い電圧である。

次に、１番目の走査電極ＳＣ１に負の走査パルスを印加するために走査パルス電圧Ｖａｄを印加する。そして、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｗを印加する。このとき本実施の形態においては、走査電極ＳＣ１に隣接する走査電極、すなわち２番目の走査電極ＳＣ２に第４の電圧Ｖｓ４より低い第３の電圧Ｖｓ３を印加する。これは隣接する走査電極ＳＣ１と走査電極ＳＣ２との間に過大な電圧差が印加されるのを防ぐためである。

すると書込みパルス電圧Ｖｗを印加した放電セルのデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｗ−Ｖａｄ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｗを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。

次に、３番目の走査電極ＳＣ３に走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち３行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗを印加する。このとき走査電極ＳＣ３に隣接する２番目の走査電極ＳＣ２および４番目の走査電極ＳＣ４にも第３の電圧Ｖｓ３を印加する。するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ３との間および維持電極ＳＵ３と走査電極ＳＣ３との間に書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。

以下、奇数番目の走査電極ＳＣ５、ＳＣ７、・・・、ＳＣｎ−１についても同様に書込み動作を行う。そしてこのとき書込み動作を行う奇数番目の走査電極ＳＣｐ＋１（ｐ＝偶数、１＜ｐ＜ｎ）に隣接する偶数番目の走査電極ＳＣｐおよび走査電極ＳＣｐ＋２にも第３の電圧Ｖｓ３を印加する。

続く書込み期間の偶数期間では、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に第２の電圧Ｖｓ２を印加したまま、偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎにも第２の電圧Ｖｓ２を印加する。

次に、２番目の走査電極ＳＣ２に負の走査パルスを印加するために走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗを印加する。するとその放電セルのデータ電極Ｄｋと走査電極ＳＣ２との交差部の電圧差は放電開始電圧を超え、２行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。

次に、４番目の走査電極ＳＣ４に走査パルス電圧Ｖａｄを印加するとともに、４行目に発光させるべき放電セルのデータ電極Ｄｋに正の書込みパルス電圧Ｖｗを印加する。するとその放電セルで書込み放電が起きる。

以下同様に、偶数番目の走査電極ＳＣ６、ＳＣ８、・・・、ＳＣｎについても同様に走査パルス電圧Ｖａｄを印加して書込み動作を行う。

このように駆動することで、電圧（Ｖｓ３−Ｖａｄ）を超える電圧差を隣接する走査電極間に印加することはないので、絶縁破壊やマイグレーションを発生する恐れがない。また奇数期間において奇数番目の走査電極の書込み動作をすでに終えているため、偶数期間において奇数番目の走査電極の壁電荷がたとえ減少したとしても、画像表示品質を損なう恐れがない。

続く維持期間では、まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｍを印加するとともに維持電極ＳＵ１〜ＳＵｎに電圧０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｍに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

続いて、走査電極ＳＣ１〜ＳＣｎには電圧０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｍをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。

そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１〜ＳＣｎに印加して、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を弱めている。こうして維持期間における維持動作が終了する。

次に、走査電極駆動回路４３の詳細な構成について説明する。なお本実施の形態においては、第２の電圧Ｖｓ２と走査パルス電圧Ｖａｄとの差が、第４の電圧Ｖｓ４と第３の電圧Ｖｓ３との差に等しいとして説明する。この電圧の差を以下、電圧Ｖｓｃｎと記す。すなわち、（Ｖｓ２−Ｖａｄ）＝（Ｖｓ４−Ｖｓ３）＝Ｖｓｃｎである。

図５は、本発明の実施の形態における走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、維持パルス発生部５１、上り傾斜電圧発生部５３、第１走査電極駆動部６０、第２走査電極駆動部８０、複合スイッチ部９０を備えている。なお、本実施の形態においては、第１走査電極駆動部６０は奇数番目の走査電極を駆動するので、以下「奇数走査電極駆動部６０」と記し、第２走査電極駆動部８０は偶数番目の走査電極を駆動するので、以下「偶数走査電極駆動部８０」と記する。

維持パルス発生部５１は、維持パルス電圧Ｖｍを出力するスイッチング素子、電圧０（Ｖ）を出力するスイッチング素子および電力を回収するための回路を備え、維持期間において走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生する。図５には電圧０（Ｖ）を出力するスイッチング素子Ｑ５１のみを示している。上り傾斜電圧発生部５３は初期化期間の前半部および維持期間の最後に走査電極ＳＣ１〜ＳＣｎに印加する緩やかに上昇する傾斜波形電圧を発生する。

奇数走査電極駆動部６０は、下り傾斜電圧発生部６１と、走査パルス電圧印加部６２と、電圧比較部６３と、ゲート回路６７と、信号遅延部７１と、第１フローティング電源ＶＳＣＮ１（以下、単に「電源ＶＳＣＮ１」と略記する）と、第１出力部（以下、単に「出力部」と略記する）７２（１）、７２（３）、・・・、７２（ｎ−１）とを備えている。

下り傾斜電圧発生部６１は、初期化期間の後半部において奇数走査電極駆動部６０の基準電圧を緩やかに低下させる。走査パルス電圧印加部６２はスイッチング素子Ｑ６２を有し、書込み期間において奇数走査電極駆動部６０の基準電圧を走査パルス電圧Ｖａｄに接続する。

電圧比較部６３はコンパレータを有し、初期化期間の後半部において奇数走査電極駆動部６０の基準電圧と電圧Ｖｉ４とを比較する。

ゲート回路６７は、ゲート制御信号ＳＩＧにもとづき電圧比較部６３の出力を出力または固定する。出力を固定する方法としては、出力を一定の時間ホールドする方法、ハイレベルまたはローレベルに強制的に固定する方法等があるが、本実施の形態においては、ゲート制御信号ＳＩＧにもとづきその出力をハイレベルに固定する。

図６は、本発明の実施の形態における電圧比較部６３およびゲート回路６７の回路図であり、トランジスタを用いて構成した回路例を示している。電圧比較部６３は、トランジスタＱ６３、ダイオードＤ６３、Ｄ６４、抵抗Ｒ６３、Ｒ６４、Ｒ６５、Ｒ６６を有し、ダイオードＤ６３、抵抗Ｒ６４を介してトランジスタＱ６３のベースに入力される電圧Ｖｉ４とトランジスタＱ６３のエミッタに入力される奇数走査電極駆動部６０の基準電圧とを比較する。そして、トランジスタＱ６３のベース−エミッタ電圧Ｖｂｅを無視すると、奇数走査電極駆動部６０の基準電圧が電圧Ｖｉ４より高いときはトランジスタＱ６３はオフとなり、電圧比較部６３の出力はハイレベルとなる。逆に、奇数走査電極駆動部６０の基準電圧が電圧Ｖｉ４より低くなるとトランジスタＱ６３はオンとなり、電圧比較部６３の出力はローレベルとなる。なおダイオードＤ６３は逆流防止用のダイオードであり、ダイオードＤ６４はトランジスタＱ６３の保護用ダイオードである。

ゲート回路６７は、トランジスタＱ６７、ダイオードＤ６７、Ｄ６８、抵抗Ｒ６７、Ｒ６８を有する。そしてダイオードＤ６８に入力されるゲート制御信号ＳＩＧがハイレベルの場合には、ゲート回路６７は電圧比較部６３の出力を反転して出力する。すなわち、奇数走査電極駆動部６０の基準電圧が電圧Ｖｉ４より高いときはローレベル、奇数走査電極駆動部６０の基準電圧が電圧Ｖｉ４より低いときはハイレベルとなる。しかしゲート制御信号ＳＩＧがローレベルになると電圧比較部６３の出力にかかわらずトランジスタＱ６７がオフとなるので、出力はハイレベルに固定される。なおダイオードＤ６７、Ｄ６８は逆流防止用のダイオードである。

信号遅延部７１は抵抗Ｒ７１、Ｒ７２、ダイオードＤ７１、コンデンサＣ７１を有し、信号伝達部８１の遅延時間と同等の時間だけ電圧比較部６３の出力を遅延して奇数走査電極駆動部６０に伝達する。

電源ＶＳＣＮ１は電圧Ｖｓｃｎの電源であり、その低電圧側が奇数走査電極駆動部６０の基準電圧に接続されている。出力部７２（１）、７２（３）、・・・、７２（ｎ−１）のそれぞれは、電源ＶＳＣＮ１の低電圧側の電圧または高圧側の電圧を奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１のそれぞれに印加する。出力部７２（１）、７２（３）、・・・、７２（ｎ−１）は、電源ＶＳＣＮ１の高圧側の電圧を出力するスイッチング素子Ｑ７２（１）、Ｑ７２（３）、・・・、Ｑ７２（ｎ−１）と、電源ＶＳＣＮ１の低圧側の基準電圧を出力するスイッチング素子Ｑ７３（１）、Ｑ７３（３）、・・・、Ｑ７３（ｎ−１）とを有する。

偶数走査電極駆動部８０は、信号伝達部８１と、第２フローティング電源ＶＳＣＮ２（以下、単に「電源ＶＳＣＮ２」と略記する）と、第２出力部（以下、単に「出力部」と略記する）８２（２）、８２（４）、・・・、８２（ｎ）を備えている。

信号伝達部８１はフォトカプラを有し、電圧比較部６３の出力を偶数走査電極駆動部８０に伝達する。

電源ＶＳＣＮ２は電圧Ｖｓｃｎの電源であり、その低電圧側が偶数走査電極駆動部８０の基準電圧に接続されている。出力部８２（２）、８２（４）、・・・、８２（ｎ）のそれぞれは、電源ＶＳＣＮ２の低電圧側の電圧または高圧側の電圧を偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎのそれぞれに印加する。出力部８２（２）、８２（４）、・・・、８２（ｎ）は、電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子Ｑ８２（２）、Ｑ８２（４）、・・・、Ｑ８２（ｎ）と、電源ＶＳＣＮ２の低圧側の基準電圧を出力するスイッチング素子Ｑ８３（２）、Ｑ８３（４）、・・・、Ｑ８３（ｎ）とを有する。

複合スイッチ部９０は、維持パルス発生部５１または上り傾斜電圧発生部５３の出力を奇数走査電極駆動部６０の基準電圧に重畳する第１スイッチング素子Ｑ９１と、維持パルス発生部５１または上り傾斜電圧発生部５３の出力を偶数走査電極駆動部８０の基準電圧に重畳する第２スイッチング素子Ｑ９６と、奇数走査電極駆動部６０の基準電圧と偶数走査電極駆動部８０の基準電圧とを接続する第３スイッチング素子Ｑ９９とを備える。なお、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子のそれぞれを、以下、単に「スイッチング素子」と略記する。

なお、電源ＶＳＣＮ１、電源ＶＳＣＮ２は、例えばＤＣ−ＤＣコンバータ等を用いて構成してもよいが、ダイオードとコンデンサを有するブートストラップ回路を用いて簡単に構成することができる。本実施の形態においては、電源ＶＳＣＮ１および電源ＶＳＣＮ２の電圧はともに電圧Ｖｓｃｎであるので、第２の電圧Ｖｓ２は、Ｖｓ２＝（Ｖａｄ＋Ｖｓｃｎ）であり、第４の電圧Ｖｓ４は、Ｖｓ４＝（Ｖｓ３＋Ｖｓｃｎ）である。また、走査パルス電圧Ｖａｄ＝−１４０（Ｖ）、電圧Ｖｓｃｎ＝１５０（Ｖ）、第３の電圧Ｖｓ３＝０（Ｖ）である。しかしこれらの電圧は一例であり、パネルの特性等に合わせて最適な値に設定することが望ましい。

本実施の形態においては、図５に示したように、走査パルス電圧印加部６２、下り傾斜電圧発生部６１および電圧比較部６３は、奇数走査電極駆動部６０の基準電圧に重畳するように設けられているが、これらの機能を持つ回路を偶数走査電極駆動部８０には設けていない。しかし本実施の形態においては、奇数走査電極駆動部６０の基準電圧と偶数走査電極駆動部８０の基準電圧とを接続するスイッチング素子Ｑ９９を介して、初期化期間の後半部において偶数走査電極駆動部８０の基準電圧を緩やかに低下させ、書込み期間において偶数走査電極駆動部８０の基準電圧に走査パルス電圧Ｖａｄを重畳している。このように構成することにより、奇数走査電極駆動部６０および偶数走査電極駆動部８０の両方に走査パルス電圧印加部、下り傾斜電圧発生部および電圧比較部を設ける必要がないので、回路構成を簡略化することができる。

次に、走査電極駆動回路４３の動作について説明する。図７は、本発明の実施の形態における走査電極駆動回路４３の動作を示す図であり、初期化期間の後半部から維持期間にかけてのタイミングチャートである。

初期化期間の後半部では、時刻ｔ１０において、スイッチング素子Ｑ９１、Ｑ９６をオフにして、維持パルス発生部５１および上り傾斜電圧発生部５３の出力を奇数走査電極駆動部６０および偶数走査電極駆動部８０の基準電圧から切り離す。また、スイッチング素子Ｑ６２をオフにして、走査パルス電圧Ｖａｄを奇数走査電極駆動部６０の基準電圧から切り離す。そしてスイッチング素子Ｑ９９をオンにして、奇数走査電極駆動部６０の基準電圧と偶数走査電極駆動部８０の基準電圧とを接続する。

次に、下り傾斜電圧発生部６１を動作させて、奇数走査電極駆動部６０および偶数走査電極駆動部８０の基準電圧を緩やかに低下させる。このとき出力部７２（１）、７２（３）、・・・、７２（ｎ−１）、８２（２）、８２（４）、・・・、８２（ｎ）は、電源ＶＳＣＮ１および電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子Ｑ７２（１）、Ｑ７２（３）、・・・、Ｑ７２（ｎ−１）、Ｑ８２（２）、Ｑ８２（４）、・・・、Ｑ８２（ｎ）をオフ、低圧側の基準電圧を出力するスイッチング素子Ｑ７３（１）、Ｑ７３（３）、・・・、Ｑ７３（ｎ−１）、Ｑ８３（２）、Ｑ８３（４）、・・・、Ｑ８３（ｎ）をオンさせて、走査電極ＳＣ１〜ＳＣｎに下り傾斜波形電圧を印加する。

時刻ｔ１１において、奇数走査電極駆動部６０の基準電源が電圧Ｖｉ４以下になると、電圧比較部６３のトランジスタＱ６３のエミッタ電圧がベース電圧よりも低下するのでトランジスタＱ６３がオンとなり、電圧比較部６３の出力はローレベルとなる。そしてトランジスタＱ６７がオフとなって、ゲート回路６７の出力はハイレベルとなる。そしてその信号は信号伝達部８１を介して偶数走査電極駆動部８０の出力部８２（２）、８２（４）、・・・、８２（ｎ）に伝えられるとともに、信号遅延部７１を介して奇数走査電極駆動部６０の出力部７２（１）、７２（３）、・・・、７２（ｎ−１）にも伝えられる。

そして時刻ｔ１２において、電源ＶＳＣＮ１および電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子Ｑ７２（１）、Ｑ７２（３）、・・・、Ｑ７２（ｎ−１）、Ｑ８２（２）、Ｑ８２（４）、・・・、Ｑ８２（ｎ）をオン、低圧側の基準電圧を出力するスイッチング素子Ｑ７３（１）、Ｑ７３（３）、・・・、Ｑ７３（ｎ−１）、Ｑ８３（２）、Ｑ８３（４）、・・・、Ｑ８３（ｎ）をオフにして、走査電極ＳＣ１〜ＳＣｎに印加する電圧を上昇させる。

次に書込み期間の奇数期間には、時刻ｔ２０において、スイッチング素子Ｑ６２をオンにして、奇数走査電極駆動部６０の基準電圧を走査パルス電圧Ｖａｄに固定する。したがって、奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１には第２の電圧（Ｖａｄ＋Ｖｓｃｎ）が印加される。またスイッチング素子Ｑ９９をオフにするとともにスイッチング素子Ｑ９６をオンにして、維持パルス発生部５１の出力に偶数走査電極駆動部８０の基準電圧を接続する。このとき維持パルス発生部５１のスイッチング素子Ｑ５１はオンにされており、偶数走査電極駆動部８０の基準電圧は第３の電圧０（Ｖ）になる。したがって偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎには第４の電圧（Ｖｓ３＋Ｖｓｃｎ）が印加される。

そして時刻ｔ２１において、出力部７２（１）のスイッチング素子Ｑ７２（１）をオフ、スイッチング素子Ｑ７３（１）をオンにして、走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加する。また出力部８２（２）のスイッチング素子Ｑ８２（２）をオフ、スイッチング素子Ｑ８３（２）をオンにして、走査電極ＳＣ２に第３の電圧０（Ｖ）を印加する。

次に時刻ｔ２２において、出力部７２（１）のスイッチング素子Ｑ７２（１）をオン、スイッチング素子Ｑ７３（１）をオフに戻し、出力部７２（３）のスイッチング素子Ｑ７２（３）をオフ、スイッチング素子Ｑ７３（３）をオンにして、走査電極ＳＣ３に走査パルス電圧Ｖａｄを印加する。また出力部８２（４）のスイッチング素子Ｑ８２（４）をオフ、スイッチング素子Ｑ８３（４）をオンにして、走査電極ＳＣ４に第３の電圧０（Ｖ）を印加する。

以下、同様にして奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に走査パルスを順次印加するとともに、走査パルス電圧Ｖａｄを印加している走査電極に隣接する走査電極には、第３の電圧０（Ｖ）を印加する。

次に書込み期間の偶数期間には、時刻ｔ３０において、スイッチング素子Ｑ９６をオフにするとともに、スイッチング素子Ｑ９９をオンにして、偶数走査電極駆動部８０の基準電圧を奇数走査電極駆動部６０の基準電圧に等しい走査パルス電圧Ｖａｄにする。このときゲート制御信号ＳＩＧを所定の時間ローレベルに設定してトランジスタＱ６７を強制的にオフにすることにより、電圧比較部６３の出力をハイレベルに固定する。

そして時刻ｔ３１において、出力部８２（２）のスイッチング素子Ｑ８２（２）をオフ、スイッチング素子Ｑ８３（２）をオンにして、走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加する。

次に時刻ｔ３２において、出力部８２（２）のスイッチング素子Ｑ８２（２）をオン、スイッチング素子Ｑ８３（２）をオフに戻し、出力部８２（４）のスイッチング素子Ｑ８２（４）をオフ、スイッチング素子Ｑ８３（４）をオンにして、走査電極ＳＣ４に走査パルス電圧Ｖａｄを印加する。

以下、同様にして偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに走査パルスを順次印加する。なお、書込み期間において出力部７２（１）、７２（３）、・・・、７２（ｎ−１）、８２（２）、８２（４）、・・・、８２（ｎ）を制御する信号はタイミング発生回路４５から供給される。

次の維持期間には、時刻ｔ４０において、電源ＶＳＣＮ１および電源ＶＳＣＮ２の高圧側の電圧を出力するスイッチング素子Ｑ７２（１）、Ｑ７２（３）、・・・、Ｑ７２（ｎ−１）、Ｑ８２（２）、Ｑ８２（４）、・・・、Ｑ８２（ｎ）をオフにするとともに、スイッチング素子Ｑ６２をオフにする。そしてスイッチング素子Ｑ９１、Ｑ９６をオンにして維持パルス発生部５１の出力を奇数走査電極駆動部６０および偶数走査電極駆動部８０の基準電圧に接続する。このときスイッチング素子Ｑ９９もオンにする。さらに、電源ＶＳＣＮ１および電源ＶＳＣＮ２の低圧側の基準電圧を出力するスイッチング素子Ｑ７３（１）、Ｑ７３（３）、・・・、Ｑ７３（ｎ−１）、Ｑ８３（２）、Ｑ８３（４）、・・・、Ｑ８３（ｎ）をオンにする。

そしてその後、維持パルス発生部５１で発生させた維持パルスをスイッチング素子Ｑ９１、スイッチング素子Ｑ７３（１）を介して奇数番目の走査電極ＳＣ１に印加する。走査電極ＳＣ３、・・・、ＳＣｎ−１についても同様である。また維持パルス発生部５１で発生させた維持パルスをスイッチング素子Ｑ９６、スイッチング素子Ｑ８３（２）を介して偶数番目の走査電極ＳＣ２に印加する。走査電極ＳＣ４、・・・、ＳＣｎについても同様である。

このように、本実施の形態におけるプラズマディスプレイ装置は、走査パルスを印加しない走査電極群には、走査パルスを印加する走査電極群よりも高い電圧を印加して壁電荷の減少を抑制している。また、電圧Ｖｓｃｎを超える電圧差を隣接する走査電極間に印加することはないので、絶縁破壊やマイグレーションを発生する恐れがない。しかも、奇数走査電極駆動部６０および偶数走査電極駆動部８０の両方に走査パルス電圧印加部、下り傾斜電圧発生部および電圧比較部を設ける必要がないので、回路構成を簡略化することができる。

また本実施の形態においては、奇数走査電極駆動部６０および偶数走査電極駆動部８０の基準電圧をつなぐスイッチング素子Ｑ９９を維持期間でもオンさせている。維持期間において、維持パルス発生部５１からスイッチング素子Ｑ９１および奇数走査電極駆動部６０を介して奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に維持パルスが供給され、維持パルス発生部５１からスイッチング素子Ｑ９６および偶数走査電極駆動部８０を介して偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに維持パルスが供給されるので、スイッチング素子Ｑ９９をオンしなくても画像表示を行うことは可能である。しかしながら、維持期間にスイッチング素子Ｑ９９をオンにすることにより、維持パルス発生部５１から走査電極ＳＣ１〜ＳＣｎまでのインピーダンスを低下させることができる。また奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１に印加する電圧波形と偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎに印加する電圧波形との差を小さくすることができる。そのため、奇数走査電極駆動部６０の負荷と偶数走査電極駆動部８０の負荷とに大きな差が生じる画像を表示する場合であっても、輝度むら、色むら等の発生を抑制し、品質の高い画像を表示することができる。

また、本実施の形態においては、スイッチング素子Ｑ９９をオンにする際にゲート制御信号ＳＩＧをローレベルにして、電圧比較部６３の出力を固定しているが、その理由は以下のとおりである。時刻ｔ３０においてスイッチング素子Ｑ９９がオンすると、第４の電圧Ｖｓ４が印加されていた偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎからスイッチング素子Ｑ９９、スイッチング素子Ｑ６２を介して走査パルス電圧Ｖａｄへ、瞬間的に大きな電流が流れる。そしてこのときノイズ電圧が重畳して奇数走査電極駆動部６０の基準電圧が電圧Ｖｉ４以上になる可能性がある。そしてその場合には電圧比較部６３の出力が反転する。

仮にゲート回路６７が設けられていないと仮定すると、電圧比較部６３の出力が反転したときに奇数走査電極駆動部６０の出力部７２（１）、７２（３）、・・・、７２（ｎ−１）および偶数走査電極駆動部８０の出力部８２（２）、８２（４）、・・・、８２（ｎ）を反転させて、走査電極ＳＣ１〜ＳＣｎに一斉に走査パルス電圧Ｖａｄを印加するという誤動作が発生する。しかし本実施の形態においては、奇数走査電極駆動部６０の基準電圧にノイズ電圧が重畳する可能性のある時間にゲート制御信号を入力して電圧比較部６３の出力を固定するため、このような誤動作が発生する恐れがない。

なお、本実施の形態における電圧比較部６３やゲート回路６７の出力信号の論理は一例であって、上記に限定されるものではなく、ノイズ電圧の重畳により電圧比較部６３の出力が反転する可能性のあるタイミングにおいて電圧比較部６３の出力を固定することができればよい。

また図７には、スイッチング素子Ｑ９９をオンに切換えた後、短時間のみゲート制御信号を入力して電圧比較部６３の出力を固定する動作を示したが、奇数走査電極駆動部６０の基準電圧にノイズ電圧が重畳する可能性のある時間を含む時間に電圧比較部６３の出力を固定してもよい。

また本実施の形態においては、第１走査電極群に属する走査電極を奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１、第１書込み期間を奇数期間とし、第２走査電極群に属する走査電極を偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎ、第２書込み期間を偶数期間とした。しかし、第１走査電極群に属する走査電極を偶数番目の走査電極ＳＣ２、ＳＣ４、・・・、ＳＣｎ、第１書込み期間を偶数期間とし、第２走査電極群に属する走査電極を奇数番目の走査電極ＳＣ１、ＳＣ３、・・・、ＳＣｎ−１、第２書込み期間を奇数期間としてもよく、さらにこれらを、例えばフィールド毎に切換えてもよい。

なお、本実施の形態において用いた具体的な数値等は単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

本発明は、スパークやショートを生じる恐れがなく、壁電荷の減少を防ぎ安定した書込み放電を発生させることができ、かつ走査電極群のそれぞれに対応した走査電極駆動回路の一部を共有化して回路構成を簡略化できるので、プラズマディスプレイ装置として有用である。

本発明の実施の形態におけるパネルの構造を示す分解斜視図 本発明の実施の形態におけるパネルの電極配列図 本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図 本発明の実施の形態におけるパネルの各電極に印加する駆動電圧波形を示す図 本発明の実施の形態における走査電極駆動回路の回路図 本発明の実施の形態における電圧比較部およびゲート回路の回路図 本発明の実施の形態における走査電極駆動回路の動作を示す図

符号の説明

１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
５１ 維持パルス発生部
５３ 上り傾斜電圧発生部
６０ 第１走査電極駆動部（奇数走査電極駆動部）
６１ 下り傾斜電圧発生部
６２ 走査パルス電圧印加部
６３ 電圧比較部
６７ ゲート回路
７１ 信号遅延部
８０ 第２走査電極駆動部（偶数走査電極駆動部）
８１ 信号伝達部
９０ 複合スイッチ部
１００ プラズマディスプレイ装置

Claims (2)

1. プラズマディスプレイパネルの複数の走査電極を第１走査電極群と第２走査電極群とに分け、前記第１走査電極群に属する走査電極を駆動する第１走査電極駆動部と、前記第２走査電極群に属する走査電極を駆動する第２走査電極駆動部とを備えたプラズマディスプレイ装置であって、
   前記第１走査電極駆動部は、前記第１走査電極駆動部の基準電圧を緩やかに低下させる下り傾斜電圧発生部と、前記第１走査電極駆動部の基準電圧と所定の電圧とを比較する電圧比較部と、前記電圧比較部の出力を固定するゲート回路と、前記第１走査電極駆動部の基準電圧に重畳する電圧を発生させる第１フローティング電源と、前記第１走査電極群に属する走査電極に前記第１フローティング電源の低圧側の電圧または高圧側の電圧を前記電圧比較部の出力にもとづき出力する複数の第１出力部とを備え、
   前記第２走査電極駆動部は、前記電圧比較部の出力を前記第２走査電極駆動部に伝達する信号伝達部と、前記第２走査電極駆動部の基準電圧に重畳する電圧を発生させる第２フローティング電源と、前記第２走査電極群に属する走査電極に前記第２フローティング電源の低圧側の電圧または高圧側の電圧を前記信号伝達部の出力にもとづき出力する複数の第２出力部とを備え、
   さらに前記第１走査電極駆動部の基準電圧と前記第２走査電極駆動部の基準電圧とを接続する第３スイッチング素子を備え、
   前記ゲート回路は、前記第３スイッチング素子をオンオフする際に、前記電圧比較部の出力を固定することを特徴とするプラズマディスプレイ装置。
2. 前記第１走査電極群に属する走査電極で書込み放電を発生させる第１書込み期間と前記第２走査電極群に属する走査電極で書込み放電を発生させる第２書込み期間とを有する複数のサブフィールドで１フィールド期間を構成し、前記ゲート回路は、前記第１書込み期間から前記第２書込み期間に切換える際に、前記電圧比較部の出力を固定することを特徴とする請求項１に記載のプラズマディスプレイ装置。

Images