JP2008258789A - Low noise amplifier - Google Patents

Low noise amplifier Download PDF

Info

Publication number
JP2008258789A
JP2008258789A JP2007096887A JP2007096887A JP2008258789A JP 2008258789 A JP2008258789 A JP 2008258789A JP 2007096887 A JP2007096887 A JP 2007096887A JP 2007096887 A JP2007096887 A JP 2007096887A JP 2008258789 A JP2008258789 A JP 2008258789A
Authority
JP
Japan
Prior art keywords
transistor
feedback
lna
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007096887A
Other languages
Japanese (ja)
Inventor
Takeshi Ikeda
毅 池田
Hiroshi Miyagi
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP2007096887A priority Critical patent/JP2008258789A/en
Priority to PCT/JP2008/056846 priority patent/WO2008123624A1/en
Publication of JP2008258789A publication Critical patent/JP2008258789A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present

Abstract

<P>PROBLEM TO BE SOLVED: To reduce thermal noise generated on the source side of a MOS transistor constituting an LNA. <P>SOLUTION: By providing a feedback route between the source and gate of a transistor M1 for amplification and connecting a transistor M3 for feedback on the feedback route, noise generated on the source side of the transistor M1 for the amplification is turned to a phase inverted signal by the transistor M3 for the feedback and fed back to the gate of the transistor M1 for the amplification in the phase inverted state, and the noise generated at the source of the transistor M1 for the amplification is canceled by the signal of the roughly inverted phase relative to it. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は低雑音増幅器に関し、特に、無線通信機器における受信フロントエンド部に設けられる低雑音増幅器（ＬＮＡ：Low Noise Amplifier）に用いて好適なものである。   The present invention relates to a low noise amplifier, and is particularly suitable for use in a low noise amplifier (LNA) provided in a reception front end unit in a wireless communication device.

一般に、ラジオ受信機や携帯電話機、テレビ受像機などの無線受信機では、そのフロントエンド部において、アンテナで受信した微弱な高周波信号を増幅する低雑音増幅器（ＬＮＡ：Low Noise Amplifier）が用いられる。ＬＮＡは受信系において利得を持つ最初の回路ブロックなので、ＬＮＡの雑音指数は受信機全体の雑音指数に大きく影響する。このため、受信機全体の雑音指数を小さくするために、ＬＮＡをより低雑音に設計することが望まれている。   In general, in a radio receiver such as a radio receiver, a mobile phone, and a television receiver, a low noise amplifier (LNA) that amplifies a weak high frequency signal received by an antenna is used at the front end portion thereof. Since the LNA is the first circuit block having a gain in the reception system, the noise figure of the LNA greatly affects the noise figure of the entire receiver. For this reason, in order to reduce the noise figure of the entire receiver, it is desired to design the LNA with lower noise.

図５は、従来のＬＮＡの構成例を示す図である。図５はＬＮＡの一例として、カスコード接続型の電界効果トランジスタ（ＦＥＴ）を用いた構成を示している。図５において、コンデンサＣおよび抵抗Ｒは入力インピーダンス整合回路を構成する。Ｍ１，Ｍ２はカスコード接続された増幅用のＭＯＳトランジスタであり、ＺＬは負荷抵抗である。Ｒｂ，Ｒｃは各トランジスタＭ１，Ｍ２のゲートに与えるバイアス電圧を発生するための抵抗である。 FIG. 5 is a diagram illustrating a configuration example of a conventional LNA. FIG. 5 shows a configuration using a cascode connection type field effect transistor (FET) as an example of the LNA. In FIG. 5, a capacitor C and a resistor R constitute an input impedance matching circuit. M1 and M2 are cascode-connected amplification MOS transistors, and ZL is a load resistance. R b and R c are resistors for generating a bias voltage to be applied to the gates of the transistors M1 and M2.

図５のように構成されたＬＮＡでは、入力端子Ｖinから入力された高周波信号がＭＯＳトランジスタＭ１，Ｍ２により増幅されて、出力端子Ｖoutに現れる。ＬＮＡの利得は、ＭＯＳトランジスタＭ１，Ｍ２のゲートに与えられる電圧の大きさによって決定される。なお、カスコード接続された２つのトランジスタを用いて構成したＬＮＡは、例えば特許文献１にも開示されている。
特開２００２−１４１７５８号公報 In the LNA configured as shown in FIG. 5, the high frequency signal input from the input terminal Vin is amplified by the MOS transistors M1 and M2 and appears at the output terminal Vout. The gain of the LNA is determined by the magnitude of the voltage applied to the gates of the MOS transistors M1 and M2. An LNA configured using two cascode-connected transistors is also disclosed in Patent Document 1, for example.
JP 2002-141758 A

従来のＬＮＡでは、ＭＯＳトランジスタＭ１の相互コンダクタンスｇｍに起因する熱雑音がＭＯＳトランジスタＭ１のソース側に生じ、この熱雑音がＭＯＳトランジスタＭ１によって増幅されてしまうので、ＬＮＡの雑音指数が悪化するという問題があった。したがって、ＬＮＡの雑音指数を小さくするためには、ＭＯＳトランジスタＭ１のソース側に生じる熱雑音を低減することが望まれる。 In the conventional LNA, thermal noise attributable to the transconductance g m of the MOS transistor M1 is generated in the source side of the MOS transistor M1, that this thermal noise so would be amplified by a MOS transistor M1, the noise figure of the LNA is deteriorated There was a problem. Therefore, in order to reduce the noise figure of the LNA, it is desirable to reduce the thermal noise generated on the source side of the MOS transistor M1.

本発明は、このような問題を解決するために成されたものであり、ＬＮＡを構成するＭＯＳトランジスタのソース側に生じる熱雑音を低減できるようにすることを目的とする。   The present invention has been made to solve such a problem, and an object thereof is to reduce thermal noise generated on the source side of a MOS transistor constituting an LNA.

上記した課題を解決するために、本発明の低雑音増幅器では、増幅用トランジスタのソースとゲートとの間に帰還ルートを設け、当該帰還ルート上に帰還用トランジスタを接続している。具体的には、増幅用トランジスタのソースに帰還用トランジスタのゲートを接続し、帰還用トランジスタのドレインを増幅用トランジスタのゲートに接続している。   In order to solve the above problem, in the low noise amplifier of the present invention, a feedback route is provided between the source and gate of the amplifying transistor, and the feedback transistor is connected on the feedback route. Specifically, the gate of the feedback transistor is connected to the source of the amplification transistor, and the drain of the feedback transistor is connected to the gate of the amplification transistor.

上記のように構成した本発明によれば、増幅用トランジスタのソース側に生じるノイズが、帰還用トランジスタによって位相が反転した信号とされ、位相反転した状態で増幅用トランジスタのゲートに帰還されることにより、増幅用トランジスタのソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができ、ノイズを効果的に抑制することができる。   According to the present invention configured as described above, the noise generated on the source side of the amplifying transistor is converted into a signal whose phase is inverted by the feedback transistor, and is fed back to the gate of the amplifying transistor in a state where the phase is inverted. Thus, noise generated at the source of the amplifying transistor can be canceled out by a signal having a phase substantially inverted from that of the transistor, and noise can be effectively suppressed.

以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるＬＮＡの構成例を示す図である。図１において、コンデンサＣおよび抵抗Ｒは入力インピーダンス整合回路を構成する。Ｍ１は信号の入力端子Ｖinに（コンデンサＣを介して）ソースが接続された増幅用のＭＯＳトランジスタであり、ＺＬ１は負荷抵抗である。増幅用トランジスタＭ１および負荷抵抗ＺＬ１は直列に接続されている。増幅用トランジスタＭ１のドレインは、信号の出力端子Ｖoutに接続されている。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration example of an LNA according to the present embodiment. In FIG. 1, a capacitor C and a resistor R constitute an input impedance matching circuit. M1 is an amplifying MOS transistor having a source connected to a signal input terminal Vin (via a capacitor C), and ZL1 is a load resistor. Amplifying transistor M1 and a load resistance Z L1 are connected in series. The drain of the amplifying transistor M1 is connected to the signal output terminal Vout.

また、Ｍ３は帰還用のＭＯＳトランジスタであり、増幅用トランジスタＭ１のソースとゲートとの間に設けた帰還ルート上に接続されている。具体的には、増幅用トランジスタＭ１のソースに帰還用トランジスタＭ３のゲートを接続するとともに、帰還用トランジスタＭ３のドレインを増幅用トランジスタＭ１のゲートに接続している。また、帰還用トランジスタＭ３のドレインには負荷抵抗ＺＬ２も接続されている。すなわち、帰還用トランジスタＭ３および負荷抵抗ＺＬ２は、電源ＶＤＤとグランドとの間に直列に接続されている。 M3 is a feedback MOS transistor, and is connected on a feedback route provided between the source and gate of the amplification transistor M1. Specifically, the gate of the feedback transistor M3 is connected to the source of the amplification transistor M1, and the drain of the feedback transistor M3 is connected to the gate of the amplification transistor M1. A load resistor ZL2 is also connected to the drain of the feedback transistor M3. That is, the feedback transistor M3 and the load resistor ZL2 are connected in series between the power supply V DD and the ground.

図１のように構成されたＬＮＡでは、入力端子Ｖinから入力された高周波信号が増幅用トランジスタＭ１により増幅されて、出力端子Ｖoutに現れる。ＬＮＡの利得は、増幅用トランジスタＭ１のゲートに与えられる電圧の大きさによって決定される。   In the LNA configured as shown in FIG. 1, the high-frequency signal input from the input terminal Vin is amplified by the amplifying transistor M1 and appears at the output terminal Vout. The gain of the LNA is determined by the magnitude of the voltage applied to the gate of the amplifying transistor M1.

上述したように、増幅用トランジスタＭ１のソース側には熱雑音のノイズ源が存在する。本実施形態では、増幅用トランジスタＭ１のソース側に生じるノイズは、位相が反転した信号となって帰還用トランジスタＭ３のドレイン側に現れ、位相反転した状態で増幅用トランジスタＭ１のゲートに帰還される。これにより、増幅用トランジスタＭ１のソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができ、ノイズを効果的に抑制することができる。   As described above, there is a noise source of thermal noise on the source side of the amplifying transistor M1. In the present embodiment, the noise generated on the source side of the amplifying transistor M1 appears on the drain side of the feedback transistor M3 as a signal whose phase is inverted, and is fed back to the gate of the amplifying transistor M1 in a phase-inverted state. . As a result, noise generated at the source of the amplifying transistor M1 can be canceled out by a signal having a phase substantially inverted from that of the transistor, and noise can be effectively suppressed.

また、図１のように構成した場合、ＬＮＡの入力インピーダンスＺはＭＯＳトランジスタＭ１の相互コンダクタンスｇｍに起因して決まり、Ｚ≒１／ｇｍとなる。したがって、高周波の一般的な特性インピーダンスとして用いられる５０Ωまたは７５Ωに入力インピーダンスＺをマッチングさせることが容易である。 Further, when configured as in Figure 1, the input impedance Z of the LNA is determined due to the transconductance g m of the MOS transistor M1, the Z ≒ 1 / g m. Therefore, it is easy to match the input impedance Z to 50Ω or 75Ω used as a general characteristic impedance of high frequency.

また、図１の構成では、帰還用トランジスタＭ３はソース接地アンプとしても動作し、帰還用トランジスタＭ３で増幅された信号が増幅用トランジスタＭ１のゲートに入力されるようになっている。このため、増幅用トランジスタＭ１の増幅率がこれを単体で用いる場合よりも増大し、ＬＮＡのゲインを大きくすることができるというメリットも有する。   In the configuration of FIG. 1, the feedback transistor M3 also operates as a common source amplifier, and the signal amplified by the feedback transistor M3 is input to the gate of the amplification transistor M1. For this reason, the amplification factor of the amplifying transistor M1 is increased as compared with the case where it is used alone, and the gain of the LNA can be increased.

図２は、本実施形態によるＬＮＡの他の構成例を示す図である。なお、この図２において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図２に示すＬＮＡでは、増幅用のＭＯＳトランジスタＭ１（本発明の第１の増幅用トランジスタに相当）に対してもう１つのＭＯＳトランジスタＭ２（本発明の第２の増幅用トランジスタに相当）がカスコード接続されている。すなわち、増幅用トランジスタＭ１，Ｍ２および第１の負荷抵抗ＺＬ１が直列に接続されている。また、第２の増幅用トランジスタＭ２のドレインが信号の出力端子Ｖoutに接続されている。 FIG. 2 is a diagram illustrating another configuration example of the LNA according to the present embodiment. In FIG. 2, components having the same functions as those shown in FIG. 1 are given the same reference numerals. In the LNA shown in FIG. 2, another MOS transistor M2 (corresponding to the second amplifying transistor of the present invention) is cascode with respect to the amplifying MOS transistor M1 (corresponding to the first amplifying transistor of the present invention). It is connected. That is, the amplifying transistors M1 and M2 and the first load resistor ZL1 are connected in series. The drain of the second amplifying transistor M2 is connected to the signal output terminal Vout.

帰還用トランジスタＭ３は、図１の例と同様に、第１の増幅用トランジスタＭ１のソースとゲートとの間に設けた帰還ルート上に接続されている。また、帰還用トランジスタＭ３に対して、もう１つのＭＯＳトランジスタＭ４がカスコード接続されている。ＭＯＳトランジスタＭ４のドレインには第２の負荷抵抗ＺＬ２が接続されている。すなわち、ＭＯＳトランジスタＭ３，Ｍ４および第２の負荷抵抗ＺＬ２が、電源ＶＤＤとグランドとの間に直列に接続されている。 The feedback transistor M3 is connected to a feedback route provided between the source and gate of the first amplification transistor M1 as in the example of FIG. Further, another MOS transistor M4 is cascode-connected to the feedback transistor M3. A second load resistor ZL2 is connected to the drain of the MOS transistor M4. That is, the MOS transistors M3 and M4 and the second load resistor ZL2 are connected in series between the power supply V DD and the ground.

Ｒｂ，Ｒｃは各ＭＯＳトランジスタＭ２，Ｍ４のゲートに与えるバイアス電圧を発生するための抵抗である。この図２のように構成されたＬＮＡでは、入力端子Ｖinから入力された高周波信号は、カスコード接続された増幅用トランジスタＭ１，Ｍ２により増幅されて、第２の増幅用トランジスタＭ２のドレイン側の出力端子Ｖoutに現れる。ＬＮＡの利得は、増幅用ＭＯＳトランジスタＭ１，Ｍ２のゲートに与えられる電圧の大きさによって決定される。 R b and R c are resistors for generating a bias voltage to be applied to the gates of the MOS transistors M2 and M4. In the LNA configured as shown in FIG. 2, the high-frequency signal input from the input terminal Vin is amplified by the cascode-connected amplification transistors M1 and M2, and output on the drain side of the second amplification transistor M2. Appears at terminal Vout. The gain of the LNA is determined by the magnitude of the voltage applied to the gates of the amplification MOS transistors M1 and M2.

図２のように増幅用トランジスタＭ１，Ｍ２をカスコード接続した構成では、回路の安定性が増すというメリットがある。また、増幅用トランジスタＭ１のソース側に生じる熱雑音を帰還ループによってキャンセルしているので、雑音指数の悪化も抑制することができる。   The configuration in which the amplifying transistors M1 and M2 are cascode-connected as shown in FIG. 2 has an advantage that the stability of the circuit is increased. Further, since the thermal noise generated on the source side of the amplifying transistor M1 is canceled by the feedback loop, it is possible to suppress the deterioration of the noise figure.

なお、図２の例では、増幅用トランジスタＭ２に対して固定のバイアス電圧を与えるようにしたが、このバイアス電圧を可変にしても良い。増幅用トランジスタＭ２のゲートに与える電圧を変えることにより、カスコード接続された増幅用トランジスタＭ１の動作領域を３極管領域内で変え、増幅用トランジスタＭ１の相互コンダクタンスｇｍを変化させることにより、ＬＮＡの利得を制御することができる。 In the example of FIG. 2, a fixed bias voltage is applied to the amplifying transistor M2, but this bias voltage may be variable. By varying the voltage applied to the gate of the amplifying transistors M2, changing the operating region of the amplifier transistor M1 cascoded in a triode region, by changing the mutual conductance g m of the amplifier transistor M1, LNA The gain can be controlled.

図３は、本実施形態によるＬＮＡの他の構成例を示す図である。なお、この図３において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図３に示すＬＮＡでは、帰還用トランジスタＭ３に対して専用のバイアス回路を設け、増幅用トランジスタＭ２，Ｍ４に対するバイアスと帰還用トランジスタＭ３に対するバイアスとを分離している。   FIG. 3 is a diagram illustrating another configuration example of the LNA according to the present embodiment. In FIG. 3, components having the same functions as those shown in FIG. 2 are denoted by the same reference numerals. In the LNA shown in FIG. 3, a dedicated bias circuit is provided for the feedback transistor M3 to separate the bias for the amplification transistors M2 and M4 and the bias for the feedback transistor M3.

図３において、帰還用トランジスタＭ３に対する専用のバイアス回路は、コンデンサＣＢ、抵抗ＲＢ１，ＲＢ２、定電流源ＩＢおよびトランジスタＭ５により構成されている。コンデンサＣＢは、入力端子Ｖinと帰還用トランジスタＭ３のゲートとの間に接続されている。帰還用トランジスタＭ３のゲートには、抵抗ＲＢ１も接続されている。 In FIG. 3, a dedicated bias circuit for the feedback transistor M3 includes a capacitor C B , resistors R B1 and R B2 , a constant current source I B and a transistor M5. Capacitor C B is connected between an input terminal Vin and the gate of feedback transistor M3. A resistor R B1 is also connected to the gate of the feedback transistor M3.

抵抗ＲＢ１にはトランジスタＭ５のドレインが接続され、トランジスタＭ５のソースは接地されている。また、トランジスタＭ５のゲートには、抵抗ＲＢ２を介して定電流源ＩＢが接続されている。さらに、トランジスタＭ５のゲートとドレインとが接続されており、当該トランジスタＭ５と帰還用トランジスタＭ３とはカレントミラーの接続関係になっている。このように帰還用トランジスタＭ３に対して専用のバイアス回路を設けることにより、帰還用トランジスタＭ３の閾値電圧のばらつきによって電流が変化せず、帰還用トランジスタＭ３に対するバイアスを安定化させることができる。 The resistor R B1 is connected to the drain of the transistor M5, and the source of the transistor M5 is grounded. The gate of the transistor M5, through the resistor R B2 is a constant current source I B is connected. Further, the gate and drain of the transistor M5 are connected, and the transistor M5 and the feedback transistor M3 are in a current mirror connection relationship. Thus, by providing a dedicated bias circuit for the feedback transistor M3, the current does not change due to variations in the threshold voltage of the feedback transistor M3, and the bias for the feedback transistor M3 can be stabilized.

図４は、本実施形態によるＬＮＡの他の構成例を示す図である。図４に示す例は、ＬＮＡを差動回路にて構成した場合の例を示している。なお、この図４において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。また、図２に示した構成要素と差動対を成すもう一方の構成要素には、同一の符号にダッシュ記号（’）を付している。   FIG. 4 is a diagram illustrating another configuration example of the LNA according to the present embodiment. The example shown in FIG. 4 shows an example in which the LNA is configured by a differential circuit. In FIG. 4, components having the same functions as those shown in FIG. Further, the other constituent element that forms a differential pair with the constituent element shown in FIG.

また、上記実施形態では、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスによりＬＮＡを構成する例について説明したが、バイポーラにより構成することも可能である。
また、上記実施形態では、ＮチャネルＭＯＳトランジスタを用いてＬＮＡを構成する例について説明したが、ＰチャネルＭＯＳトランジスタを用いてＬＮＡを構成しても良い。 In the above embodiment, an example in which the LNA is configured by a CMOS (Complementary Metal Oxide Semiconductor) process has been described. However, the LNA may be configured by a bipolar.
In the above embodiment, an example in which an LNA is configured using an N-channel MOS transistor has been described. However, an LNA may be configured using a P-channel MOS transistor.

その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。   In addition, each of the above-described embodiments is merely an example of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. In other words, the present invention can be implemented in various forms without departing from the spirit or main features thereof.

本発明は、例えばラジオ受信機、テレビ受像機、携帯電話機などの無線通信機器における受信フロントエンド部に設けられる低雑音増幅器に有用である。   The present invention is useful for, for example, a low noise amplifier provided in a reception front end unit in a radio communication device such as a radio receiver, a television receiver, and a mobile phone.

本実施形態によるＬＮＡの構成例を示す図である。It is a figure which shows the structural example of LNA by this embodiment. 本実施形態によるＬＮＡの他の構成例を示す図である。It is a figure which shows the other structural example of LNA by this embodiment. 本実施形態によるＬＮＡの他の構成例を示す図である。It is a figure which shows the other structural example of LNA by this embodiment. 本実施形態によるＬＮＡの他の構成例を示す図である。It is a figure which shows the other structural example of LNA by this embodiment. 従来のＬＮＡの構成例を示す図である。It is a figure which shows the structural example of the conventional LNA.

符号の説明Explanation of symbols

Ｍ１，Ｍ２ 増幅用トランジスタ
Ｍ３ 帰還用トランジスタ M1, M2 Amplifying transistor M3 Feedback transistor

Claims (2)

信号の入力端にソースが接続された増幅用トランジスタと、
上記増幅用トランジスタのソースとゲートとの間に設けた帰還ルート上に接続された帰還用トランジスタとを備え、
上記増幅用トランジスタのソースに上記帰還用トランジスタのゲートを接続するとともに、上記帰還用トランジスタのドレインを上記増幅用トランジスタのゲートに接続して成る低雑音増幅器。 An amplifying transistor whose source is connected to the input end of the signal;
A feedback transistor connected on a feedback route provided between the source and gate of the amplifying transistor;
A low noise amplifier comprising a gate of the feedback transistor connected to a source of the amplification transistor and a drain of the feedback transistor connected to a gate of the amplification transistor. 上記増幅用トランジスタは、上記信号の入力端にソースが接続された第１の増幅用トランジスタと、上記第１の増幅用トランジスタにカスコード接続されるとともにドレインが信号の出力端に接続された第２の増幅用トランジスタとを備え、
上記帰還用トランジスタが、上記第１の増幅用トランジスタのソースとゲートとの間に設けた帰還ルート上に接続されて成る請求項１に記載の低雑音増幅器。 The amplifying transistor includes a first amplifying transistor having a source connected to the signal input terminal, and a second amplifying transistor having a drain connected to the signal output terminal and cascode-connected to the first amplifying transistor. Amplifying transistors
2. The low noise amplifier according to claim 1, wherein the feedback transistor is connected to a feedback route provided between a source and a gate of the first amplifying transistor.
JP2007096887A 2007-04-02 2007-04-02 Low noise amplifier Pending JP2008258789A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007096887A JP2008258789A (en) 2007-04-02 2007-04-02 Low noise amplifier
PCT/JP2008/056846 WO2008123624A1 (en) 2007-04-02 2008-04-01 Low-noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007096887A JP2008258789A (en) 2007-04-02 2007-04-02 Low noise amplifier

Publications (1)

Publication Number Publication Date
JP2008258789A true JP2008258789A (en) 2008-10-23

Family

ID=39831074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007096887A Pending JP2008258789A (en) 2007-04-02 2007-04-02 Low noise amplifier

Country Status (2)

Country Link
JP (1) JP2008258789A (en)
WO (1) WO2008123624A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828638B2 (en) 2009-03-26 2014-09-09 Fuji Xerox Co., Ltd. Two-component developer, developer cartridge, process cartridge and image formation apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807884A (en) * 2010-04-28 2010-08-18 复旦大学 Feed-forward noise cancellation resistance negative feedback broadband low noise amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183736A (en) * 1993-12-22 1995-07-21 Toshiba Corp Electronic circuit
JPH10173448A (en) * 1996-12-13 1998-06-26 Nec Miyagi Ltd Semiconductor amplifier
JP4214348B2 (en) * 2000-11-01 2009-01-28 日本電気株式会社 Variable gain low noise amplifier
JP3973486B2 (en) * 2002-05-24 2007-09-12 Ｎｅｃエレクトロニクス株式会社 Variable gain amplifier and differential amplifier
JP2005159860A (en) * 2003-11-27 2005-06-16 Mitsubishi Electric Corp Wideband amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828638B2 (en) 2009-03-26 2014-09-09 Fuji Xerox Co., Ltd. Two-component developer, developer cartridge, process cartridge and image formation apparatus

Also Published As

Publication number Publication date
WO2008123624A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
US7420423B2 (en) Active balun device
JP5341243B2 (en) High linearity complementary amplifier
US8264282B1 (en) Amplifier
US7948309B2 (en) DC-offset cancelled programmable gain array for low-voltage wireless LAN system and method using the same
US20080055005A1 (en) Feedback-type variable gain amplifier and method of controlling the same
US9184716B2 (en) Low noise amplifier and receiver
KR100988460B1 (en) wideband low noise amplifier
KR20090090928A (en) Low noise amplifier
US9166530B2 (en) Low noise amplifier and receiver
US6888410B1 (en) Power amplifier having low gate oxide stress
US7358810B2 (en) Buffer amplifier
JP2006279963A (en) Low noise amplifier and differential amplifier with variable gain mode
US8432217B2 (en) Amplifier
WO2016152267A1 (en) Amplifier and electronic circuit
JP6416020B2 (en) Active load circuit and semiconductor integrated circuit
JP2007150433A (en) Variable gain amplifier and transmitter-receiver employing the same
WO2008047693A1 (en) Low noise amplifier
JP4423303B2 (en) Frequency conversion circuit
JP2008258789A (en) Low noise amplifier
JP2006279599A (en) Amplifying circuit
TWI623193B (en) Power amplifier circuit
JPWO2006095416A1 (en) High frequency amplifier with attenuator
JP5205403B2 (en) Semiconductor integrated circuit device
US20210104986A1 (en) Fully differential amplifier including feedforward path
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage